半導體器件及其制造方法

專利名稱：半導體器件及其制造方法
技術領域：
本發明總體上涉及半導體器件，并且更具體地說涉及半導體器件以及形成TSV插入機構(interposer)的方法，其中半導體管芯和裝配互連結構位于該插入機構的相對表面上。
背景技術：
在現代電子產品中通常會發現有半導體器件。半導體器件在電部件的數量和密度上有變化。分立的半導體器件一般包括一種電部件，例如發光二極管(LED)、小信號晶體管、 電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應晶體管(M0SFET)。集成半導體器件通常包括數百到數百萬的電部件。集成半導體器件的實例包括微控制器、微處理器、電荷耦合器件(CXD )、太陽能電池、以及數字微鏡器件(DMD )。半導體器件執行多種功能，例如信號處理、高速計算、發射和接收電磁信號、控制電子器件、將日光轉換成電、以及為電視顯示器生成可視投影。在娛樂、通信、功率轉換、網絡、計算機、以及消費品領域中有半導體器件的存在。在軍事應用、航空、汽車、工業控制器、 以及辦公設備中也有半導體器件的存在。半導體器件利用半導體材料的電特性。半導體材料的原子結構允許通過施加電場或基極電流(base current)或者通過摻雜工藝來操縱(manipulated)它的導電性。摻雜把雜質引入半導體材料中以操縱和控制半導體器件的導電性。半導體器件包括有源和無源電結構。有源結構(包括雙極和場效應晶體管)控制電流的流動。通過改變摻雜水平并且施加電場或基極電流，晶體管促進或限制電流的流動。 無源結構(包括電阻器、電容器、和電感器)產生執行多種電功能所必需的電壓和電流之間的關系。無源和有源結構被電連接以形成電路，所述電路能夠使半導體器件執行高速計算和其它有用的功能。通常利用兩個復雜的制造工藝來制造半導體器件，即前端制造和后端制造，每個可能包括數百個步驟。前端制造包括在半導體晶片的表面上形成多個管芯。每個半導體管芯通常相同并且包括通過電連接有源和無源部件形成的電路。后端制造包括從已完成的晶片單體化(singulating)單個半導體管芯并且封裝管芯以提供結構支撐和環境隔離。在此使用的術語“半導體管芯”不僅指詞的單數形式而且指詞的復數形式，并且因此不僅可以指單個半導體器件而且可以指多個半導體器件。半導體制造的一個目標是制造更小的半導體器件。更小的半導體器件通常消耗更少功率、具有更高的性能、并且能夠被更有效地制造。另外，更小的半導體器件具有更小的占位空間(footprint)，其對于更小的最終產品而言是期望的。通過改善導致產生具有更小、更高密度的有源和無源部件的半導體管芯的前端工藝可以實現更小的半導體管芯尺寸。通過改善電互連和封裝材料，后端工藝可以產生具有更小占位空間的半導體器件封裝。在扇出型晶片級芯片規模封裝(Fo-WLCSP)中，半導體管芯通常被密封劑包住。在半導體管芯和密封劑上形成底部裝配互連結構用于電互連。半導體管芯、密封劑、和裝配互連結構通常均具有不同的熱膨脹系數(CTE)。半導體管芯、密封劑、和裝配互連結構之間的不同CTE在密封期間以及之后引起熱應力并且導致翹曲。另外，在半導體管芯和裝配互連結構之間的電互連限制互連間距并且減少輸入/輸出(I/O)數。

發明內容
存在減小半導體管芯、密封劑、和裝配互連結構之間的熱應力、以及減小互連間距和增加I/O數的需要。因此，在一個實施例中，本發明是一種制作半導體器件的方法，所述方法包括以下步驟提供具有第一和第二相對表面的襯底，形成多個部分地穿過襯底的第一表面的導電通孔，在襯底的第一表面上形成電連接到導電通孔的第一導電層，在襯底的第一表面上安裝電連接到第一導電層的第一半導體管芯，提供載體，將第一半導體管芯和襯底安裝到載體，在第一半導體管芯、襯底、和載體上沉積密封劑，除去襯底的第二表面的一部分以暴露導電通孔，以及在襯底的表面上形成與第一半導體管芯相對的互連結構。在另一個實施例中，本發明是一種制作半導體器件的方法，所述方法包括以下步驟提供具有第一和第二相對表面的襯底，在襯底內形成多個導電通孔，在襯底的第一表面上安裝第一半導體管芯，提供載體，將第一半導體管芯和襯底安裝到載體，在第一半導體管芯、襯底、和載體上沉積密封劑，以及在襯底的第二表面上形成與第一半導體管芯相對的互連結構。在另一個實施例中，本發明是一種制作半導體器件的方法，所述方法包括以下步驟提供襯底，在襯底內形成多個導電通孔，在襯底的第一表面上安裝第一半導體管芯，在第一半導體管芯和襯底上沉積密封劑，以及在襯底的第二表面上形成與第一半導體管芯相對的互連結構。在另一個實施例中，本發明是一種半導體器件，所述半導體器件包括襯底和形成在襯底內的多個導電通孔。第一半導體管芯安裝在襯底的第一表面上。密封劑沉積在第一半導體管芯和襯底上。互連結構形成在襯底的第二表面上，與第一半導體管芯相對。


圖1示出具有安裝到其表面的不同類型封裝的印刷電路板(PCB)； 圖2a-2c示出安裝到PCB的典型半導體封裝的更多細節；
圖3a_3c示出具有被劃片街區(saw street)分開的多個半導體管芯的半導體晶片； 圖4a_4o示出形成TSV插入機構的過程，其中半導體管芯和裝配互連結構位于該插入機構的相對表面上；
圖5示出eWLB，其中半導體管芯和裝配互連結構位于TSV插入機構的相對表面上； 圖6示出比TSV插入機構具有更大占位空間的半導體管芯；
圖7示出安裝到TSV插入機構的兩個堆疊半導體管芯，其中上面的管芯比TSV插入機構具有更大的占位空間；圖8示出安裝到TSV插入機構的四個堆疊半導體管芯，其中上面的管芯比TSV插入機構具有更大的占位空間；
圖9示出安裝到TSV插入機構的三個堆疊半導體管芯，其中密封劑向下延伸到插入機
構；
圖10示出安裝到TSV插入機構的三個堆疊半導體管芯，其中密封劑沿插入機構的側表面向下延伸；
圖11示出并排安裝到TSV插入機構的兩個半導體管芯；
圖12示出安裝到TSV插入機構的三個堆疊半導體管芯和一個并排半導體管芯；以及圖13a-i;3b示出半導體管芯安裝到TSV插入機構的PoP布置。
具體實施例方式參考附圖在下列描述中的一個或多個實施例中描述本發明，在附圖中相似的數字表示相同或類似的元件。雖然根據用來實現本發明的目的的最佳方式描述本發明，但是本領域技術人員將理解的是，它旨在覆蓋可以被包含在由被下列公開和各圖所支持的所附權利要求及其等效物限定的本發明的精神和范圍內的替代物、變型、和等效物。一般利用兩個復雜的制造工藝制造半導體器件前端制造和后端制造。前端制造包括在半導體晶片的表面上形成多個管芯。晶片上的每個管芯包括有源和無源電部件，所述有源和無源電部件被電連接以形成功能電路。有源電部件，例如晶體管和二極管，具有控制電流的流動的能力。無源電部件，例如電容器、電感器、電阻器、和變壓器，產生執行電路功能所必需的電壓和電流之間的關系。通過包括摻雜、沉積、光刻、刻蝕、和平面化的一系列工藝步驟在半導體晶片的表面上形成無源和有源部件。摻雜通過例如離子注入或熱擴散的技術將雜質引入到半導體材料中。所述摻雜工藝改變有源器件中的半導體材料的導電性，將半導體材料轉變成絕緣體、 導體，或響應于電場或基極電流動態改變半導體材料導電性。晶體管包括有變化的摻雜類型和程度的區域，所述區域根據需要被設置為使晶體管能夠在施加電場或基極電流時促進或限制電流的流動。通過具有不同電特性的材料的層形成有源和無源部件。所述層可以通過部分地由被沉積的材料的類型決定的多種沉積技術形成。例如，薄膜沉積可以包括化學汽相沉積 (CVD)、物理汽相沉積(PVD)、電解電鍍、以及無電極電鍍(electroless plating)工藝。每個層通常被圖案化以形成有源部件、無源部件、或部件之間的電連接的各部分。可以利用光刻圖案化所述層，所述光刻包括在將被圖案化的層上沉積光敏材料， 例如光致抗蝕劑。利用光將圖案從光掩模轉移到光致抗蝕劑。在一個實施例中，利用溶劑將經受光的光致抗蝕劑圖案部分除去，暴露將被圖案化的下層的各部分。在另一個實施例中，利用溶劑將未經受光的光致抗蝕劑(負性光致抗蝕劑)圖案部分除去，暴露將被圖案化的下層的各部分。光致抗蝕劑的剩余物被除去，留下被圖案化的層。可替換地，利用例如無電極電鍍或電解電鍍的技術通過直接將材料沉積到通過先前的沉積/刻蝕工藝形成的區域或空隙中來圖案化一些類型的材料。在現有圖案上沉積材料的薄膜可能會放大下面的圖案并且引起不均勻的平面。需要均勻的平面來制造更小和更密集包裝的有源和無源部件。可以利用平面化從晶片的表面除去材料和制造均勻平面。平面化包括利用拋光墊拋光晶片的表面。在拋光期間，磨料和腐蝕性化學品被添加到晶片的表面。組合的磨料機械作用和化學品腐蝕作用除去了任何不規則的表面形貌(topography )，產生均勻的平面。后端制造指的是將已完成的晶片切割或單體化成單個管芯，并且然后封裝管芯用于結構支撐和環境隔離。為單體化半導體管芯，沿被叫做劃片街區或劃線的晶片非功能區域刻劃和斷開所述晶片。利用激光切割工具或鋸條來單體化晶片。在單體化之后，單個半導體管芯被安裝到封裝襯底，所述封裝襯底包括用來與其它系統部件互連的引腳或接觸焊盤。形成在半導體管芯上的接觸焊盤然后被連接到封裝內的接觸焊盤。可以利用焊料凸塊、 柱形凸塊(stud bump)、導電膠、或線結合(wirebond)來制作電連接。密封劑或其它成型材料被沉積到封裝上以提供物理支撐和電隔離。已完成的封裝然后被插入電系統中并且半導體器件的功能可以用到其它系統部件。圖1示出具有芯片載體襯底或印刷電路板(PCB)52的電子器件50，所述芯片載體襯底或印刷電路板(PCB) 52具有多個安裝在它的表面上的半導體封裝。電子器件50可以具有一種半導體封裝、或多種半導體封裝，這取決于應用。為了說明的目的，在圖1中示出不同類型的半導體封裝。電子器件50可以是利用半導體封裝來執行一個或多個電功能的獨立系統。可替換地，電子器件50可以是更大系統的子部件。例如，電子器件50可以是蜂窩式電話、個人數字助理(PDA)、數碼攝像機(DVC)或其它電子通信裝置的一部分。可替換地，電子器件50 可以是能被插入計算機中的圖形卡、網絡接口卡、或其它信號處理卡。半導體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件、或其它半導體管芯或電部件。對于將被市場接受的這些產品而言，小型化和減輕重量是必需的。半導體器件之間的距離必須被減小以實現更高的密度。在圖1中，PCB 52提供普通的襯底用于安裝在PCB上的半導體封裝的結構支撐和電互連。利用蒸發、電解電鍍、無電極電鍍、絲網印刷、或其它合適的金屬沉積工藝將導電信號跡線(trace) M形成在PCB 52的表面上或各層內。信號跡線M提供半導體封裝、安裝的部件、以及其它外部系統部件中的每一個之間的電通信。跡線M也將電源和地連接提供給半導體封裝中的每一個。在一些實施例中，半導體器件可以具有兩個封裝級。第一級封裝是用來將半導體管芯以機械和電的方式附著到中間載體的技術。第二級封裝包括將所述中間載體以機械和電的方式附著到PCB。在其它實施例中，半導體器件可以僅具有第一級封裝，其中管芯被以機械和電的方式直接安裝到PCB。為了說明的目的，幾種第一級封裝，包括接合線封裝56和倒裝芯片58，被示出在 PCB 52上。另外，幾種第二級封裝，包括球柵陣列(BGA)60、凸塊芯片載體(BCC)62、雙列直插式封裝(DIP)64、岸面柵格陣列(land grid array，LGA)66、多芯片模塊(MCM)68、四側無引腳扁平封裝(quad flat non-leaded package, QFN) 70、以及四側扁平封裝72被示出安裝在PCB 52上。根據系統要求，利用第一和第二級封裝形式的任何組合配置的半導體封裝的任何組合、以及其它電子部件，可以被連接到PCB 52。在一些實施例中，電子器件50包括單個附著的半導體封裝，雖然其它實施例要求多互連封裝。通過在單個襯底上組合一個或多個半導體封裝，制造商可以將預先制作的部件并入電子器件和系統中。因為所述半導體
7封裝包括復雜功能，所以可以利用更便宜的部件和流水線制造工藝來制造電子器件。所得到的器件較少可能失效并且制造起來花費較少，對用戶而言導致更低的成本。圖2a_2c示出示范性半導體封裝。圖加示出安裝在PCB 52上的DIP 64的更多細節。半導體管芯74包括包含模擬或數字電路的有源區，所述模擬或數字電路被實現為根據管芯的電設計形成在管芯內并且被電互連的有源器件、無源器件、導電層、和介電層。例如，電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器、以及形成在半導體管芯74的有源區內的其它電路元件。接觸焊盤76是一層或多層的導電材料，例如鋁(AL)、 銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或銀(Ag)，并且電連接到形成在半導體管芯74內的電路元件。在DIP 64的組裝期間，利用金硅共晶層或粘附材料(例如熱的環氧或環氧樹脂)將半導體管芯74安裝到中間載體78。封裝體包括絕緣封裝材料，例如聚合物或陶瓷。導體引線80和接合線82在半導體管芯74和PCB 52之間提供電互連。密封劑84被沉積在封裝上用于通過防止濕氣與粒子進入所述封裝以及污染半導體管芯74或接合線82來進行環境保護。圖2b示出安裝在PCB 52上的BCC 62的更多細節。半導體管芯88利用底層填充材料或環氧樹脂粘附材料92被安裝到載體90上。接合線94在接觸焊盤96和98之間提供第一級封裝互連。模塑料或密封劑100被沉積在半導體管芯88和接合線94上以為所述器件提供物理支撐和電隔離。接觸焊盤102利用電解電鍍或無電極電鍍這樣合適的金屬沉積形成在PCB 52的表面上以防止氧化。接觸焊盤102電連接到PCB 52中的一個或多個導電信號跡線M。凸塊104被形成在BCC 62的接觸焊盤98與PCB 52的接觸焊盤102之間。在圖2c中，利用倒裝芯片型第一級封裝將半導體管芯58面朝下地安裝到中間載體106。半導體管芯58的有源區108包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計形成的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器、以及在有源區108內的其它電路元件。 半導體管芯58通過凸塊110被電連接和機械連接到載體106。BGA 60利用凸塊112電連接和機械連接到具有BGA型第二級封裝的PCB 52。半導體管芯58通過凸塊110、信號線114、以及凸塊112電連接到導電信號跡線M。模塑料或密封劑116被沉積在半導體管芯58和載體106上以為所述器件提供物理支撐和電隔離。 倒裝芯片半導體器件提供從半導體管芯58上的有源器件到PCB 52上的導電軌跡的短導電路徑以便減小信號傳播距離、降低電容、并且改善總的電路性能。在另一個實施例中，半導體管芯58可以在沒有中間載體106的情況下利用倒裝芯片型第一級封裝被以機械和電的方式直接連接到PCB 52。圖3a示出具有用于結構支撐的基底襯底材料122(例如硅、鍺、砷化鎵、磷化銦、或碳化硅)的半導體晶片120。多個半導體管芯或部件IM形成在晶片120上，被管芯間的晶片區域或劃片街區1 分開，如上所述。劃片街區1 提供切割區域以將半導體晶片120 單體化成單個半導體管芯124。圖北示出半導體晶片120的一部分的截面圖。每個半導體管芯124具有后表面 128和有源表面130，所述有源表面130包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面130內的其它電路元件以實現模擬電路或數字電路，例如數字信號處理器(DSP)、ASIC、存儲器、或其它信號處理電路。半導體管芯IM也可以包括集成無源器件(IPD)，例如電感器、電容器、和電阻器，用于RF信號處理。在一個實施例中，半導體管芯1 是倒裝芯片型半導體管芯。利用PVD、CVD、電解電鍍、無電極電鍍工藝、或其它合適的金屬沉積工藝在有源表面130上形成導電層132。導電層132可以是一層或多層的Al、Cu、Sn、Ni、Au、Ag、或其它合適的導電材料。導電層132用作電連接到有源表面130上的電路的接觸焊盤。可以離半導體管芯124的邊緣第一距離并排設置接觸焊盤132，如圖北中所示。可替換地，接觸焊盤132可以多行偏移使得第一行接觸焊盤被設置得離管芯的邊緣為第一距離，并且與第一行交替的第二行接觸焊盤被設置得離管芯的邊緣為第二距離。在圖3c中，利用鋸條或激光切割工具134，通過劃片街區126，半導體晶片120被單體化成單個半導體管芯124。相對于圖1和圖h-2c，圖4a_4o示出形成TSV插入機構的過程，其中半導體管芯和裝配互連結構位于該插入機構的相對表面上。圖如示出包含用于結構支撐的基底材料 (例如硅、鍺、砷化鎵、磷化銦、或碳化硅)的半導體晶片或襯底140。可替換地，襯底140可以是聚合物、氧化鈹、或用于結構支撐的其它合適的低成本、剛性材料。。襯底140具有相對的表面142和144。在圖4b中，利用機械鉆孔、激光鉆孔、或深反應離子刻蝕(DRIE)形成部分地穿過襯底140的多個盲孔146。通孔146從表面142延伸，部分地但不完全地穿過襯底140。在一個實施例中，通孔146貫通襯底140的厚度的60%。在通孔146和后表面144之間的襯底140的剩余部分在隨后的制造工藝期間為襯底提供結構支撐。在圖如中，利用電解電鍍、無電極電鍍工藝、或其它合適的金屬沉積工藝，利用 Al、Cu、Sn、Ni、Au、Ag、鈦(Ti)、鎢(W)、多晶硅、或其它合適的導電材料填充通孔146以形成 ζ方向導電通孔148。在圖4d中，利用PVD、CVD、電解電鍍、無電極電鍍工藝、或其它合適的金屬沉積工藝在襯底140的表面142上形成導電層150。導電層150可以是一層或多層的Al、Cu、Sn、 Ni、Au、Ag、或其它合適的導電材料。導電層150充當用于電互連的接觸焊盤或凸塊下金屬化(UBM)層。導電層150也包括用于通過襯底140水平和垂直地路由電信號的再分配層 (RDL)和ζ方向導電通孔。導電層150的一部分電連接到導電通孔148。導電層150的其它部分可以根據半導體管芯124的設計和功能是電共有的(electrically common)或被電隔1 °利用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化在襯底140的表面142上以及導電層150的周圍形成絕緣或鈍化層152。絕緣層152包括一層或多層的二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭(Τει205)、氧化鋁(A1203)、或具有類似絕緣和結構特性的其它材料。通過光致抗蝕劑層(未示出)借助刻蝕工藝除去絕緣層152的一部分以暴露導電層150。在圖如中，使用蒸發、電解電鍍、無電極電鍍、球滴或絲網印刷工藝在導電層150 的暴露部分上沉積導電凸塊材料。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料，及其組合，帶有可選的焊劑溶液。例如，凸塊材料可以是共晶Sn/Pb、高鉛焊料、或無鉛焊料。 利用合適的附著或結合工藝將凸塊材料結合到導電層150。在一個實施例中，通過將凸塊材料加熱到它的熔點以上，所述凸塊材料回流以形成球或凸塊154。在一些應用中，凸塊巧4 被二次回流以改善到導電層150的電接觸。凸塊154也可以被壓縮結合到導電層150。凸塊巧4表示一種可以形成在導電層150上的互連結構。所述互連結構也可以使用柱形凸塊、 微凸塊、或其它電互連。襯底140、導電通孔148、導電層150、絕緣層152、和凸塊154的組合構成直通硅通孔(TSV)插入機構156。在圖4f中，利用拾取和放置操作將圖3a_3c的半導體管芯IM安裝到插入機構 156，其中有源表面130面向插入機構。凸塊IM被回流以將插入機構156的導電層150電連接到半導體管芯124的導電層132。圖4g示出用冶金的方法并且電性地連接到插入機構 156的半導體管芯124。在半導體管芯1 下面沉積可選的底部填充材料157。在圖4h中，利用鋸條或激光切割工具158將插入機構156單體化成單個管芯/插入機構組件160，每個管芯/插入機構組件包括一個半導體管芯IM和部分插入機構156。在圖4i中，臨時襯底或載體162包括用于結構支撐的犧牲基底材料，例如硅、聚合物、氧化鈹、或其它合適的低成本、剛性材料。界面層或雙面膠帶163形成在載體162上作為臨時粘附結合膜或刻蝕停層。利用拾取和放置操作將管芯/插入機構組件160放置在界面層163和載體162上并且安裝到界面層163和載體162，其中半導體管芯IM取向遠離載體。圖4j示出安裝到界面層163和載體162的管芯/插入機構組件160。安裝到載體162 的管芯/插入機構組件160構成了重新配置的晶片。在圖4k中，利用漿料印刷(paste printing)、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、旋涂、或其它合適的施加器(applicator)在管芯/插入機構組件160和載體 162上以及周圍晶片級地沉積密封劑或模塑料164。密封劑164可以是聚合物復合材料，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或具有合適填充物的聚合物。密封劑164不導電并且在環境上保護半導體器件免受外部元件和污染物的影響。在圖41中，通過研磨器166除去襯底140的基底材料的一部分以暴露導電通孔 148。圖細示出在研磨操作后被密封劑164覆蓋的管芯/插入機構組件160，其中導電通孔 148從襯底140暴露。在圖如中，裝配互連結構168與半導體管芯IM相對地形成在插入機構156的表面上。裝配互連結構168包括利用圖案化和金屬沉積工藝(例如濺射、電解電鍍、和無電極電鍍)形成的導電層或RDL 170。導電層170可以是一層或多層的Al、Cu、Sn、Ni、Au、Ag、 或其它合適的導電材料。導電層170包括用于電互連的水平和垂直部分。導電層170的一部分電連接到導電通孔148。導電層170的其它部分可以根據半導體管芯124的設計和功能是電共有的或被電隔離。利用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化在導電層周圍和之間形成絕緣或鈍化層172用于電隔離。絕緣層170包括一層或多層的Si02、Si3N4, SiON, Ta2O5, Al2O3、或具有類似絕緣和結構特性的其它材料。可以通過光致抗蝕劑層借助刻蝕工藝除去絕緣層170 的一部分以暴露導電層170，用于凸塊形成或另外的封裝互連。裝配互連結構168借助導電通孔148電連接到導電層150、凸塊154、和半導體管芯124。在圖4ο中，使用蒸發、電解電鍍、無電極電鍍、球滴或絲網印刷工藝，導電凸塊材料被沉積在裝配互連結構168上并且電連接到導電層170的暴露部分。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料，及其組合，帶有可選的焊劑溶液。例如，凸塊材料可以是共晶Sn/Pb、高鉛焊料、或無鉛焊料。利用合適的附著或結合工藝將凸塊材料結合到導電層170。在一個實施例中，通過將凸塊材料加熱到它的熔點以上，所述凸塊材料回流以形成球或凸塊174。在一些應用中，凸塊174被二次回流以改善到導電層170的電接觸。UBM層可以形成在凸塊174下面。凸塊174也可以被壓縮結合到導電層170。凸塊174表示一種可以形成在導電層170上的互連結構。所述互連結構也可以使用柱形凸塊、微凸塊、或其它電互連。利用鋸條或激光切割工具176，穿過密封劑164和裝配互連結構168，半導體管芯 IM被單體化成單個R)-WLCSP或嵌入式晶片級球柵陣列(eWLB)178。圖5示出單體化之后的eWLB 178。半導體管芯IM通過凸塊154、導電層150、和導電通孔148電連接到裝配互連結構168。具有導電通孔148、導電層150、絕緣層152、和凸塊154的插入機構156為半導體管芯124的垂直互連提供簡單和節省成本的結構，以及穿過插入機構的導電層和裝配互連結構168提供有效的封裝堆疊。由于插入機構156可以利用與半導體管芯IM類似的材料制作，并且裝配互連結構168與半導體管芯和密封劑164相對地形成在插入機構的表面上，因此插入機構消除了半導體管芯和裝配互連結構之間的CTE失配。插入機構156充當在插入機構一側上的半導體管芯1 與在插入機構的相對側上的裝配互連結構168之間的緩沖器以減小翹曲。插入機構156為半導體管芯IM提供適合于高I/O數應用的細間距垂直互連。圖6示出類似于圖5的eWLB 180的實施例，其中半導體管芯124具有比插入機構 156更大的占位空間。半導體管芯IM在插入機構156的外部尺寸上延伸。密封劑164向下延伸到插入機構156的側表面。圖7示出類似于圖5的eWLB 182的實施例，其中半導體管芯184被安裝到半導體管芯124。半導體管芯184來源于類似于圖3a-3c的半導體晶片，并且具有比半導體管芯 IM和插入機構156更大的占位空間。半導體管芯184具有后表面188和有源表面190，所述有源表面190包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面190內的其它電路元件以實現模擬電路或數字電路，例如DSP、ASIC、存儲器、或其它信號處理電路。半導體管芯184也可以包括 IPD，例如電感器、電容器、和電阻器，用于RF信號處理。多個接觸焊盤192形成在有源表面 190上并且電連接到有源表面上的電路。多個凸塊194形成在接觸焊盤192上。在一個實施例中，半導體管芯184是倒裝芯片型半導體管芯。穿過圖3a_;3b中的通常處于晶片級的半導體管芯IM形成多個導電通孔196，用于 ζ方向垂直互連。半導體管芯184被安裝到半導體管芯124，其中將凸塊194用冶金的方法并且電性地連接到導電通孔196。在一個實施例中，半導體管芯IM是邏輯器件或DSP，并且半導體管芯184是存儲器件。半導體管芯184在半導體管芯1 和插入機構156的外部尺寸上延伸。密封劑164向下延伸到插入機構156的側表面。圖8示出類似于圖5的eWLB 200的實施例，其中半導體管芯202、204、和206堆疊在半導體管芯IM上。半導體管芯202-206來源于類似于圖3a-3c的半導體晶片，并且具有比半導體管芯1 和插入機構156更大的占位空間。每個半導體管芯202-206具有后表面和有源表面，所述有源表面包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如， 該電路可以包括一個或多個晶體管、二極管、和形成在有源表面內的其它電路元件以實現模擬電路或數字電路，例如DSP、ASIC、存儲器、或其它信號處理電路。半導體管芯202-206 也可以包括IPD，例如電感器、電容器、和電阻器，用于RF信號處理。多個接觸焊盤形成在有源表面上并且電連接到有源表面上的電路。多個凸塊形成在用于半導體管芯202-206的接觸焊盤上。在一個實施例中，半導體管芯202-206是倒裝芯片型半導體管芯。穿過圖3a_3b中的通常處于晶片級的半導體管芯124形成多個導電通孔208，用于ζ方向垂直互連。類似地，穿過半導體管芯202形成多個導電通孔210，并且穿過半導體管芯204形成多個導電通孔212，用于ζ方向垂直互連。半導體管芯202被安裝到半導體管芯124，其中將凸塊214用冶金的方法并且電性地連接到導電通孔208。半導體管芯204被安裝到半導體管芯202，其中將凸塊216用冶金的方法并且電性地連接到導電通孔210。半導體管芯206被安裝到半導體管芯204，其中將凸塊218用冶金的方法并且電性地連接到導電通孔212。在一個實施例中，半導體管芯IM是邏輯器件或DSP，并且半導體管芯202-206 是存儲器件。半導體管芯202-206在半導體管芯1 和插入機構156的外部尺寸上延伸。 密封劑164向下延伸到插入機構156的側表面。圖9示出類似于圖5的eWLB 220的實施例，其中半導體管芯222和2M堆疊在半導體管芯124上。半導體管芯222和2M來源于類似于圖3a-3c的半導體晶片。每個半導體管芯222-2M具有后表面和有源表面，所述有源表面包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面內的其它電路元件以實現模擬電路或數字電路，例如DSP、ASIC、存儲器、或其它信號處理電路。半導體管芯222-2 也可以包括IPD，例如電感器、電容器、和電阻器，用于RF信號處理。多個接觸焊盤形成在有源表面上并且電連接到有源表面上的電路。多個凸塊形成在用于半導體管芯222-224的接觸焊盤上。在一個實施例中，半導體管芯222-2M是倒裝芯片型半導體管芯。穿過圖3a_;3b中的通常處于晶片級的半導體管芯IM形成多個導電通孔228，用于 ζ方向垂直互連。類似地，穿過半導體管芯222形成多個導電通孔230，用于ζ方向垂直互連。半導體管芯222被安裝到半導體管芯124，其中將凸塊232用冶金的方法并且電性地連接到導電通孔228。半導體管芯2M被安裝到半導體管芯222，其中將凸塊234用冶金的方法并且電性地連接到導電通孔230。在一個實施例中，半導體管芯IM是邏輯器件或DSP， 并且半導體管芯222-2M是存儲器件。在該實施例中，密封劑164向下延伸到插入機構156 的側表面。圖10示出類似于圖5的eWLB 240的實施例，其中半導體管芯242和244堆疊在半導體管芯IM上。半導體管芯242和244來源于類似于圖3a-3c的半導體晶片。每個半導體管芯242-244具有后表面和有源表面，所述有源表面包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面內的其它電路元件以實現模擬電路或數字電路，例如DSP、ASIC、存儲器、或其它信號處理電路。半導體管芯M2-244也可以包括IPD，例如電感器、電容器、和電阻器，用于RF信號處理。多個接觸焊盤形成在有源表面上并且電連接到有源表面上的電路。多個凸塊形成在用于半導體管芯M2-M4的接觸焊盤上。在一個實施例中，半導體管芯242-244是倒裝芯片型半導體管芯。穿過圖3a_;3b中的通常處于晶片級的半導體管芯IM形成多個導電通孔M8，用于 ζ方向垂直互連。類似地，穿過半導體管芯242形成多個導電通孔250，用于ζ方向垂直互連。半導體管芯242被安裝到半導體管芯124，其中將凸塊252用冶金的方法并且電性地連接到導電通孔對8。半導體管芯244被安裝到半導體管芯M2，其中將凸塊2M用冶金的方法并且電性地連接到導電通孔250。在一個實施例中，半導體管芯IM是邏輯器件或DSP， 并且半導體管芯對2-244是存儲器件。在該實施例中，插入機構156的一側從eWLB 240暴 Mo圖11示出類似于圖5的eWLB 260的實施例，其中半導體管芯262和264被并排安裝到插入機構156。半導體管芯262和264來源于類似于圖3a-3c的半導體晶片。每個半導體管芯262-264具有后表面和有源表面，所述有源表面包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面內的其它電路元件以實現模擬電路或數字電路，例如DSP、ASIC、存儲器、或其它信號處理電路。半導體管芯沈2-264也可以包括IPD，例如電感器、電容器、和電阻器，用于RF信號處理。多個接觸焊盤266形成在半導體管芯262的有源表面上并且電連接到有源表面上的電路。多個接觸焊盤268形成在半導體管芯264的有源表面上并且電連接到有源表面上的電路。在一個實施例中，半導體管芯沈2-264是倒裝芯片型半導體管芯。半導體管芯沈2被安裝到插入機構156，其中將接觸焊盤沈6用冶金的方法并且電性地連接到凸塊154。半導體管芯264被安裝到插入機構156，鄰近半導體管芯沈2，其中將接觸焊盤268用冶金的方法并且電性地連接到凸塊154。密封劑164向下延伸到插入機構 156的側表面。圖12示出類似于圖5的eWLB 270的實施例，其中半導體管芯272、274和276堆疊在插入機構156上。另外，半導體管芯278相對于半導體管芯272并排安裝在插入機構 156上，并且分立的半導體器件280被安裝到插入機構156的導電層150。分立的半導體器件280可以是有源器件(例如晶體管或二極管)或無源器件(例如電感器、電容器、或電阻器)。半導體管芯272-278來源于類似于圖3a_3c的半導體晶片。每個半導體管芯 272-278具有后表面和有源表面，所述有源表面包含模擬或數字電路，所述模擬或數字電路被實現為根據管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面內的其它電路元件以實現模擬電路或數字電路，例如DSP、ASIC、存儲器、或其它信號處理電路。半導體管芯272-278也可以包括IPD，例如電感器、電容器、和電阻器，用于RF信號處理。多個接觸焊盤形成在有源表面上并且電連接到有源表面上的電路。多個凸塊形成在用于半導體管芯274和276的接觸焊盤上。在一個實施例中，半導體管芯272-278是倒裝芯片型半導體管芯。
穿過通常處于晶片級的半導體管芯272形成多個導電通孔觀2，用于ζ方向垂直互連。類似地，穿過半導體管芯274形成多個導電通孔觀4，用于ζ方向垂直互連。半導體管芯272被安裝到插入機構156，其中將接觸焊盤286用冶金的方法并且電性地連接到凸塊 154。半導體管芯274被安裝到半導體管芯272，其中將凸塊288用冶金的方法并且電性地連接到導電通孔觀2。半導體管芯276被安裝到半導體管芯274，其中將凸塊290用冶金的方法并且電性地連接到導電通孔觀4。半導體管芯278被安裝到插入機構156，其中將接觸焊盤292用冶金的方法并且電性地連接到凸塊154。在一個實施例中，半導體管芯272和 278是邏輯器件或DSP，并且半導體管芯274-276是存儲器件。圖13a_i;3b示出層疊封裝(PoP)布置300的實施例，其中圖5的eWLB 178堆疊在圖7的eWLB 182上。在圖13a中，eWLB 178位于e^WLB 182上。穿過eWLB 182的密封劑 164形成多個導電通孔302。圖1 示出被安裝到eWLB 182的eWLB 178，其中將eWLB 178 的凸塊174用冶金的方法并且電性地連接到導電通孔302。雖然已經詳細說明本發明的一個或多個實施例，但是本領域技術人員將理解的是，在不脫離由下列權利要求所闡述的本發明的范圍的情況下可以對那些實施例進行變型和修改。
權利要求
1.一種制作半導體器件的方法，包括 提供具有第一和第二相對表面的襯底；形成多個部分地穿過襯底的第一表面的導電通孔； 在襯底的第一表面上形成電連接到導電通孔的第一導電層； 在襯底的第一表面上安裝電連接到第一導電層的第一半導體管芯； 提供載體；將第一半導體管芯和襯底安裝到載體； 在第一半導體管芯、襯底、和載體上沉積密封劑； 除去襯底的第二表面的一部分以暴露導電通孔；以及在襯底的表面上形成與第一半導體管芯相對的互連結構。
2.根據權利要求1所述的方法，還包括在安裝第一半導體管芯之前在襯底的第一表面上形成第一絕緣層；以及在第一導電層上形成多個凸塊。
3.根據權利要求1所述的方法，還包括在第一半導體管芯下面沉積底部填充材料。
4.根據權利要求1所述的方法，還包括在第一半導體管芯上堆疊第二半導體管芯。
5.根據權利要求1所述的方法，還包括在第一半導體管芯上堆疊多個第二半導體管-I-H心。
6.根據權利要求1所述的方法，還包括在襯底的第一表面上、與第一半導體管芯相鄰地安裝第二半導體管芯。
7.一種制作半導體器件的方法，包括 提供具有第一和第二相對表面的襯底； 在襯底內形成多個導電通孔；在襯底的第一表面上安裝第一半導體管芯； 提供載體；將第一半導體管芯和襯底安裝到載體；在第一半導體管芯、襯底、和載體上沉積密封劑；以及在襯底的第二表面上形成與第一半導體管芯相對的互連結構。
8.根據權利要求7所述的方法，還包括部分地穿過襯底的第一表面形成所述多個導電通孔；以及除去襯底的第二表面的一部分以暴露導電通孔。
9.根據權利要求7所述的方法，還包括在安裝第一半導體管芯之前，在襯底的第一表面上形成電連接到導電通孔的第一導電層；以及在襯底的第一表面上形成第一絕緣層。
10.根據權利要求7所述的方法，還包括在第一半導體管芯上堆疊第二半導體管芯。
11.根據權利要求10所述的方法，其中第二半導體管芯包括存儲器電路。
12.根據權利要求7所述的方法，還包括在襯底上安裝分立的半導體器件。
13.根據權利要求7所述的方法，還包括在襯底的第一表面上、與第一半導體管芯相鄰地安裝第二半導體管芯。
14.一種制作半導體器件的方法，包括 提供襯底；在襯底內形成多個導電通孔；在襯底的第一表面上安裝第一半導體管芯；在第一半導體管芯和襯底上沉積密封劑；以及在襯底的第二表面上形成與第一半導體管芯相對的互連結構。
15.根據權利要求14所述的方法，還包括部分地穿過襯底的第一表面形成所述多個導電通孔；以及除去襯底的第二表面的一部分以暴露導電通孔。
16.根據權利要求14所述的方法，還包括在安裝第一半導體管芯之前，在襯底的第一表面上形成電連接到導電通孔的第一導電層；以及在襯底的第一表面上形成第一絕緣層。
17.根據權利要求14所述的方法，還包括在第一半導體管芯上堆疊第二半導體管芯。
18.根據權利要求14所述的方法，還包括形成穿過第一半導體管芯的多個導電通孔。
19.根據權利要求14所述的方法，其中第二半導體管芯包括存儲器電路。
20.根據權利要求14所述的方法，還包括在襯底的第一表面上、與第一半導體管芯相鄰地安裝第二半導體管芯。
21.一種半導體器件，包括 襯底；形成在襯底內的多個導電通孔；安裝在襯底的第一表面上的第一半導體管芯；沉積在第一半導體管芯和襯底上的密封劑；以及形成在襯底的第二表面上、與第一半導體管芯相對的互連結構。
22.根據權利要求21所述的半導體器件，其中所述多個導電通孔被形成為部分地穿過襯底的第一表面，并且襯底的第二表面的一部分被除去以暴露導電通孔。
23.根據權利要求21所述的半導體器件，還包括安裝在第一半導體管芯上的第二半導體管芯。
24.根據權利要求21所述的半導體器件，其中第二半導體管芯包括存儲器電路。
25.根據權利要求21所述的半導體器件，還包括安裝在襯底的第一表面上、與第一半導體管芯相鄰的第二半導體管芯。
全文摘要
本發明涉及半導體器件及其制造方法。一種半導體器件包括具有第一和第二相對表面的襯底。多個導電通孔被形成為部分地穿過襯底的第一表面。第一導電層形成在襯底的第一表面上，并電連接到導電通孔。第一半導體管芯被安裝到襯底的第一表面上。第一半導體管芯和襯底被安裝到載體。密封劑被沉積在第一半導體管芯、襯底和載體上。襯底的第二表面的一部分被除去以暴露導電通孔。互連結構被形成在襯底的第二表面上，與第一半導體管芯相對。第二半導體管芯可以被堆疊在第一半導體管芯上。第二半導體管芯可以被安裝到襯底的第一表面上，與第一半導體管芯相鄰。
文檔編號H01L21/768GK102420180SQ20111028550
公開日2012年4月18日 申請日期2011年9月23日 優先權日2010年9月24日
發明者H. 庫 J., C. 馬里穆圖 P., W. 雍 S., 具俊謨 申請人:新科金朋有限公司