多柵器件的形成方法

專利名稱：多柵器件的形成方法
技術領域：
本發明涉及半導體技術領域，特別涉及一種多柵器件的形成方法。
背景技術：
隨著半導體工藝技術的不斷發展，隨著工藝節點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD， Critical Dimension)進一步下降時，即使采用后柵工藝,常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。
鰭式場效應晶體管(Fin FET)是一種常見的多柵器件，圖1示出了現有技術的一種鰭式場效應晶體管的立體結構示意圖。如圖1所示，包括半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導體襯底10刻蝕后得到的；介質層 11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極(圖中未示出)。對于Fin FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。
現有技術的多柵器件的形成方法，包括
請參考圖2，提供基底20，在所述基底20表面形成有圖形化的光刻膠層21。
請參考圖3，以所述圖形化的光刻膠層21為掩膜，刻蝕所述基底20，形成凸出的鰭部23。
然而，現有技術形成的多柵器件的鰭部23的特征尺寸較大，器件性能改善不大。
更多關于多柵器件的形成方法請參考公開號為“US7868380B2”的美國專利。發明內容
本發明解決的問題是提供一種多柵器件的形成方法，形成的多柵器件的鰭部的特征尺寸更小、器件性能好。
為解決上述問題，本發明提供了一種多柵器件的形成方法，包括
提供基底；形成位于所述基底表面的具有第一開口的硅薄膜；所述第一開口內填充滿半導體薄膜；形成覆蓋所述硅薄膜和半導體薄膜的光刻膠層，所述光刻膠層具有第二開口，所述第二開口位于所述第一開口的正上方，且所述第二開口的寬度小于所述第一開口的寬度；
向所述第二開口內填充滿自對準層；
對所述自對準層進行退火處理，形成分別呈線性排列的第一結構和第二結構，且所述第一結構和第二結構相互交錯排列；
去除所述第一結構，形成具有多個第三開口的自對準層；
以所述具有多個第三開口的自對準層為掩膜，去除部分所述半導體薄膜，形成第三結構；
形成與所述第三結構相對應的鰭部。
可選地，所述自對準層的材料為PS-b-PMMA。
可選地，所述第一結構的材料為PMMA，所述第二結構的材料為PS ;或者所述第一結構的材料為PS，所述第二結構的材料為PMMA。
可選地，當所述第一結構的材料為PMMA時，去除所述第一結構的工藝步驟包括 采用紫外光源照射所述第一結構，添加醋酸去除所述第一結構。
可選地，所述紫外光的功率為280W ;所述醋酸中CH3COOH和H2O的體積比例為3 7。
可選地，所述第一結構的寬度為10-20nm，所述第二結構的寬度為20_40nm。
可選地，所述半導體薄膜的材料為SiGe或SiC。
可選地，所述半導體薄膜的形成工藝為化學氣相沉積或物理氣相沉積。
可選地，所述半導體薄膜的形成步驟包括在溫度為600-800°C，壓力為 O. 1-0. 3Torr的條件下，通入流量為80_150sccm的SiH4,流量為40_80sccm的GeH4,流量為 10-20SLM 的 H2。
可選地，所述形成與所述第三結構相對應的鰭部的工藝步驟包括在相鄰兩個第三結構間的開口內形成第四結構，并去除所述第三結構；當所述第四結構的寬度等于待形成的鰭部的寬度時，將第四結構作為多柵器 件的鰭部；當所述第四結構的寬度小于待形成的鰭部的寬度時，在所述第四結構表面形成相應厚度的、與所述第四結構的材料相同的薄膜，形成多柵器件的鰭部；當所述第四結構的寬度大于待形成的鰭部的寬度時，去除部分第四結構形成鰭部。
可選地，所述鰭部的寬度為12nm_40nm。
可選地，所述去除所述第三結構的工藝為刻蝕工藝，所述刻蝕工藝的參數為溫度 600-800°C，壓力為I個大氣壓,流量為150-300sccm的HC1，流量為15-30SLM的H2。
可選地，所述在所述第四結構表面形成相應厚度的、與所述第四結構的材料相同的薄膜的形成工藝為選擇性外延生長工藝。
可選地，所述選擇性外延生長工藝的工藝參數為壓力O. 1-0. 3Torr，溫度 1500-1800°C，流量為 150-300sccm 的 SiH2Cl2,流量為 20_50sccm 的 HCl，流量為 10-20SLM 的H2。
可選地，所述第四結構和所述鰭部的材料為Si。
可選地，所述形成與所述第三結構相對應的鰭部的工藝步驟包括當所述第三結構的寬度等于待形成的鰭部的寬度時，將所述第三結構作為多柵器件的鰭部；當所述第三結構的寬度小于待形成的鰭部的寬度時，在所述第三結構表面覆蓋一層所述半導體薄膜， 形成多柵器件的鰭部；當所述第三結構的寬度大于待形成的鰭部的寬度時，對所述第三結構進行修剪后形成多柵器件的鰭部。
可選地，所述鰭部的寬度為2nm_30nm。
可選地，所述在所述第三結構表面覆蓋一層所述半導體薄膜的形成工藝為選擇性外延生長工藝。
可選地，所述選擇性外延生長工藝的工藝參數為溫度600-800°C，壓力.O. 1-0. 3Torr,流量為 80_150sccm 的 SiH4,流量為 40_80sccm 的 GeH4,流量為 10-20SLM 的
可選地，所述第三結構和所述鰭部的材料為SiGe或SiC。
可選地，所述半導體薄膜的厚度為l_3nm。
可選地，所述半導體薄膜的材料為SiGe或SiC。
可選地，還包括形成覆蓋所述硅薄膜和半導體薄膜的硬掩膜層，所述光刻膠層形成在所述硬掩膜層上。
與現有技術相比，本發明具有以下優點
本發明的實施例在第二開口內填充滿自對準層，所述自對準層在退火處理時會形成分別呈線性排列且相互交錯排列的第一結構和第二結構，所述第一結構和第二結構的寬度小，利用所述自對準層形成的鰭部的特征尺寸也較現有技術形成的鰭部的特征尺寸小， 可以有效提高多柵器件的驅動電流，改善所述多柵器件的性能。
進一步的，本發明的實施例中，根據待形成的多柵器件的鰭部的特征尺寸，選擇對第三結構進行相應的處理后形成鰭部，或者選擇在相鄰兩個第三結構間的開口內形成第四結構，對所述第四結構進行相應的處理后形成鰭部。本發明實施例形成的多柵器件的鰭部的特征尺寸小，可以有效提高多柵器件的驅動電流，改善所述多柵器件的性能。


圖1是現有技術的鰭形場效應管的立體結構示意圖2-圖3是現有技術的多柵器件的形成過程的剖面結構示意圖4是本發明實施例的多柵器件的形成方法的流程示意圖5-圖15是本發明第一實施例的多柵器件的形成過程的剖面結構示意圖16-圖18是本發明第二實施例的多柵器件的形成過程的剖面結構示意圖。
具體實施方式
正如背景技術所述，現有技術的多柵器件的形成方法中，形成的多柵器件的鰭部的特征尺寸較大，不利于提高多柵器件的驅動電流，限制了多柵器件的性能。
本發明實施例的發明人經過研究后發現，自對準技術(Directed self-assembly technology, D SA)中，聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物 (polystyrene-block-poly (methyl methacrylate) copolymers, PS-b-PMMA)在退火條件下，PS (polystyrene)材料和 PMMA (poly methyl methacrylate)材料會分別呈線性排列 (linear aligned)，且所述PS材料和PMMA材料相互交錯的條狀結構，并且每條的PS材料和PMMA材料的寬度較小。若將所述自對準技術(DSA)應用在多柵器件的形成方法中，則可以形成較現有技術更小寬度的鰭部，有效提高多柵器件的驅動電流，改善所述多柵器件的性能。
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。
其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
請參考圖4，本發明實施例的多柵器件的形成方法，包括
步驟S101，提供基底；形成位于所述基底表面的具有第一開口的硅薄膜；所述第一開口內填充滿半導體薄膜；形成覆蓋所述硅薄膜和半導體薄膜的光刻膠層，所述光刻膠層具有第二開口，所述第二開口位于所述第一開口的正上方，且所述第二開口的寬度小于所述第一開口的寬度；
步驟S103，向所述第二開口內填充滿自對準層；
步驟S105，對所述自對準層進行退火處理，形成分別呈線性排列的第一結構和第二結構，且所述第一結構和第二結構相互交錯排列；
步驟S107，去除所述第一結構，形成具有多個第三開口的自對準層；
步驟S109，以所述具有多個第三開口的自對準層為掩膜，去除部分所述半導體薄膜，形成第三結構；
步驟S111，形成與所述第三結構相對應的鰭部。
具體的，請參考圖5-圖18的本發明的兩個實施例的形成過程的剖面結構示意圖。
第一實施例
請參考圖5，提供基底200 ;形成位于所述基底200表面的具有第一開口(未標示) 的硅薄膜201 ;所述 第一開口內填充滿半導體薄膜203 ;形成覆蓋所述硅薄膜201和半導體薄膜203的硬掩膜層205 ;形成覆蓋所述硬掩膜層205的光刻膠層207，所述光刻膠層207 具有第二開口 209，所述第二開口 209位于所述第一開口的正上方，且所述第二開口 209的寬度小于所述第一開口的寬度。
其中，所述基底200作為后續工藝提供工作平臺，所述基底的材料為氧化硅 (oxide)。
所述硅薄膜201的材料為單晶硅(Si)或多晶硅(poly)。所述硅薄膜201的厚度與后續形成的多柵器件的鰭部的高度有關。考慮到后續形成的鰭部的高度如果太大，則容易出現斷裂(collapse)或移動(remove),所述娃薄膜201的厚度選為l_3nm。在本發明的實施例中，所述硅薄膜201的材料為單晶硅。所述硅薄膜201的厚度為3nm。
在本發明的實施例中，為使得多柵器件的電路設計更加簡單，更易實現集成化，所述基底200與硅薄膜201構成了絕緣體上硅(SOI)。
所述第一開口定義出后續形成第三結構的位置。所述第一開口的形成工藝為刻蝕工藝，例如干法刻蝕。由于所述干法刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。
所述半導體薄膜203用于后續形成多柵器件的鰭部，所述半導體薄膜203的材料為SiGe或SiC，所述半導體薄膜203的形成工藝為化學氣相沉積或物理氣相沉積。在本發明的實施例中，所述半導體薄膜203的材料為SiGe，所述半導體薄膜203的形成步驟包括 在溫度為600-800°C，壓力為O. 1-0. 3Torr的條件下，通入流量為80_150sccm的SiH4,流量為 40-80sccm 的 GeH4,流量為 10-20SLM 的 H20
所述硬掩膜層205用于后續刻蝕工藝時作為半導體薄膜203的掩膜，同時會保護半導體薄膜203其他未被刻蝕的部分不受到損害。所述硬掩膜層205的材料為SiO2或SiN。在本發明的實施例中，所述硬掩膜層205的材料為Si02。
所述光刻膠層207的第二開口 209用于后續填充自對準層。為使后續自對準層形成的第一結構和第二結構得以充分利用，所述第二開口 209的寬度小于第一開口的寬度。 所述第二開口 209的寬度與后續形成的多柵器件的鰭部的個數有關。所述第二開口 209可以暴露出硬掩膜層205表面，也可以不暴露出硬掩膜層205的表面。在本發明的實施例中， 所述第二開口 209暴露出所述硬掩膜層205表面。
需要說明的是，在本發明的實施例中，所述寬度為剖面結構示意圖中平行于基底的方向。
另外，需要說明的是，在本發明的其他實施例中，也可以直接在所述硅薄膜201和半導體薄膜203表面覆蓋光刻膠層207。
請參考圖6，向所述第二開口(未標示)內填充滿自對準層211。
所述自對準層211用于后續作為掩膜形成鰭部。本發明實施例的發明人經過研究發現，若采用圖形化的光刻膠，雙圖形化等方法形成多柵器件的鰭部，其制造成本高，不利于降低生產成本。
經過進一步研究，發明人發現有的共聚物在特定工藝條件下，會進行重新排列組合(directed self-assembly),形成交錯排列的結構。例如,共聚物PS_b_PMMA,在退火條件下，PS材料和PMMA材料會分別呈線性排列，且相互交錯排列。發明人發現將此種類型的共聚物應用到多柵器件的形成方法中，可以形成小的特征尺寸的多柵器件的鰭部，并且制造成本低。
在本發明的實施例中，所述自對準層211的材料選用的是共聚物PS-b-PMMA，用于后續形成交錯排列的第一結構和第二結構，以利于后續形成鰭部。
請參考圖7，對所述自對準層進行退火處理，形成分別呈線性排列的第一結構213 和第二結構215，且所述第一結構213和第二結構215相互交錯排列。
所述退火處理的溫度為80_150°C。所述退火處理后形成的第一結構和第二結構的寬度受PS和PMMA分子結構的影響略有不同。其中，所述第一結構213的寬度為10_20nm， 所述第二結構215的寬度為20-40nm。
在本發明的實施例中，所述第一結構213的材料為PMMA，所述第二結構215的材料為PS。所述第一結構213的寬度為10nm，所述第二結構215的寬度為20nm。
需要說明的是，在本發明的其他實施例中，所述第一結構213的材料也可以為PS， 所述第二結構215的材料為PMMA。
請參考圖8，去除所述第一結構，形成具有多個第三開口 217的自對準層(即第二結構215)。
發明人經過研究后發現，將所述退火處理后的PS-b-PMMA放在紫外光源下的照射，然后用醋酸可以去除其中的PMMA材料，而不會對PS材料及其排布造成影響。
因此，在本發明的實施例中，可以采用上述方法去除所述第一結構。具體步驟為 將所述退火處理后的自對準層置于功率為250-300W的紫外光下照射，然后添加醋酸去除所述第一結構，形成具有多個第三開口 217的自對準層(即第二結構215)。其中，當功率為 280W的紫外光，所述醋酸中CH3COOH和H2O的體積比例為3 : 7時，去除所述第一結構的效果最好。
需要說明的是，由于所述第三開口 217為去除第一結構后所得，所述第三開口 217 的寬度與所述第一結構的寬度相同，所述第三開口 217的寬度為10-20nm。在本發明的實施例中，所述第三開口 217的寬度為10nm。
請參考圖9，以所述具有多個第三開口 217的自對準層為掩膜，去除所述硬掩膜層 205。
去除所述硬掩膜層205的工藝為刻蝕工藝，例如干法刻蝕。由于所述刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。
請參考圖10，去除所述光刻膠層和第二結構，暴露出所述硬掩膜層205的表面，所述硬掩膜層205具有第四開口 219。
所述光刻膠層和第二結構的存在會影響后續形成多柵器件的鰭部的刻蝕效果。為了不影響后續形成多柵器件的鰭部的效果，在本發明的實施例中，先去除所述光刻膠層和第二結構。
所述去除所述光刻膠層和第二結構的方法可以為化學機械拋光和刻蝕工藝。由于所述化學機械拋光和刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。
所述第四開口 219的寬度與所述第三開口的 寬度相同，通常所述第四開口 219的寬度為10-20nm。在本發明的實施例中，所述第四開口 219的寬度為10nm。
需要說明的是，在本發明的其他實施例中，也可以在后續形成第三結構之后再去除所述光刻膠層和第二結構。
請參考圖11，以所述具有多個第四開口 219的硬掩膜層205為掩膜，去除部分所述半導體薄膜，形成第三結構221。
去除部分所述半導體薄膜的工藝為刻蝕工藝，例如干法刻蝕。具體的，所述去除部分所述半導體薄膜的工藝參數為溫度600-800°C，壓力為I個大氣壓，流量為150-300sCCm 的HCl，流量為15-30SLM的H2。形成的第三結構221的質量好。
在本發明的實施例中，所述去除部分所述半導體薄膜的工藝參數為溫度650°C， 壓力為I個大氣壓，流量為200sccm的HCl，流量為20SLM的H2。
需要說明的是，若直接在所述硅薄膜和半導體薄膜表面覆蓋光刻膠層，則以所述具有多個第三開口的自對準層為掩膜，去除部分所述半導體薄膜，形成第三結構。
請參考圖12，在相鄰兩個第三結構221間的開口(未標示)內形成第四結構223， 所述第四結構223的表面與所述第三結構221的表面齊平。
所述第四結構223用于后續過程中形成多柵器件的鰭部；所述第四結構223的材料為單晶硅(Si);所述第四結構223的寬度與所述第二結構的寬度相同，通常為20-40nm nm ;所述第四結構223的形成工藝為沉積工藝或者選擇性外延生長工藝。
在本發明的實施例中，所述第四結構223的寬度為30nm。為了簡化工藝步驟，所述第四結構223的形成工藝為選擇性外延生長工藝。所述外延生長工藝的工藝參數范圍為 壓力 O. 1-0. 3Torr，溫度 1500-1800°C，流量為 150_300sccm 的 SiH2Cl2,流量為 20_50sccm 的 HC1，流量為10-20SLM的H2。本發明的實施例中，形成所述第四結構223的工藝參數為壓力 O.1Torr，溫度 1700°C，流量為 200sccm 的 SiH2Cl2,流量為 30sccm 的 HC1，流量為 15SLM 的H2。
請參考圖13，去除所述硬掩膜層和第三結構形成間隙，暴露出所述第四結構223的頂部和側壁。
去除所述硬掩膜層的工藝為化學機械拋光或刻蝕工藝。去除所述硬掩膜層后，暴露出所述第四結構223的頂部。
去除所述第三結構的工藝為刻蝕工藝，例如干法刻蝕。去除所述第三結構后，形成間隙，暴露出所述第四結構223的側壁。在本發明的實施例中，所述刻蝕工藝的參數為溫度600-800°C，壓力為I個大氣壓,流量為150-300sccm的HC1，流量為15-30SLM的H2。
由于在實際過程中，待形成的鰭部的寬度會有所不同，需要根據實際情況對所述第四結構進行相應的處理，形成多柵器件的鰭部。具體地，分為以下三個實例來進行描述。
實例I
請繼續參考圖13，當所述第四結構223的寬度等于待形成的鰭部的特征尺寸(CD) 時，將所述第四結構223作為多柵器件的鰭部。在本發明的實施例中，即待形成的鰭部的寬度為30nm的情況下，直接將所述第四結構223作為多柵器件的鰭部。再形成覆蓋所述基底 200的表面和鰭部的一部分側壁的介質層；以及橫跨在所述鰭部上，覆蓋所述鰭部的頂部和側壁的柵極結構等，最終形成多柵器件。
實例2
請參考圖14，當所述第四結構223的寬度小于待形成的鰭部的寬度時，在所述第四結構223的側壁形成相應厚度的、與所述第四結構223的材料相同的薄膜225，形成多柵器件的鰭部。
在本發明的實施例中，即在待形成的鰭部的寬度大于30nm的情況下，例如實際需要的鰭部的寬度為32nm，則需要在所述第四結構223的側壁形成2nm厚度的單晶硅薄膜 225。
為了簡化工藝，所述單晶硅薄膜的形成工藝為選擇性外延生長工藝。所述選擇性外延生長工藝的工藝參數范圍 為壓力O. 1-0. 3Torr，溫度1500-1800°C，流量為 150-300sccm的SiH2Cl2,流量為20_50sccm的HCl，流量為10-20SLM的H20通過控制所述選擇性外延生長工藝的時間可以得到厚度為2nm的單晶硅薄膜225。
本發明實施例中，所述選擇性外延生長工藝的工藝參數為壓力O.1Torr，溫度 1700°C，流量為 200sccm 的 SiH2Cl2,流量為 30sccm 的 HCl，流量為 15SLM 的 H20
將所述第四結構223和覆蓋所述第四結構223的側壁的單晶硅薄膜225作為多柵器件的鰭部，所述鰭部的材料與第四結構223的材料相同，為Si。再形成覆蓋所述基底200 的表面和鰭部的一部分側壁的介質層；以及橫跨在所述鰭部上，覆蓋所述鰭部的頂部和側壁的柵極結構等，最終形成多柵器件。
通常，采用實例2所述的方法形成的多柵器件的鰭部的寬度為30_40nm。
實例3
請參考圖15，當所述第四結構223的寬度大于待形成的鰭部的寬度時，去除部分第四結構形成鰭部。
在本發明的實施例中，即在待形成的鰭部的寬度小于30nm的情況下，例如實際需要的鰭部的寬度為20nm，則需要去除部分厚度的第四結構，使得去除后的第四結構的寬度為20nm，以利用作為多柵器件的鰭部。
之后，再形成覆蓋所述基底200的表面和鰭部的一部分側壁的介質層(未圖示)；以及橫跨在所述鰭部上，覆蓋所述鰭部的頂部和側壁的柵極結構等，最終形成多柵器件。
所述鰭部的材料與所述第四結構的材料相同，為單晶硅。去除所述第四結構的方法為刻蝕工藝，例如干法刻蝕。由于刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。
本發明實施例的第3實例中，形成的鰭部的寬度通常為12_30nm。
綜合以上三個實例，形成的多柵器件的鰭部的寬度為12_40nm，形成的多柵器件的驅動電流大，器件性能好。
第二實施例
請繼續參考圖5,提供基底200 ;所述基底200表面形成有具有第一開口(未標不) 的硅薄膜201 ;所述第一開口內填充滿半導體薄膜203 ;形成覆蓋所述硅薄膜201和半導體薄膜203的硬掩膜層205 ;形成覆蓋所述硬掩膜層205的光刻膠層207，所述光刻膠層207 具有第二開口 209，所述第二開口 209的寬度小于所述第一開口的寬度。
需要說明的是，與第一實施例不同，本發明第二實施例中所述第一開口的寬度與第二開口 209的寬度之差決定了后續形成的與所述第一開口的側壁相接觸的第三結構的寬度。因此，需要根據后續待形成的鰭部的寬度來確定第一開口和第二開口 209的寬度之差。其他的具體形成步驟請參考本發明的第一實施例，
然后請繼續參考圖6-圖11，參照本發明第一實施例的方法形成如圖11所示的第三結構。具體地，包括基底200 ;位于所述基底200表面的具有第一開口的硅薄膜201 ;位于所述第一開口內的多個第三結構221 ;覆蓋所述第三結構221和硅薄膜201的硬掩膜層 205，所述硬掩膜層205具有第四開口 219。
其中，所述第三結構221的寬度與所述第一結構的寬度相同，通常為10_20nm。本發明的 第二實施例中，所述第三結構221的寬度為10nm。
需要說明的是，在本發明的第二實施例中，由于與所述第一開口接觸的第三結構的寬度與其他未與第一開口的側壁接觸的第三結構的寬度并不一定相同。因此，除非特別說明，否則，所述第三結構221的寬度指的是未與第一開口的側壁相接觸的那些第三結構的寬度。
請參考圖16，去除所述硬掩膜層，暴露出所述第三結構221的表面。
所述去除所述硬掩膜層的工藝為化學機械拋光或刻蝕工藝。由于所述化學機械拋光或刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。
需要說明的是，在實際情況下，由于待形成的多柵器件的鰭部的寬度略有不同，因此需要比較所述第三結構與待形成的多柵器件的鰭部的寬度，根據實際情況對所述第三結構進行相應的處理，形成多柵器件的鰭部。具體地，也包括以下幾種實例
實例4
請繼續參考圖16，當所述第三結構221的寬度等于待形成的鰭部的寬度時，將所述第三結構221作為多柵器件的鰭部。
在本發明的實施例中，即待形成的鰭部的寬度為IOnm的情況下，直接將所述第三結構221作為多柵器件的鰭部。再形成覆蓋所述基底200的表面和鰭部的一部分側壁的介質層；以及橫跨在所述鰭部上，覆蓋所述鰭部的頂部和側壁的柵極結構等，最終形成多柵器件。
實例5
請參考圖17，當所述第三結構221的寬度小于待形成的鰭部的寬度時，在所述第三結構221的側壁形成所述半導體薄膜227，形成多柵器件的鰭部。
在第三結構221的側壁形成的所述半導體薄膜227的厚度為待形成的鰭部的寬度與所述第三結構221的寬度之差；所述半導體薄膜227的材料為SiGe或SiC ;所述半導體薄膜227的形成工藝為沉積工藝或選擇性外延生長工藝，其中，所述選擇性外延生長工藝的工藝參數范圍為溫度600-800°C，壓力O. 1-0. 3Torr，流量為80-150sccm的SiH4,流量為 40-80sccm 的 GeH4,流量為 10-20SLM 的 H2。
在本發明的實施例中，所述半導體薄膜227的材料為SiGe ;為了節省工藝，采用選擇性外延生長工藝在所述第三結構221的側壁形成所述半導體薄膜227。所述選擇性外延生長工藝的工藝參數范圍為溫度650°C，壓力O.1Torr，流量為lOOsccm的SiH4，流量為 50sccm 的 GeH4,流量為 15SLM 的 H2。
將所述第三結構221和覆蓋所述第三結構221的側壁的半導體薄膜227作為多柵器件的鰭部，所述鰭部的材料與第三結構221的材料相同，為SiGe或SiC。
之后，再形成覆蓋所述基底200的表面和鰭部的一部分側壁的介質層；以及橫跨在所述鰭部上，覆蓋所述鰭部的頂部和側壁的柵極結構等，最終形成多柵器件。
通常，采用實例5所述的方法形成的多柵器件的鰭部的寬度為10_30nm。
實例6
請參考圖18，當所述第三結構221的寬度大于待形成的鰭部的寬度時，去除部分所述第三結構221形成多柵器件的鰭部。
在本發明的實施例中，即在待形成的鰭部的寬度小于IOnm的情況下，例如實際需要的鰭部的寬度為3nm，則需要去除部分厚度的第三結構221，使得去除后的第三結構221 的寬度為3nm，以利用作為多柵器件的鰭部。
之后，再形成覆蓋所述基底200的表面和鰭部的一部分側壁的介質層(未圖示)； 以及橫跨在所述鰭部上，覆蓋所述鰭部的頂部和側壁的柵極結構等，最終形成多柵器件。
所述鰭部的材料與所述第三結構221的材料相同，為單晶硅。去除部分所述第三結構221的方法為刻蝕工藝，例如干法刻蝕。由于刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。
采用實例6所述的方法，形成的多柵器件的鰭部的寬度為2-10nm。
綜合本發明第二實施例中的上述實例得知，采用本發明第二實施例中的方法形成的多柵器件的鰭部的寬度為2-30nm，與本發明第一實施例相比，形成的多柵器件的鰭部的寬度更小，后續形成的多柵器件的驅動電流更大，多柵器件的性能更加穩定。
綜上所述，本發明的實施例在第二開口內填充滿自對準層，所述自對準層在退火處理時會形成分別呈線性排列且相互交錯排列的第一結構和第二結構，所述第一結構和第二結構的寬度小，利用所述自對準層形成的鰭部的特征尺寸也較現有技術形成的鰭部的特征尺寸小，可以有效提高多柵器件的驅動電流，改善所述多柵器件的性能。
進一步的，本發明的實施例中，根據待形成的多柵器件的鰭部的特征尺寸，選擇對第三結構進行相應的處理后形成鰭部，或者選擇在相鄰兩個第三結構間的開口內形成第四結構，對所述第四結構進行相應的處理后形成鰭部。本發明實施例形成的多柵器件的鰭部的特征尺寸小，可以有效提高多柵器件的驅動電流，改善所述多柵器件的性能。
本發明雖然已以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發明技術方案的保護范圍。·
權利要求
1.一種多柵器件的形成方法,其特征在于,包括提供基底；形成位于所述基底表面的具有第一開口的硅薄膜；所述第一開口內填充滿半導體薄膜；形成覆蓋所述硅薄膜和半導體薄膜的光刻膠層，所述光刻膠層具有第二開口， 所述第二開口位于所述第一開口的正上方，且所述第二開口的寬度小于所述第一開口的寬度；向所述第二開口內填充滿自對準層；對所述自對準層進行退火處理，形成分別呈線性排列的第一結構和第二結構，且所述第一結構和第二結構相互交錯排列；去除所述第一結構，形成具有多個第三開口的自對準層；以所述具有多個第三開口的自對準層為掩膜，去除部分所述半導體薄膜，形成第三結構；形成與所述第三結構相對應的鰭部。
2.如權利要求1所述的多柵器件的形成方法，其特征在于，所述自對準層的材料為 PS-b-PMMAo
3.如權利要求1所述的多柵器件的形成方法，其特征在于，所述第一結構的材料為 PMMA，所述第二結構的材料為PS ;或者所述第一結構的材料為PS，所述第二結構的材料為 PMMA0
4.如權利要求3所述的多柵器件的形成方法，其特征在于，當所述第一結構的材料為 PMMA時，去除所述第一結構的工藝步驟包括采用紫外光照射所述第一結構，添加醋酸去除所述第一結構。
5.如權利要求4所述的多柵器件的形成方法，其特征在于，所述紫外光的功率為280W； 所述醋酸中CH3COOH和H2O的體積比例為3 7。
6.如權利要求1所述的多柵器件的形成方法，其特征在于，所述第一結構的寬度為 10-20nm，所述第二結構的寬度為20_40nm。
7.如權利要求1所述的多柵器件的形成方法，其特征在于，所述半導體薄膜的材料為 SiGe 或 SiC。
8.如權利要求1所述的多柵器件的形成方法，其特征在于，所述半導體薄膜的形成工藝為化學氣相沉積或物理氣相沉積。
9.如權利要求8所述的多柵器件的形成方法，其特征在于，所述半導體薄膜的形成步驟包括在溫度為600-800°C，壓力為O. 1-0. 3Torr的條件下，通入流量為80-150sccm的 SiH4,流量為 40-80sccm 的 GeH4,流量為 10-20SLM 的 H2。
10.如權利要求1所述的多柵器件的形成方法，其特征在于，所述形成與所述第三結構相對應的鰭部的工藝步驟包括在相鄰兩個第三結構間的開口內形成第四結構，并去除所述第三結構；當所述第四結構的寬度等于待形成的鰭部的寬度時，將第四結構作為多柵器件的鰭部；當所述第四結構的寬度小于待形成的鰭部的寬度時，在所述第四結構的側壁形成相應厚度的、與所述第四結構的材料相同的薄膜，形成多柵器件的鰭部；當所述第四結構的寬度大于待形成的鰭部的寬度時，去除部分第四結構形成鰭部。
11.如權利要求10所述的多柵器件的形成方法，其特征在于，所述鰭部的寬度為 12nm_40nmo
12.如權利要求10所述的多柵器件的形成方法，其特征在于，所述去除所述第三結構的工藝為刻蝕工藝，所述刻蝕工藝的參數為溫度600-800°C，壓力為I個大氣壓，流量為150-300sccm 的 HCl，流量為 15-30SLM 的 H2。
13.如權利要求10所述的多柵器件的形成方法，其特征在于，所述在所述第四結構表面形成相應厚度的、與所述第四結構的材料相同的薄膜的形成工藝為選擇性外延生長工藝。
14.如權利要求13所述的多柵器件的形成方法，其特征在于，所述選擇性外延生長工藝的工藝參數為壓力O. 1-0. 3Torr，溫度1500-1800°C，流量為150-300sccm的SiH2Clz1^量為 20-50sccm 的 HCl，流量為 10-20SLM 的 H2。
15.如權利要求13或14所述的多柵器件的形成方法，其特征在于，所述第四結構和所述鰭部的材料為Si。
16.如權利要求1所述的多柵器件的形成方法，其特征在于，所述形成與所述第三結構相對應的鰭部的工藝步驟包括當所述第三結構的寬度等于待形成的鰭部的寬度時，將所述第三結構作為多柵器件的鰭部；當所述第三結構的寬度小于待形成的鰭部的寬度時，在所述第三結構的側壁形成所述半導體薄膜，形成多柵器件的鰭部；當所述第三結構的寬度大于待形成的鰭部的寬度時，去除部分所述第三結構形成多柵器件的鰭部。
17.如權利要求16所述的多柵器件的形成方法，其特征在于，所述鰭部的寬度為2nm_30nmo
18.如權利要求16所述的多柵器件的形成方法，其特征在于，所述在所述第三結構表面覆蓋一層所述半導體薄膜的形成工藝為選擇性外延生長工藝。
19.如權利要求18所述的多柵器件的形成方法，其特征在于，所述選擇性外延生長工藝的工藝參數為溫度600-800°C，壓力O. 1-0. 3Torr，流量為80_150sccm的SiH4,流量為40-80sccm 的 GeH4,流量為 10-20SLM 的 H2。
20.如權利要求16所述的多柵器件的形成方法，其特征在于，所述第三結構和所述鰭部的材料為SiGe或SiC。
21.如權利要求1所述的多柵器件的形成方法，其特征在于，所述半導體薄膜的厚度為l-3nm。
22.如權利要求1所述的多柵器件的形成方法，其特征在于，所述半導體薄膜的材料為SiGe 或 SiC。
23.如權利要求1所述的多柵器件的形成方法，其特征在于，還包括形成覆蓋所述硅薄膜和半導體薄膜的硬掩膜層，所述光刻膠層形成在所述硬掩膜層表面。
全文摘要
本發明的實施例提供了一種多柵器件的形成方法，包括提供基底；形成位于所述基底表面的具有第一開口的硅薄膜；所述第一開口內填充滿半導體薄膜；形成覆蓋所述硅薄膜和半導體薄膜的具有第二開口的光刻膠層，所述第二開口位于第一開口的正上方，且第二開口的寬度小于第一開口的寬度；向第二開口內填充滿自對準層；對其進行退火處理，形成分別呈線性排列的第一結構和第二結構，且所述第一結構和第二結構相互交錯排列；去除所述第一結構，形成具有多個第三開口的自對準層；以所述具有多個第三開口的自對準層為掩膜，去除部分所述半導體薄膜，形成第三結構；形成與所述第三結構相對應的鰭部。形成的鰭部的寬度小，多柵器件的驅動電流大，性能穩定。
文檔編號H01L21/336GK103000527SQ20111027631
公開日2013年3月27日 申請日期2011年9月16日 優先權日2011年9月16日
發明者三重野文健 申請人:中芯國際集成電路制造(上海)有限公司