專利名稱：與cmos工藝兼容的硅納米線器件的制作方法
技術領域：
本發明涉及ー種生物芯片，特別涉及ー種與CMOSエ藝兼容的硅納米線器件的制作方法。
背景技術：
近年來，伴隨著人們對納米技術領域的不斷探索和研究，具有ー維納米結構的材料，如娃納米線(SiNW, Silicon Nanowire),吸引了越來越多人的眼球。娃納米線具有顯著的量子效應、超大面容比等特性，在MOS器件、傳感器等領域有著良好的應用前景。硅納米線器件，作為ー種生物芯片基本単元，正被越來越廣泛地應用于生物探測領域。Kuan-I Chen等人在今日納米雜志(Nano Today) 2011年第6期第131-154頁發表了一篇題為“Silicon nanowire neld-effect transistor-based biosensors for biomedical diagnosis and cellular recoding investigation，，的文早，其中介紹了娃納米線的應用及提出了制作硅納米線器件的制作エ藝。如圖la、圖Ib所示，現有技術中的硅納米線器件，是在表面具有ニ氧化硅層2的多晶硅襯底I上形成硅納米線4以及與硅納米線4兩端分別連接的源/漏區3而構成的，其中，硅納米線通常是在多晶硅或單晶硅表面上覆蓋ー層氧化層而形成，其主要的工作原理類似于M0SFET，利用多晶硅或者單晶硅上的氧化層作為柵氧，由于吸附其上的生物分子集団通常都帶有電荷，該電荷會對硅納米線進行類似于MOSFET的電勢調節，進而影響硅納米線的導電特性，通過對這種導電特性的監控可識別特定的生物分子集団。在現有技術的硅納米線器件制作エ藝中，在襯底上形成硅納米線和源/漏區后，采用絕緣介質層覆蓋在硅納米線上，以便在后續，例如，在源/漏區上形成金屬焊墊并開設接觸孔的エ藝中保護硅納米線不受損傷。當上述金屬焊墊、接觸孔等制作完畢后，需要去除硅納米線上的絕緣介質層，以釋放出硅納米線區域，使其可以直接接觸待測液體。圖2為硅納米線器件釋放エ藝前的剖面圖，由于該步釋放エ藝通常是在整個硅納米線器件エ藝完成后，即所有的金屬焊墊完成之后，這就使得釋放エ藝無法進入前道エ藝的相關基臺，因為金屬焊墊上的金屬會給前道エ序帶來污染，所以無法使用前道エ序的選擇比非常高的熱磷酸基臺進行作業，而額外采購新的熱磷酸基臺，這會大大增加生產成本。在不增加成本的情況下，選用干法釋放(即干法刻蝕)，圖3為現有技術中干法刻蝕后的剖面圖，其不足之處在干由于干法刻蝕無法做到完全的高選擇比各向同性刻蝕，所以會在硅納米線4的形成側墻41 (spacer)，從而減少了硅納米線與待測液體的有效接觸面積，進而減小了受生物分子集團影響的面積，由此降低了硅納米線器件的受影響率，其中，受影響率是指受生物分子集團影響的硅的表面積與硅的體積之比。
發明內容
本發明的目的是提供ー種與CMOSエ藝兼容的硅納米線器件的制作方法，解決硅納米線在CMOSエ藝線上采用干法刻蝕釋放エ藝所帯來的側墻問題，在不增加設備成本的情況下，消除傳統干法刻蝕釋放工藝所引入的側墻問題，提高硅納米線器件的受影響率，進而提聞其性能。本發明的技術解決方案是在釋放工藝中的第一鈍化層和硅納米線器件的氧化膜之間增加一層無定形碳層，利用無定形碳的良好回流特性，以及其在灰化工藝中可以被各向同性去除的特性，消除傳統干法刻蝕釋放工藝所引入的側墻問題，本發明的實現包括以下步驟在襯底上形成硅納米線、源/漏區，所述硅納米線和所述源/漏區相連；沉積無定形碳層以覆蓋所述硅納米線和源/漏區；在無定形碳層上形成第一鈍化層；采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及連通至金屬焊墊的接觸 孔；采用干法刻蝕工藝，去除硅納米線上方的第一鈍化層，停留在無定形碳層上；采用灰化工藝，去除硅納米線上方的無定形碳層，暴露出硅納米線。作為優選所述在襯底上形成硅納米線、源/漏區的步驟具體包括采用熱氧化方法，在襯底上形成二氧化硅層，在二氧化硅層上沉積多晶硅層并進行輕摻雜；對所述多晶硅層采用光刻、刻蝕工藝，形成硅納米線和源/漏區；采用熱氧化方法，在硅納米線和源/漏區表面上形成氧化膜。作為優選在采用光刻、刻蝕工藝，形成硅納米線和源/漏區的步驟后，還包括采用光刻以及離子注入工藝對源/漏區進行重摻雜。作為優選所述標準CMOS工藝，在源/漏區上依次形成金屬焊墊及接觸孔的步驟包括沉積第一氧化層，采用光刻、刻蝕形成通孔，在通孔內填充金屬形成金屬層，對金屬層進行光刻、刻蝕形成金屬焊墊，在金屬焊墊上沉積第二氧化物層及第二鈍化層，采用光刻、刻蝕形成接觸孔。作為優選在采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及接觸孔的步驟后，還包括采用干法刻蝕工藝，去除硅納米線上方的第二鈍化層和第二氧化物，刻蝕停止在第一鈍化層上。作為優選所述金屬焊墊為鋁焊墊。作為優選所述硅納米線和源/漏區的形成采用反應離子刻蝕。與現有技術相比，本發明的優點是采用具有灰化特性的無定形碳層覆蓋在硅納米線上，在對硅納米線干法釋放時，不會在硅納米線上形成側墻，所述硅納米線器件的受影響率比現有技術硅納米線器件的干法釋放的受影響率高。
圖Ia是一種硅納米線器件的俯視示意圖。圖Ib是圖Ia的A-A剖視示意圖。圖2是現有技術的硅納米線器件的釋放工藝前的剖面圖。圖3是現有技術的硅納米線器件的釋放工藝后的剖面圖.圖4為本發明硅納米線器件的制作工藝流程圖。
圖5-圖11是本發明硅納米線器件的各個エ藝步驟中的剖面圖。
具體實施例方式本發明下面將結合附圖作進ー步詳述。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。本發明中硅納米線器件剖面圖以簡化的方式只畫出了部分硅納米線和ー個源/漏區，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。 請參閱圖4所示的硅納米線器件的制作エ藝流程圖，并配合參照圖5 11，本發明的硅納米線器件制作方法包括如下步驟步驟101，在襯底上形成硅納米線和源/漏區。如圖5所示，在襯底I上采用熱氧化工藝生成ニ氧化硅層2，在ニ氧化硅層2上沉積多晶硅層并進行輕摻雜，采用反應離子刻蝕エ藝刻蝕多晶硅層以形成源/漏區3和硅納米線4。作為優選，在形成硅納米線4和源/漏區3后還可包括以下步驟采用光刻、離子注入エ藝對源/漏區3進行重摻雜，從而降低源/漏區3的接觸電阻。接著在源/漏區3和硅納米線4表面上熱氧化生長ー層氧化膜40，所述氧化膜為ニ氧化硅。而后,在步驟102中，沉積無定形碳層,可采用應用材料公司的APF薄膜(AdvancedPattening Film)。如圖6所示，沉積ー層無定形碳層5，覆蓋所述器件的源/漏區3和硅納米線4，所述無定形碳層5為無定形硅，具有灰化特性和回流特性，可以保護源/漏區3和硅納米線4，同時避免在后續的釋放エ藝中在硅納米線4上形成側墻。在步驟103中，如圖I所示，采用標準CMOS中passivation I在無定形碳層5上沉積第一鈍化層61，作為刻蝕停止層。在步驟104中，在源/漏區上依次形成金屬焊墊及接觸孔。如圖8所示，在源/漏區上依次形成金屬焊墊及接觸孔的步驟包括在第一鈍化層61上沉積第一氧化層62，在所述器件的源/漏區3采用光刻、刻蝕形成通孔，在通孔中填充金屬以形成金屬層，對金屬層進行光刻、刻蝕形成金屬焊墊7，所述金屬焊墊7為鋁焊墊，在金屬焊墊7上沉積第二氧化層63及采用標準CMOS中passivation 2沉積第二鈍化層64,采用光刻、刻蝕形成接觸孔，所述氧化層62、63為氧化硅。所述硅納米線器件在金屬焊墊7及接觸孔制作完成后，硅納米線4上覆蓋有第二鈍化層64和氧化層62、63，需要對其進行釋放，本實施例中，采用干法釋放，所述干法釋放エ藝如下如圖9所示，在源/漏區3上方覆蓋光刻膠8，采用反應離子刻蝕方法去除未被光刻膠8覆蓋的硅納米線4上方的第二鈍化層64、氧化層63、62，刻蝕停留在第一鈍化層61上。
在步驟105中，如圖10所示，刻蝕硅納米線4上方的第一鈍化層61，停留在無定形碳層5上，所述刻蝕可采用等離子刻蝕。在步驟106中，利用無定形碳層5的灰化特性對無定形碳層5進行灰化工藝并同時去除光刻膠8，由于灰化工藝對于無定形碳層的去除是各項同性的，可避免在硅納米線4的上形成側墻，干法釋放工藝后的硅納米線4器件的剖面圖，如圖11所示，與現有技術的硅納米線4干法釋放后的硅納米線4器件的剖面圖(圖3)相比，本發明所述硅納米線4的沒有側墻，從而增大了與待測液體的有效接觸面積，也即本發明的硅納米線器件的受影響率大于現有技術工藝生成的硅納米線器件。以上所述僅為本發明的較佳實施例，凡依本發明權利要求范圍所做的均等變化與 修飾，皆應屬本發明權利要求的涵蓋范圍。
權利要求
1.一種與CMOS工藝兼容的硅納米線器件的制作方法，包括以下步驟 在襯底上形成硅納米線、源/漏區，所述硅納米線和所述源/漏區相連； 沉積無定形碳層以覆蓋所述硅納米線和源/漏區； 在無定形碳層上形成第一鈍化層； 采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及連通至金屬焊墊的接觸孔； 采用干法刻蝕工藝，去除硅納米線上方的第一鈍化層，停留在無定形碳層上； 采用灰化工藝，去除硅納米線上方的無定形碳層，暴露出硅納米線。
2.根據權利要求I所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于所述在襯底上形成硅納米線、源/漏區的步驟具體包括 采用熱氧化方法，在襯底上形成二氧化硅層，在二氧化硅層上沉積多晶硅層并進行輕摻雜； 對所述多晶硅層采用光刻、刻蝕工藝，形成硅納米線和源/漏區； 采用熱氧化方法，在硅納米線和源/漏區表面上形成氧化膜。
3.根據權利要求2所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于在采用光刻、刻蝕工藝，形成硅納米線和源/漏區的步驟后，還包括采用光刻以及離子注入工藝對源/漏區進行重摻雜。
4.根據權利要求I所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于所述采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及接觸孔的步驟包括沉積第一氧化層，采用光刻、刻蝕形成通孔，在通孔內填充金屬形成金屬層，對金屬層進行光刻、刻蝕形成金屬焊墊，在金屬焊墊上沉積第二氧化層及第二鈍化層，采用光刻、刻蝕形成接觸孔。
5.根據權利要求4所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于在采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及接觸孔的步驟后，還包括采用干法刻蝕工藝，去除硅納米線上方的第二鈍化層和第二氧化層，刻蝕停止在第一鈍化層上。
6.根據權利要求I所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于所述金屬焊墊為鋁焊墊。
7.根據權利要求I所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于所述硅納米線和源/漏區的形成采用反應離子刻蝕。
全文摘要
本發明涉及一種與CMOS工藝兼容的硅納米線器件的制作方法，該種制作方法在現有技術的制作工藝中，在硅納米線上沉積覆蓋了一層無定形碳層，利用無定形碳層的灰化特性和回流特性，對硅納米線器件干法釋放時進行灰化工藝，干法釋放后的硅納米線器件的硅納米線沒有側墻，本發明的硅納米線器件與現有硅納米線器件制作方法得到的硅納米線器件相比，接觸面積大，受影響率大。
文檔編號H01L21/336GK102969222SQ20111025739
公開日2013年3月13日 申請日期2011年9月1日 優先權日2011年9月1日
發明者曹永峰 申請人:上海華力微電子有限公司