用于提高氮化硅批間均勻度的非晶硅陳化作用的制作方法

專利名稱：用于提高氮化硅批間均勻度的非晶硅陳化作用的制作方法
技術領域：
本發明實施方式大體上涉及一種非晶硅(a-Si)陳化處理，所述非晶硅(a-Si)陳化處理用于氮化硅膜，所述氮化硅膜在分批處理中的大尺寸基板上沉積，所述分批處理使用等離子體增強化學氣相沉積(PECVD)系統。
背景技術：
現代半導體裝置制造的主要步驟之一是通過氣體的化學反應在半導體基板上形成薄膜。這樣的沉積處理被稱為化學氣相沉積或CVD。傳統的熱CVD處理將反應氣體提供至基板表面，在所述基板表面發生熱誘導化學反應以產生想要的膜。在基板上沉積層的選擇性的方法包括等離子體增強CVD(PECVD)技術。等離子體增強CVD技術通過將射頻(RF)能量施加至基板表面附近的反應區域來促進反應物氣體的激發和/或解離，由此產生等離子體。等離子體中的物質的高反應活性降低了發生化學反應所需的能量，因此相比傳統的熱CVD處理，這種CVD處理所需的溫度被降低。一些PECVD 處理的相對低的溫度幫助半導體制造商降低了在一些集成電路制造中的總的熱開支。半導體制造商在使用PECVD技術時經常沉積的一種材料是氮化硅。在集成電路中氮化硅膜被用于多種不同的用途。例如，氮化硅膜可被用作圍繞晶體管柵極的絕緣層或者被用作阻擋層，所述阻擋層在金屬前介電層和半導體基板之間。隨著大面積面板的迅速發展，不斷增長的基板尺寸在可靠的晶片間可重復性以及沉積的材料層的均勻度方面對于生產產生了極大的挑戰。例如，在利用PECVD沉積SiN膜的傳統的分批處理中，前驅氣體解離速率的差別、腔室壓力的波動(當反應物被引入腔室時會發生)，和/或增加的腔室溫度會導致沉積速率的變化，因此在初始基板被處理之后， 膜厚度的均勻度會變差。如可在圖3所見的，圖3是示出了根據被處理的基板的數量，利用 PECVD沉積SiN膜的膜沉積速率(以A/min為單位)以及膜均勻度(以％為單位)的離散變化的圖表。膜的厚度和電氣性質會在每一個基板的整條直徑上變化并且膜的厚度和電氣性質也會從基板到基板發生變化。已報告在尺寸約為3米乘3米規模的大基板上這種不均勻度會更加嚴重。沉積的層的不均勻度限制沉積處理的成品率和產量，以及集成電路的整體性能。雖然可頻繁地執行腔室清洗(例如，每1個至每2個基板)以穩定腔室條件并因此提高膜厚度的均勻度，但是頻繁的腔室清洗會降低生產線的總處理量。因此，需要以更好的膜均勻度以及更可靠的可重復性在大尺寸基板上沉積氮化硅材料，同時保持基板總處理
Mo

發明內容
本發明實施方式提供用于在設置在處理腔室中的大尺寸基板上沉積含氮材料的方法。在一個實施方式中，所述方法包括在處理腔室中處理一批基板，以在出自所述一批基板的基板上沉積含氮材料；以及在處理所述一批基板期間以預定間隔執行陳化處理，以在腔室組件的表面上沉積導電陳化層，所述腔室組件設置在所述處理腔室中。所述腔室組件可包括氣體分配板，所述氣體分配板由未經陽極化處理的裸鋁制成。在一個實例中，所述導電陳化層可包括非晶硅、摻雜非晶硅、摻雜硅、摻雜多晶硅、摻雜碳化硅或其他同類物。在另一個實施方式中，用于在放置在處理腔室中的基板上沉積氮化硅材料的方法包括通過在設置在所述處理腔室的處理區域中的腔室組件的表面上沉積氮化硅陳化層， 對所述腔室組件的表面進行陳化；以及使用等離子體增強化學氣相沉積技術(PECVD)，在所述處理腔室中處理出自一批基板的基板，所述在所述處理腔室中處理出自一批基板的基板包括通過將含氮氣體和含硅氣體引入所述處理腔室，在第1個基板至第N個基板上沉積含氮材料，通過在腔室組件的表面上沉積導電層，以預定間隔對所述腔室組件的表面進行陳化，所述腔室組件設置在所述處理腔室的處理區域中；以及通過將含氮氣體和含硅氣體引入所述處理腔室，在第N+1個基板至第N+N個基板上沉積含氮材料。所述腔室組件大體上包括氣體分配板，所述氣體分配板由未經陽極化處理的裸鋁制成。在一個實例中，所述導電陳化層可包括非晶硅、摻雜非晶硅、摻雜硅、摻雜多晶硅、摻雜碳化硅或其他同類物。可在約200W和約27000W之間的RF功率下執行含氮材料的分批沉積。在另一個實施方式中，用于在處理腔室中的基板上沉積含氮材料的方法包括執行第一陳化處理，以在腔室組件的表面上沉積第一陳化層，所述腔室組件設置在所述處理腔室中；在所述處理腔室中處理一批基板，以在出自所述一批基板的基板上沉積含氮材料； 在處理所述一批基板期間以預定間隔執行第二陳化處理，以在腔室組件的表面上沉積導電陳化層，所述腔室組件設置在所述處理腔室中。在一個實例中，所述導電陳化層可包括非晶硅、摻雜非晶硅、摻雜硅、摻雜多晶硅、摻雜碳化硅或其他同類物。


為使以上列舉的本發明的特征可以更加詳細的方式理解，上文所綜述的本發明的更加詳細的描述可通過參考實施方式獲得，一些描述被示出在附圖中。應注意，附圖僅示出本發明的典型實施方式因此不被認為限制本發明的范圍，因為本發明可容納其他等同的有效實施方式。圖1是示意性地示出具有一個具體化的基板支撐部件的等離子體增強化學氣相沉積(PECVD)腔室的截面圖；圖2示出可在圖1的PECVD處理腔室中執行的處理順序，所述處理順序用于處理一批基板以在基板上沉積含氮材料；圖3是展示了根據被處理的基板的數量，利用PECVD沉積SiN膜的膜沉積速率(以 A/min為單位)以及膜均勻度(以％為單位)的離散變化的圖表。為了便于理解，只要可以，使用相同的元件符號表示圖中共用的相同元件。可預期一個實施方式的元件和特征可有益地結合在其他實施方式中而不需進一步列舉。
具體實施例方式本發明實施方式大體上涉及一種非晶硅(a-Si)陳化處理，所述非晶硅(a-Si)陳化處理用于在分批處理中的大面積基板上沉積的氮化硅膜，所述分批處理使用等離子體增強化學氣相沉積(PECVD)系統。可在SiN沉積的分批處理期間周期性地或以例如每3個或每5個基板的想要的間隔執行所述a-Si陳化處理，以提高SiN層厚度的批間均勻度同時不顯著影響總處理量。已發現在氮化硅膜的分批沉積期間執行的周期性的a-Si陳化處理還可將沉積處理的總處理量上限擴大，即，擴大至在有必要進行標準的腔室充分清洗之前連續處理至少約15個基板至約40個基板。示例性的硬件概述圖1是示意性地示出可用于實踐本發明的等離子體增強化學氣相沉積系統100的截面圖。所述等離子體增強化學氣相沉積系統100被配置為當在基板140上形成結構以及器件時，使用等離子體處理大面積基板140(下稱為基板140)，所述基板140用于制造液晶顯示器(LCD)、平板顯示器、有機發光二極管(OLED)，或用于太陽能電池陣列的光伏電池。 這種系統的一個實例是AKT 90K PECVD系統，適合用于尺寸為3000mmX 3000mm的基板或者更大尺寸的基板，所述系統可從位于加州圣克拉拉市的應用材料公司購得。所述系統100大體上包括連接至氣體源104的腔室102。所述腔室102包括腔室壁106、腔室底部108以及蓋組件110，所述腔室壁106、所述腔室底部108以及所述蓋組件 110限定處理容積112。可通常通過出入口 113進入所述處理容積112，所述出入口 113形成在所述腔室壁106上，所述出入口 113使基板140能夠方便地進入和離開所述腔室102。 所述腔室壁106以及所述腔室底部108可由適應等離子體處理的單塊的鋁或其他材料制成。所述腔室壁106以及所述腔室底部108可電接地。所述腔室底部108具有連接至多種泵設備(未示出)的排放口 114以便于在處理期間控制處理容積112內的壓力以及排出氣體和副產物。除了其他合適的材料，所述基板140可以是金屬薄片、塑料、有機材料、硅、玻璃、 石英，或者聚合物。所述基板140可具有大于約1平方米，例如大于約2平方米的表面積。 如將在后面討論的，本發明對于在大尺寸基板上沉積氮化硅膜尤其有用，所述大尺寸基板具有約15，600cm2的平面表面積，或更大的的平面表面積，例如約90，OOOcm2的平面表面積 (或更大的平面表面積)。等離子體處理系統100可配置為在所述基板140上沉積多種材料，所述材料包括但不限于介電材料(例如Si02、SiOxNy、上述物質的衍生物或上述物質的組合)、半導體材料(例如Si及Si的摻雜物)、保護材料(例如SiNx、SiOxNy或上述物質的衍生物)。通過所述等離子體處理系統100在大面積基板上形成或沉積的介電材料和半導體材料的特定實例可包括，但不限于外延硅、多晶硅、非晶硅、微晶硅、鍺化硅、鍺、二氧化硅、氮氧化硅、氮化硅、上述物質的摻雜物(例如B、P或As)、上述物質的衍生物或上述物質的組合。所述等離子體處理系統100還配置為接收用作吹掃氣體或載運氣體(例如Ar、H2、 N2、He、上述氣體的衍生物或上述氣體的組合)的氣體，例如氬氣、氫氣、氮氣、氦氣，或上述氣體的組合。在圖1示出的實施方式中，所述腔室102具有氣體源104，以及連接至所述腔室 102的電源122。所述電源122連接至氣體分配板118以提供電偏壓，從而在處理期間給工藝氣體加電并且維持由工藝氣體形成的等離子體，所述工藝氣體在所述氣體分配板118下方的處理容積112中。所述蓋組件110由所述腔室壁106支撐并且可移去所述蓋組件110以維修所述腔室102。所述蓋組件110大體上由鋁構成。所述氣體分配板118連接至所述蓋組件110的內側120。所述氣體分配板118可由鋁制成。在一個特定實施方式中，所述氣體分配板118由未經陽極化處理的裸鋁制成。所述氣體分配板118的中間部分包括穿孔區域，通過所述穿孔區域，由所述氣體源104提供的工藝氣體以及其他氣體被輸送至所述處理容積112。基板支撐部件138設置在所述腔室102內部的中央，以在處理期間支撐所述基板 140。所述基板支撐部件138大體上包括導電體124，所述導電體124由延伸出腔室底部108 的軸142支撐。所述基板支撐部件138可接地，以使由所述電源122提供至所述氣體分配板118的RF功率可激發氣體，所述氣體在支撐部件138和氣體分配板118之間的處理容積 112中。所述導電體IM可通過一或更多個RF接地回路元件184接地，所述RF接地回路元件184連接在所述導電體124的邊緣和接地的腔室底部108之間。在一個實施方式中，所述導電體124的至少一部分可被電絕緣涂層覆蓋，以提高沉積均勻度而不需要支撐部件138的昂貴的時效處理或等離子體處理。所述導電體IM可由金屬或其他同等的導電材料制成。除了其他的之外，所述涂層可以是例如氧化物、氮化硅、二氧化硅、氧化鋁、五氧化二鉭、碳化硅、聚酰亞胺的介電材料。或者，所述導電體1 的頂面180可沒有涂層或未經陽極化處理。在一個實施方式中，所述導電體IM封裝至少一個嵌入的加熱元件132。至少第一加強元件116大體上嵌入在所述導電體124內的地方，所述地方接近所述加熱元件132。第二加強元件166可設置在所述導電體124內的所述加熱元件132的一側，所述側與所述第一加強元件116相對。所述加強元件116和166可由金屬、陶瓷或其他剛性材料構成。通常，所述加強元件116和166具有多孔性以在下述的鑄造處理中使得鋁充滿所述元件116 和166。例如電極的所述加熱元件132連接至電源130并且所述加熱元件132控制性地將所述支撐部件138以及基板140加熱至想要的溫度，所述加熱元件132設置在所述支撐部件138中，所述基板140位于所述支撐部件138上。所述導電體IM具有與頂面180相對的下側126。所述頂面180被配置為支撐所述基板140以及加熱所述基板140。所述頂面180可被粗糙化(如圖1所示)以在所述頂面180和所述基板140之間形成空間。粗糙化的頂面180減小在所述導電體IM和所述基板140之間的電容耦合。所述下側1 具有與所述下側1 連接的柱形蓋144，以提供用于將所述軸142連接至所述柱形蓋144的安裝面。所述軸142從所述柱形蓋144起延伸并且所述軸142將支撐部件138連接至升降系統(未示出)從而使所述支撐部件138在高的位置(如圖所示)和低的位置之間移動。 風箱146在所述處理容積112和所述腔室102之外的環境間提供真空密封以方便移動所述支撐部件138。所述支撐部件138還支撐外邊界陰影結構148。通常，所述外邊界陰影結構 148避免在所述基板140的邊緣處和所述支撐部件138的邊緣處的沉積，從而使基板不會粘在支撐部件138上。所述支撐部件138具有貫穿所述支撐部件138間而形成的多個孔128，以容納多個升降銷150。所述升降銷150通常由陶瓷或者經陽極化處理的鋁構成。通常，所述升降銷 150具有第一末端160，當所述升降銷150處于正常位置時(即，相對于所述支撐部件138 縮進)，所述第一末端160基本上與所述支撐部件138的頂面180齊平或稍微凹陷。所述第一末端160大體上呈喇叭形或所述第一末端160以其他方式被加大以防止所述升降銷150 從所述孔128中落下。此外，所述升降銷150具有延伸出所述支撐部件138的下側126的第二末端164。所述升降銷150與所述腔室底部108接觸然后所述升降銷150離開支撐部件138的頂面180，由此將所述基板140與所述支撐部件138空間分離。可使用不同長度的升降銷150，以使所述升降銷150與腔室底部108接觸并在不同的時間被觸動。舉例來說，圍繞所述基板140的外側邊緣放置的升降銷150，與在所述外側邊緣的內側(inwardly)放置的接近所述基板140的中心的相對較短的升降銷150結合，使得所述基板140相對于中心的外側邊緣先被抬起。或者，相同長度的升降銷150可與位于外側升降銷150下方的凸塊或高臺168結合使用，從而使外側升降銷150先被觸動并且相比內側升降銷150，所述外側升降銷150使所述基板140離開所述頂面180更大的距離。示例性的非晶硅陳化處理圖2示出可在如上結合圖1討論的PECVD處理腔室中執行的處理順序200。具體地，所述處理順序200可用于在所述PECVD處理腔室中處理一批大尺寸基板，以在所述基板上沉積例如SiNx的含氮材料。所述一批基板可包括想要的數量個基板，例如約10個至約 30個基板，舉例來說，約15個基板。應注意在不偏離在此描述的本發明的基本范圍的前提下可增加、刪除和/或重新排序一或更多個步驟，因此所述處理順序200中的處理步驟的配置、數量，以及處理步驟的順序并非意欲限制在此描述的本發明的范圍。在框202中，可執行選擇性的標準的腔室充分清洗處理以去除先前沉積在腔室壁上或組件的表面上的材料。在示例性的沉積循環中，可周期性地(例如，每15個基板)或者以任意的想要的間隔執行這種標準的腔室充分清洗處理。可持續約5秒至約300秒執行所述標準的腔室充分清洗處理，此持續時間基于每次清洗之間在所述腔室中處理基板的數量。所述標準的腔室充分清洗處理可包括原位干法清洗工藝或者遠程等離子體源清洗。在原位干法清洗工藝中，一或更多種氣體在處理腔室內被解離以形成一或更多種活性氣體種類(例如氟離子、氟基團)。所述活性氣體種類通過與在那些表面上積累的材料形成揮發性化合物來清洗腔室表面。在遠程等離子體源清洗中，如在此實施方式中使用的，清洗氣體在單獨的腔室(未示出)中被解離以形成一或更多種活性氣體種類(例如氟基團)然后所述一或更多種活性氣體種類向下流入處理腔室102以幫助腔室清洗，或者如果在清洗腔室時使用RF等離子體，則幫助在腔室102中的等離子體啟動/穩定化。在清洗處理中使用的清洗氣體大體上可包括但不限于NF3、F2、CF4, SF6, C2F6, CCl4, C2C16、H2、H20、鹵素和/或含鹵素化合物，或上述物質的組合。選擇性地，所述清洗氣體還可進一步包括例如氦或氬的惰性氣體。例如A的含氧氣體可與清洗氣體一同被引入腔室由此更快地加熱腔室以進一步提高處理效果。在使用NF3前驅氣體的情況中，可在約0. ITorr 至約20Τοπ·的腔室壓力下將NF3前驅氣體引入處理腔室102來執行清洗處理，所述NF3前驅氣體流量為在約2000sccm和約20000sccm之間。提供約200W至約400W，例如約300W的微波功率至遠程等離子體腔室以激發所述NF3前驅氣體。在框204中，可執行選擇性的調整處理以去除來自清洗處理的不想要的含氟(F) 或氮(N)的沾染物，所述不想要的含氟(F)或氮(N)的沾染物粘結或吸附在腔室表面。在一個實施方式中，通過持續30秒將1200sCCm的氫氣流入處理腔室102，并且使用300瓦的功率產生等離子體，從而在處理腔室102中形成含氫的等離子體。氫等離子體與在處理腔室102中的氟發生反應，由此形成含揮發性HF的蒸汽，所述含揮發性HF的蒸汽可通過腔室的排放口 114輕易去除。所述處理腔室102通常保持在將要在后續沉積中使用的溫度，以及大約1. 2Torr的壓力。基板支撐部件138以及氣體分配板118之間的間距為約1500密
爾ο在框206中，執行氮化硅陳化處理以在清洗過的處理腔室102的壁上沉積氮化硅的保護層。選擇性地，可在氮化硅陳化處理前先在處理腔室102的壁上沉積二氧化硅(SiO2) 前置層。沉積前置層的優點在于，相比將后續SiN陳化層直接沉積在腔室組件上，SiN陳化層會更加均勻地粘合在下面的前置層上。因此，在將所述SiN陳化層沉積在前置層上而不是直接沉積在所述腔室組件上時，所述SiN陳化層將極少可能缺損以及變得碎裂，由此可以更好地控制沾染物。可在處理腔室102中沒有基板的情況下執行所述SiN陳化處理。或者，可在氮化硅陳化處理期間在處理腔室102中放置犧牲性的(虛擬的)基板。在氮化硅陳化處理期間，可以持續約10秒將隊氣流引入處理腔室102。然后激活原位等離子體源并且開始SiH4以及NH3氣流。這些N2、NH3以及SiH4氣流持續約20秒， 然后停止N2、NH3以及SiH4氣流，之后停止原位等離子體源并且抽空腔室。在一個使用平面表面積為約90，000c m2的基板的實施方式中，通過將約5000sccm的SiH4、約^OOOsccm的 NH3以及約SOOOOsccm的隊流入處理腔室102來沉積氮化硅的陳化層。所述處理腔室102 保持在約250°C至約400°C，例如約350°C的溫度，以及約1. 3Tor r的壓力。被提供至所述處理腔室102的RF功率為約27000W。基板支撐部件138和氣體分配板118之間的間距為約750密爾。氮化硅陳化層可被沉積為在約10 A和約5000人之間的厚度。在一個實施方式中，氮化硅陳化層可被沉積為在約500 A至約6000A之間的厚度。使用氮化硅層對處理腔室102進行陳化而獲得的優點在于SiN陳化層可起到粘合層的作用，因為將后續沉積的含氮材料粘合在所述SiN陳化層上將會優于沉積在腔室的內表面上。這樣，在基板處理期間，余留的氮化硅材料會極少可能脫落。此外，來自先前的腔室清洗處理或者選擇性的調整處理的在處理腔室102中余留的顆粒被封裝以及密封，以使所述顆粒不會落在將要處理的基板上。在執行框210中的a-Si陳化處理之前，執行在框208中的在N個基板上(N為想要的基板的整數數量)沉積一系列含氮材料(例如SiN)。在一個實施方式中，N在3和12 之間，例如5個基板。在這種情況下，依次在從第一個基板至第五個基板上執行SiN沉積。 用于制作在所述基板140上的氮化硅膜的含氮材料是從含氮氣體獲得的。合適的含氮氣體可以是N2、NH3、N2H4或其它同類物。在一個使用平面表面積為約90，OOOcm2的基板的實施方式中，將包括NH3的含氮氣體引入處理腔室102，所述含氮氣體流量為從約2000sCCm 至約36000sccm，例如約^OOOsccm。在處理腔室102中的基板140可被加熱至約450°C至約680°C，例如約600°C的預定溫度。據相信更高的溫度提高基板140的表面能量以提供對于任何吸附的物質更高的表面活性。所述處理腔室102內部的壓力為從約IOOmTorr至約 150Torr，例如1. 3Torr。當NH3氣體被引入腔室時，一部分NH3氣體化學地吸附在加熱的基板表面上。剩余的NH3氣體在少于5秒的時間內被抽出處理腔室102以去除未被基板140 吸附的剩余的NH3氣體。在引入含氮氣體的步驟之后，停止流入NH3氣體并且處理腔室102被抽空以去除未被基板140吸附的剩余的NH3氣體。可持續約2秒執行去除剩余的NH3氣體的步驟。若需要，可利用例如Ar或者N2氣體的惰性氣體吹掃處理腔室102，并且所述吹掃步驟也只花費少于2秒的時間。
在上述步驟完成后，含硅氣體被提供至處理腔室102以和在基板140的表面上吸附的NH3氣體發生反應以形成氮化硅膜。在一個使用平面表面積為約90，OOOcm2的基板的實施方式中，所述含硅氣體為SiH4,流量為從約2000sccm至約8000sccm，例如約5000sccm。 處理腔室102內的壓力保持在約1.5ΤΟΠ·。然后，泵系統(未示出)將SiH4氣體從處理腔室102中通過排放口 114排出。通常持續少于約360秒將所述SiH4氣體引入處理腔室102。 可使用施加至氣體分配板118的單頻RF偏壓或者使氣體分配板118和基板支撐部件138 都被偏壓的雙頻偏壓來沉積SiN。在一個實施方式中，在SiN沉積期間提供至處理腔室102 的RF功率在約200W和約27000W之間，頻率在約0. 3MHz和約200MHz之間，例如13. 56MHz。 基板支撐部件138和氣體分配板118之間的間距在約200密爾和約900密爾之間，例如約 750密爾。之后，停止流入SiH4氣體并且處理腔室102被抽空以去除剩余的SiH4氣體，所述剩余的SiH4氣體未與基板140的表面上吸附的NH3氣體發生反應。可持續約2秒執行去除剩余的NH3氣體的步驟。若需要，可以如上討論的相同的方式利用惰性氣體吹掃處理腔室 102。氮化硅膜因此在基板140的表面上形成。考慮如在此描述的步驟可重復多個循環直到獲得想要的氮化硅膜的厚度。形成在基板140上的氮化硅膜的厚度會基于處理方式而發生變化。在框210中，執行非晶硅(a-Si)陳化處理以在處理腔室組件的表面上沉積陳化層。在一個實施方式中，處理腔室組件包括氣體分配板118，所述氣體分配板118由未經陽極化處理的裸鋁制成。可在SiN沉積的分批處理期間以任意的間隔執行所述a-Si陳化處理而不顯著影響總處理量。在一個實施方式中，所述a-Si陳化處理的執行頻率為每3個至每6個基板執行一次，例如約每5個基板執行一次。在這種情況下，如果連續在5個基板上執行框208中的SiN沉積(即，從第一個基板至第五個基板)，則在第五個基板沉積完成后進行所述a-Si陳化處理。應領會如在此討論的a-Si陳化處理的執行頻率可基于如框208 中所述的被處理基板的數量而發生變化。a-Si陳化層可起到在任何剩余的沉積材料上的保護罩的作用，所述剩余的沉積材料分布在各個處理腔室組件上。還觀察到本發明的a-Si陳化處理在使用PECVD系統的分批處理中幫助保持在大尺寸基板上的氮化硅膜的沉積速率以及所述氮化硅膜的厚度的均勻度。但是這個現象背后的機理還未被完全理解，據相信a-Si陳化處理可改變或降低氣體分配板的表面導電性，所述氣體分配板由裸鋁制成且同樣具有導電性，所述表面導電性會在沉積期間對氮化硅膜的厚度的均勻度產生消極影響。因此，在某些實施方式中所述a-Si 陳化層可由其他導電材料取代，例如摻雜a-Si、摻雜硅、摻雜多晶硅、摻雜碳化硅或其他同類物。在一個使用平面表面積為約90，000c m2的基板的實施方式中，可持續約10秒至約 400秒，例如在約150秒和210秒之間的時間執行a-Si陳化處理。可通過向處理腔室102中流入例如硅烷的合適的氣體并且產生等離子體以在處理腔室組件的表面上沉積a-Si陳化層。在一個實例中，通過在約0. ITorr和約20Torr之間的腔室壓力以約1 20或更小的比值提供氫氣和硅烷氣的混合氣來沉積陳化層。可提供流量在約3000sCCm/L和約eOOOsccm/ L之間，例如約5000sccm/L的硅烷氣，以及可提供流量在約60sccm/L和約150sccm/L之間， 例如約100sccm/L的氫氣。在15milliWatts/cm2和約250milliWatts/cm2之間的RF功率可被提供至氣體分配板118。a-Si陳化層的厚度可大于約200 A。在一個實例中，所述a-Si陳化層的厚度大于約500 A。在另一個實例中，陳化層的厚度在約500 A和約1500 A之間。在框210中的a-Si陳化處理完成后，在框212中，在接下來的N個基板上(N為想要的基板的數量，例如5)繼續執行與框208中的SiN沉積處理相似的一系列含氮材料(例如SiN)沉積，接著是與在框210中執行的相似的a-Si陳化處理。基于膜可重復性以及腔室條件，如在框208和框210中描述的處理可根據需要重復多次直到有必要進行標準的腔室充分清洗處理。在框214中，在含氮材料沉積處理完成之后或者在對于分批處理循環中的預定數量的基板進行處理之后，處理順序200可終止，或者再一次開始從框202至框212處理另一批基板。已發現在大尺寸基板上的SiN膜的分批PECVD處理期間執行的本發明的a_Si陳化處理使得沉積處理的總處理量上限擴大，即，擴大至在有必要進行標準的腔室充分清洗處理之前連續處理至少約15個基板至約40個基板。在SiN沉積的分批處理期間，周期性地或以例如每3個或每5個基板的任何想要的間隔執行的所述a-Si陳化處理在保持一致的沉積速率的同時還提高了 SiN層厚度的批間均勻度。雖然前述內容涉及本發明的實施方式，但是可設計本發明的其他和進一步的實施方式而不脫離本發明的基本范圍，且本發明的發明范圍由以下的權利要求書決定。
權利要求
1.一種在基板上沉積含氮材料的方法，包括在處理腔室中處理一批基板，以在出自所述一批基板的基板上沉積含氮材料；以及在處理所述一批基板期間以預定間隔執行陳化處理，以在設置在所述處理腔室中的腔室組件的表面上沉積導電陳化層。
2.如權利要求1所述的方法，還包括在處理所述一批基板之前，在設置在所述處理腔室中的所述腔室組件的所述表面上沉積氮化硅陳化層。
3.如權利要求1所述的方法，其中所述含氮材料包括氮化硅材料。
4.如權利要求1所述的方法，其中所述導電陳化層包括非晶硅、摻雜非晶硅、摻雜硅、 摻雜多晶硅、摻雜碳化硅或其它同類物。
5.如權利要求1所述的方法，其中約每3個基板至約每6個基板執行一次所述陳化處理。
6.如權利要求1所述的方法，其中所述基板具有約90，OOOcm2或更大的表面積。
7.如權利要求1所述的方法，其中所述腔室組件包括氣體分配板，所述氣體分配板由未經陽極化處理的裸鋁制成。
8.如權利要求1所述的方法，還包括在處理所述一批基板之后，使用原位干法清洗工藝或遠程等離子體清洗工藝執行腔室清洗處理。
9.一種在放置在處理腔室中的基板上沉積含氮材料的方法，包括通過在腔室組件的表面上沉積氮化硅陳化層，對所述腔室組件的所述表面進行陳化， 所述腔室組件設置在所述處理腔室的處理區域中；以及使用等離子體增強化學氣相沉積技術，在所述處理腔室中處理出自一批基板的基板， 所述在所述處理腔室中處理出自所述一批基板的所述基板包括通過將含氮氣體和含硅氣體引入所述處理腔室，在第1個基板至第N個基板上沉積含氮材料；通過在設置在所述處理腔室的所述處理區域中的所述腔室組件的所述表面上沉積導電陳化層，以預定間隔對所述腔室組件的所述表面進行陳化；以及通過將含氮氣體和含硅氣體引入所述處理腔室，在第N+1個基板至第N+N個基板上沉積含氮材料。
10.如權利要求9所述的方法，其中所述含氮材料包括氮化硅材料。
11.如權利要求9所述的方法，其中約每3個基板至約每6個基板執行一次在分批處理期間執行的陳化處理。
12.如權利要求9所述的方法，還包括在處理所述一批基板之后，使用原位干法清洗工藝或遠程等離子體清洗工藝執行腔室清洗處理。
13.如權利要求9所述的方法，其中所述腔室組件包括氣體分配板，所述氣體分配板由未經陽極化處理的裸鋁制成。
14.如權利要求9所述的方法，其中所述導電陳化層包括非晶硅、摻雜非晶硅、摻雜硅、 摻雜多晶硅、摻雜碳化硅或其它同類物。
15.如權利要求9所述的方法，其中所述基板具有約90，OOOcm2或更大的表面積。
16.如權利要求9所述的方法，其中N為在約3至約12之間的整數。
17.—種在處理腔室中的基板上沉積含氮材料的方法，包括執行第一陳化處理，以在腔室組件的表面上沉積第一陳化層，所述腔室組件設置在所述處理腔室中；在所述處理腔室中處理一批基板，以在出自所述一批基板的基板上沉積含氮材料；以及在處理所述一批基板期間以預定間隔執行第二陳化處理，以在設置在所述處理腔室中的所述腔室組件的所述表面上沉積第二陳化層。
18.如權利要求17所述的方法，其中所述腔室組件包括氣體分配板，所述氣體分配板由未經陽極化處理的裸鋁制成。
19.如權利要求17所述的方法，其中所述第一陳化層包括氮化硅材料。
20.如權利要求17所述的方法，其中所述第二陳化層包括非晶硅、摻雜非晶硅、摻雜硅、摻雜多晶硅、摻雜碳化硅或其它同類物。
全文摘要
本發明實施方式提供用于在設置在處理腔室中的大尺寸基板上沉積含氮材料的方法。在一個實施方式中，所述方法包括在處理腔室中處理一批基板，以在出自所述一批基板的基板上沉積含氮材料；以及在處理所述一批基板期間以預定間隔執行陳化處理，以在設置在所述處理腔室中的腔室組件的表面上沉積導電陳化層。所述腔室組件可包括氣體分配板，所述氣體分配板由未經陽極化處理的裸鋁制成。在一個實例中，所述導電陳化層可包括非晶硅、摻雜非晶硅、摻雜硅、摻雜多晶硅、摻雜碳化硅或其他同類物。
文檔編號H01L21/205GK102376564SQ201110251079
公開日2012年3月14日 申請日期2011年8月16日 優先權日2010年8月16日
發明者古田學, 大森健次, 崔壽永, 崔永鎮, 樸范洙 申請人:應用材料公司