專利名稱：耗盡型mos晶體管以及充電布置的制作方法
技術領域：
本發明涉及一種耗盡型晶體管以及一種具有耗盡型晶體管的充電布置。
背景技術：
在一些電子電路應用中，需要為比如電容器的電荷存儲元件充電，直到所述電荷存儲元件兩端的電壓達到給定閾值電壓為止。用于為電荷存儲元件充電的充電電路可以包括耗盡型MOS晶體管，其漏極-源極路徑與電荷存儲元件串聯連接并且其柵極端子連接到參考電勢的端子，其中帶有所述耗盡型MOS晶體管和所述電荷存儲元件的串聯電路被連接在供電電壓端子之間。當處在這樣的布置中時，電荷存儲元件被放電，也就是說此時所述電荷存儲元件兩端的電壓為零，并且當在所述供電端子之間施加供電電壓時，充電過程開始，其導致電荷存儲元件兩端的電壓增大。當電荷存儲元件兩端的電壓增大時，耗盡型MOS晶體管的柵極一源極電壓改變，其中當所述柵極一源極電壓達到其夾斷電壓時，所述耗盡型MOS晶體管關斷(夾斷)。在這樣的應用中，柵極電極的參考電勢和晶體管的夾斷電壓被選擇或調節成使得當達到電荷存儲元件兩端的所期望的電壓時所述晶體管夾斷。耗盡型MOS晶體管包括通過柵極電介質彼此介電絕緣的溝道區和柵極電極。所述溝道區是在η型晶體管中是η摻雜的而在P型晶體管中是P摻雜的。在η型晶體管中，多數電荷載流子是電子而少數電荷載流子是空穴，而在P型晶體管中，多數電荷載流子是空穴而少數電荷載流子是電子。在這兩種類型的耗盡型晶體管中，少數電荷載流子可以在所述溝道區中積聚。這些少數電荷載流子例如是通過熱電荷載流子生成而生成的。在溝道區中積聚的少數電荷載流子可能影響耗盡型晶體管的夾斷電壓。在最壞情況下，少數電荷載流子可能竟會防止耗盡型晶體管關斷。因此，需要一種根據其設定的夾斷電壓可靠地接通及關斷的耗盡型晶體管。
發明內容
第一方面涉及一種耗盡型晶體管，其包括第一導電類型的源極區和漏極區；布置在源極區與漏極區之間的第一導電類型的溝道區；以及被布置成鄰近溝道區并且通過柵極電介質與溝道區介電絕緣的第一柵極電極。所述耗盡型晶體管還包括第二導電類型的第一放電區，其被布置成遠離源極區并鄰近柵極電極并且電耦合到參考電勢的端子。第二方面涉及一種包括增強型晶體管的集成電路，所述增強型晶體管具有漂移區和漂移控制區，所述漂移控制區被布置成鄰近漂移區并且通過漂移控制區電介質與漂移區電絕緣。所述集成電路還包括耦合到漂移控制區的電容性電荷存儲元件以及耦合到所述電荷存儲元件的充電電路。所述充電電路包括耗盡型晶體管，所述耗盡型晶體管具有第一導電類型的源極區和漏極區；布置在源極區與漏極區之間的第一導電類型的溝道區；被布置成鄰近溝道區并且通過柵極電介質與溝道區介電絕緣的第一柵極電極；以及第二導電類型的第一放電區，被布置成遠離源極區并鄰近柵極電極并且電耦合到參考電勢的端子。通過閱讀下面的詳細描述并且查看附圖，本領域技術人員將認識到附加特征和優點ο
現在將參照附圖來解釋實例。附圖用來圖示基本原理，使得僅僅圖示了對于理解基本原理所必要的方面。附圖不是按比例繪制的。在附圖中，相同的參考字符表示相似的特征。圖1示意性地圖示了穿過根據第一實施例的耗盡型晶體管的垂直截面。圖2示意性地圖示了穿過根據第二實施例的耗盡型晶體管的垂直截面。圖3圖示了具有耗盡型晶體管和電容性電荷存儲元件的充電電路的電路圖。圖4示出了圖示圖3的充電電路的操作原理的時序圖。圖5示意性地圖示了穿過根據第三實施例的耗盡型晶體管的垂直截面。圖6示意性地圖示了穿過根據第一實施例的具有條狀柵極電極的耗盡型晶體管的水平截面。圖7示意性地圖示了穿過根據第二實施例的具有條狀柵極電極的耗盡型晶體管的水平截面。圖8示意性地圖示了穿過根據第三實施例的具有條狀柵極電極的耗盡型晶體管的水平截面。圖9圖示了穿過具有環狀柵極電極的耗盡型晶體管的水平截面。圖10圖示了穿過根據另一個實施例的具有環狀柵極電極的耗盡型晶體管的水平截面。圖11圖示了穿過具有螺旋狀柵極電極的耗盡型晶體管的水平截面。圖12圖示了穿過具有兩個柵極電極的耗盡型晶體管的垂直截面。圖13圖示了根據另一個實施例的具有耗盡型晶體管和電容性電荷存儲元件的充電電路的電路圖。圖14圖示了穿過根據第一實施例的具有兩個柵極電極的耗盡型晶體管的水平截 圖15圖示了穿過根據第二實施例的具有兩個柵極電極的耗盡型晶體管的水平截 圖16圖示了穿過根據第一實施例的具有三個柵極電極的耗盡型晶體管的水平截圖17示意性地圖示了穿過根據第一實施例的集成電路的垂直截面，其具有增強型晶體管以及帶有耗盡型晶體管的充電電路。圖18示意性地圖示了穿過根據第二實施例的集成電路的垂直截面，其具有增強型晶體管以及帶有耗盡型晶體管的充電電路。圖19示意性地圖示了穿過根據另一個實施例的耗盡型晶體管的垂直截面。
具體實施例方式圖1和2示意性地圖示了穿過根據第一實施例和第二實施例的耗盡型晶體管的垂直截面。所述晶體管包括半導體主體100，其具有第一表面101和第二表面102。圖1和2圖示了垂直于第一和第二表面101、102延伸的垂直剖面內的截面。所述耗盡型晶體管包括第一導電類型的漂移區11，其被布置在第一導電類型的源極區12和漏極區13之間。源極區12連接到源極端子S (圖1、2中示意性地圖示)，漏極區13連接到漏極端子D(圖1、2中示意性地圖示)。柵極電極21被布置成鄰近漂移區11的部分14并且至少部分地與源極區12重疊。漂移區11的被布置成鄰近柵極電極21的部分14在下面中將被稱作溝道區。柵極電極21通過柵極電介質22與半導體主體100介電絕緣，并且電連接到柵極端子G (圖1中示意性地圖示)。圖1和2中所圖示的耗盡型晶體管是溝槽晶體管。在這些組件中，柵極電極21被布置在從第一表面101延伸到半導體主體100中的溝槽中。然而這僅僅是實例。將在下面中解釋的基本原理同樣也可以被應用于其他類型的晶體管，比如具有平面柵極電極的晶體管。在圖1的實施例中，溝道區14被布置在柵極電極21的兩個部分之間，所述兩個部分被布置成在半導體主體100的水平方向上彼此遠離；所述水平方向與第一和第二表面101、102平行延伸。源極區12在半導體主體100的垂直方向上鄰接溝道區14，并且也被布置在其間布置了溝道區14的兩個柵極電極21部分之間。把溝道區14和源極區12實現成使得其布置在兩個柵極電極21部分之間(其中所述兩個柵極電極21部分被布置成在水平方向上彼此遠離)僅僅是實例。參照圖2，溝道區14和源極區12也可以被布置在柵極電極21與介電層或絕緣層23之間，其中所述柵極電極和介電層23被布置成在水平方向上彼此遠離，并且其中介電層23 (與柵極電極21和柵極電介質22 —樣)在垂直方向上從第一表面101延伸到半導體主體100中。參照圖1和2，所述耗盡型晶體管還包括與第一導電類型互補的第二導電類型的放電區31。第一放電區31電耦合到參考電勢的端子REF1。在圖1和2中所圖示的實施例中，第一放電區31被布置成遠離源極區12，并且被布置成鄰近柵極電極21或者更精確地說鄰近柵極電介質22。在圖1和2中所圖示的實施例中，放電區31被布置成處在第一表面101正下方，并且分別通過柵極電極21和柵極電介質22或介電層23與源極區12和溝道區14分開。現在將解釋圖1和2中所圖示的耗盡型晶體管的操作原理。出于解釋的目的，假設所述晶體管是η型晶體管，其中漂移區11、源極區12和漏極區13是η摻雜的半導體區，而放電區31是ρ摻雜區。然而這里所解釋的原理同樣適用于ρ型晶體管，其中所述漂移區、源極區和漏極區是P摻雜區，而放電區31是η摻雜區。當在漏極端子D與源極端子S之間施加正電壓并且當在源極區12與漂移區11之間的溝道區14中存在導電溝道時，所述組件處于其接通狀態。溝道區14中的導電溝道受到柵極電極21控制，或者更精確地說受到柵極電極21的電勢控制。當在η型晶體管中柵極電極21的電勢相對于源極區和溝道區14的電勢為負時，在溝道區14中沿著柵極電介質22耗盡溝道區的電荷載流子。隨著柵極電極21與溝道區14的電勢之間的差增大，該耗盡區擴大，其中當所述耗盡區在圖1的組件中從一個柵極電極部分到達另一個柵極電極部分時，或者在圖2的組件中從柵極電極到達絕緣層23時，溝道區14中的導電溝道被夾斷。在圖2中所圖示的實施例中，絕緣層23在半導體主體100的垂直方向上與帶有柵極電極21和柵極電介質的柵極電極結構具有相同的尺寸。然而這僅僅是實例。所述柵極
6電極結構也可以比絕緣層23更深地延伸到半導體主體100中，或者絕緣層23可以比所述柵極電極結構更深地延伸到半導體主體100中，并且甚至可以延伸下至第二表面102。當溝道區14中的導電溝道被夾斷時，所述組件處于其關斷狀態。作為柵極端子G與源極端子S之間的電壓的、所述溝道被夾斷所處的柵極一源極電壓Ves的數值被稱作晶體管的夾斷電壓。在η型晶體管中，該電壓是負電壓。該電壓的絕對值例如取決于溝道區14的摻雜濃度以及所述兩個相鄰柵極電極部分之間的距離或者柵極電極與絕緣層23之間的距離。所述溝道區的摻雜濃度例如處在8 IO13CnT3與IO17CnT3或者甚至IO18CnT3之間的范圍內。漏極區13的摻雜濃度例如處在IO19CnT3與102°cm_3之間的范圍內，所述放電區的摻雜濃度例如處在IO16CnT3與102°cm_3之間的范圍內。溝道區14可以是漂移區11的一部分，并且在這種情況下與漂移區具有相同的摻雜濃度。然而溝道區14的摻雜濃度也可以不同于漂移區11的摻雜濃度。溝道區14的摻雜濃度是用于調節夾斷電壓的一個參數，并且可以高于或低于漂移區11的摻雜濃度。可以按照不同方式來調節溝道區14的摻雜濃度。根據一個實施例，在外延過程中調節溝道區14的摻雜濃度。在該過程中，首先在半導體基板上形成至少一個外延層，其中所述基板形成漏極區13，并且所述至少一個第一外延層形成漂移區。可以在外延沉積過程期間調節所述至少一個第一外延層的摻雜濃度。此外，在所述至少一個第一層上形成至少一個第二外延層，其中所述至少一個第一層14的各部分形成溝道區14。可以在外延沉積過程期間調節所述至少一個第二外延層的摻雜濃度。隨后在所述至少一個第二外延層中形成源極區12和放電區31，并且在所述至少一個第二外延層中形成柵極電極21和可選的絕緣層23。柵極電極21可以被形成為延伸下至漂移區11，或者可以被形成為完全布置在溝道區14中，該溝道區14與漂移區11具有不同的摻雜。根據另一個實施例，可以通過以下步驟來形成其摻雜濃度與漂移區11的摻雜濃度不同的溝道區14 提供其摻雜濃度對應于漂移區11的摻雜濃度的均勻摻雜的外延層；以及將摻雜劑原子注入和/或擴散到將在其中形成溝道區的那些區域中。用于調節晶體管夾斷電壓的另一個參數是柵極電極21材料的材料類型。所述柵極電極例如可以包括P摻雜或η摻雜的多晶半導體材料，比如多晶硅。溝道區14的寬度，即兩個相鄰柵極電極部分21之間(參見圖1)或者柵極電極21與絕緣層23之間(參見圖2)的橫向距離例如取決于溝道區14和/或漂移區11的摻雜濃度。一般來說，溝道區14的寬度越小，摻雜濃度越高。溝道區14的寬度例如處在5~!11到l(Tm之間的范圍內，但是在高摻雜濃度(例如大約IO16CnT3)下也可以低于l~m，或者在更高摻雜濃度(例如處于大約IO17CnT3與IO18CnT3之間)下甚至低于0. Γπι0通常知道耗盡型晶體管是單極型晶體管，其中η型晶體管中的多數電荷載流子是電子，而P型晶體管中的多數電荷載流子是空穴。當所述組件處于操作中時，并且特別當所述組件處于其關斷狀態時，例如可以通過熱電荷載流子生成而產生少數電荷載流子。在η型晶體管中，這些少數電荷載流子是空穴。這些少數電荷載流子可以沿著柵極電介質22在溝道區14中積聚，并且可能顯著影響晶體管的夾斷電壓。在最壞情形下，在傳統的耗盡型晶體管中沿著柵極電介質積聚的少數電荷載流子可能防止晶體管關斷。在根據圖1和2的耗盡型晶體管中，放電區31有助于避免或者至少減少少數電荷載流子沿著柵極電介質22的積聚。當晶體管處于操作中時，參考電勢Vkefi被施加到參考端子REF1，其中該參考電勢Vkefi等于柵極電勢，或者在η型晶體管中可以比柵極電勢更負(或者在P型晶體管中可以比柵極電勢更正)。放電區31允許ρ型電荷載流子(即空穴)流到參考端子REF1，使得防止在溝道區14中沿著柵極電介質22積聚ρ型電荷載流子。然而放電區31沒有直接連接到溝道區14，而是通過漂移區11的各部分連接到溝道區14。鑒于此，在放電區31與溝道區14之間存在電阻，使得在所述組件的操作中，溝道區14可以取得(assume)高于參考電勢Vkefi的電勢。圖3示意性地圖示了在被配置成為比如例如電容器的電容性電荷存儲元件C充電的充電電路中使用根據圖1和2的耗盡型晶體管。在圖3的電路圖中，參考符號T表示耗盡型晶體管，其在圖3中由其電路符號表示。出于解釋的目的，假設參考端子RFEl與柵極端子G連接。在圖3的充電電路中，晶體管T的漏極一源極路徑與電荷存儲元件C串聯連接，其中所述串聯電路被連接在正供電電勢V+和負供電電勢GND (比如例如接地)的端子之間。出于解釋的目的，假設晶體管T是η型晶體管。該晶體管被連接在正供電電勢V+與電荷存儲元件C的端子之間。在圖4中示意性地圖示了圖3中所圖示的充電電路的操作原理。圖4示出了所述電容性電荷存儲元件兩端的電壓Vc和正供電電壓V+的時序圖。圖4中的to是供電電壓V+接通時的時間。出于解釋的目的，假設耗盡型晶體管D的柵極端子G與負供電電勢GND連接。在時間to處，電荷存儲元件C被完全放電，使得晶體管T的柵極一源極電壓Ves是零；因此，晶體管T被接通。從時間to開始對電荷存儲元件C充電，從而導致電荷存儲元件C兩端的電壓V。增大。為了簡化圖示，在圖4中示出了電壓V。的線性增大。然而電壓V。通常以指數曲線逼近其極限數值。電荷存儲元件C兩端的電壓V。的絕對值對應于柵極一源極電壓Ves，其中隨著電荷存儲元件C兩端的電壓V。增大，所述柵極一源極電壓變為更負。當晶體管T被關斷時，也就是說當溝道區14中的導電溝道(參見圖1和2)被夾斷時，電荷存儲元件C的充電過程停止。這在圖4中的時間tl處圖示，此時電荷存儲元件C兩端的電壓Vc的絕對值對應于晶體管T的夾斷電壓的絕對值。因此，晶體管T限制電荷存儲元件C的充電過程，或者限制電荷存儲元件C兩端的電壓。在圖3和4中所圖示的實施例中，電荷存儲元件C被充電到的電壓對應于所述晶體管的夾斷電壓。然而這僅僅是實例。通過適當地選擇柵極端子G處的電勢，也可以調節其他電壓極限。根據另一個實施例(未圖示)，將分壓器與電荷存儲元件C并聯連接，并且將柵極端子G與該分壓器的抽頭連接。在這種情況下，電荷存儲元件C可以被充電到高于晶體管T的夾斷電壓的數值。在圖1和2的耗盡型晶體管中，放電區31通過漂移區11的被布置在柵極電極下方并且被布置在放電區31與柵極電極的下端之間的那些部分而連接到溝道區14，其中所述柵極電極的下端是遠離半導體主體的第一表面101的末端。圖5圖示了根據另一個實施例的耗盡型晶體管的垂直截面。在基于圖1中所圖示的實施例的該晶體管中，通過被布置在柵極電極21部分下方的第二導電類型的至少一個摻雜區32改進了少數電荷載流子從溝道區14到放電區31的流動。第二導電類型的該半導體區32改進了少數電荷載流子在柵極電極下方的區域中的流動，因此有助于增大放電區31的效率。根據(用虛線圖示的)一個實施例，第二導電類型的摻雜區32與放電區31鄰接。為此，所述放電區可以延伸下至該區32，所述放電區下方的該區32可以延伸上至放電區31，或者可以在放電區31與該區32之間形成第二摻雜類型的連接區。第二摻雜區32也可以被實現在根據圖2的耗盡型晶體管中。在這種情況下，第二摻雜區32可以被提供在柵極電極21下方和/或在絕緣層23下方。柵極電極21可以被實現為具有多種不同幾何結構之一。此外，被布置成彼此遠離的源極區12和放電區31可以按照許多不同方式來布置，也就是說，這些區域相對于彼此的布置不限于圖1和2中所圖示的布置。將參照圖定6到11解釋一些實施例，所述實施例用來圖示多個許多不同柵極電極幾何結構以及源極區12和放電區31實現方式中的一些。這些示了在柵極電極21的區域、源極區12和放電區31中切穿所述晶體管的水平剖面A-A中的水平截面。在圖1中圖示了該剖面的位置。圖6示出了耗盡型晶體管的一個實施例，其中柵極電極21包括兩個條狀柵極電極部分，所述兩個條狀柵極電極部分被布置成彼此遠離并且基本上彼此平行地延伸。源極區12和被布置在源極區12下方的溝道區14 (圖6中未示出)被布置在兩個柵極電極部分之間。放電區31包括兩個部分，其中這些部分中的每一個沿著柵極電極部分之一延伸。放電區31的各部分通過各柵極電極部分21和柵極電介質22而與源極區12分開。圖7圖示了作為圖6的實施例的修改的一個實施例。在圖7的實施例中，放電區31的各部分比圖6中的小并且不沿著柵極電極21部分的完全長度延伸。放電區的這些部分31可以被布置成在柵極電極21的縱向上彼此偏離(如圖7中所圖示)，但是也可以被布置在各柵極電極部分21在縱向上的相同位置處(未示出)。圖8圖示了圖6的耗盡型晶體管的另一種修改。在圖8的晶體管中，源極區12和放電區31兩者都被布置在兩個柵極電極21部分之間，其中源極區12和放電區31被布置成在所述條狀柵極電極21部分的縱向上彼此遠離，并且其中溝道區14的一個部分被布置在源極區12與放電區31之間。圖6到8示出了具有根據圖1和5之一的垂直結構(即帶有與溝道區14鄰近的兩個相鄰柵極電極21部分的結構)的耗盡型晶體的實施例的水平截面。然而在圖6到8中所圖示的實現方式也可以被應用于根據圖2的耗盡型晶體管，其包括柵極電極部分21和鄰近溝道區23的絕緣層23。在這種情況下，柵極電極部分21之一(和相應的柵極電介質22)將被絕緣層23替代。圖9圖示了具有環狀柵極電極21的耗盡型晶體管。在該實施例中，源極區12和放電區31兩者都被布置在由環狀柵極電極21限定的環內部，并且被布置成彼此遠離。溝道區14的一部分被布置在源極區12與放電區31之間并且將這些半導體區12、31彼此分開。在圖9的實施例中，柵極電極21具有矩形環的幾何結構。然而也可以應用任何其他環形幾何結構，比如圓環幾何結構。在圖9中所圖示的實施例中，源極區14和放電區31在水平平面中被布置在由環狀柵極電極21及其柵極電介質完全圍繞的半導體區中。因此，柵極電極內的半導體區在水平方向上通過介電層(柵極電介質22)與其他半導體區分開。在圖8的實施例中，可以通過附加地提供兩個介電層23 (用虛線圖示)來形成圍繞具有源極區14和放電區31的所述半導體區的環狀介電結構，其中所述兩個介電層23在兩個柵極電極結構21、22之間延伸。圖10示出了其中柵極電極為環狀并且具有間隙M的耗盡型晶體管。源極區12被布置在由環狀柵極電極21限定的環內，而放電區31被布置在所述環外但是沿著環狀柵極電極21的、該柵極電極具有其間隙M的那側。源極區12通過溝道區14的各部分與放電區31分開，其中在圖10中所圖示的實施例中，源極區12被布置在柵極電極內的所述半導體區的與間隙M相對的那端。圖11圖示了另一個實施例，其與圖10中的實施例的不同之處在于柵極電極21具有帶有間隙M的螺旋狀幾何結構。源極區12被布置在由環狀柵極電極21限定的環內，而放電區31被布置在所述環外但是沿著環狀柵極電極21的、該柵極電極具有其間隙M的那側。源極區12通過溝道區14的各部分與放電區31分開，其中在圖11中所圖示的實施例中，源極區12被布置在柵極電極內的所述半導體區的與間隙M相對的那端。圖12示出了穿過根據另一個實施例的耗盡型晶體管的垂直截面。該晶體管包括兩個柵極電極21p212，所述兩個柵極電極被布置成在半導體主體100的水平方向上彼此遠離并且通過柵極電介質22^2 與半導體主體100介電絕緣。源極區12和溝道區14被布置在所述兩個柵極電極21p212之間，其中每一個這些柵極電極在半導體主體100的垂直方向上延伸。可選地，第二導電類型的半導體區32被布置在半導體主體100中的第一和第二柵極電極21”212下方。在該組件中，第一柵極電極對應于參照圖1到11所圖示的組件的柵極電極并且連接到第一柵極端子Gl(示意性地圖示)。第二柵極電極212連接到第二柵極端子G2。所述晶體管還包括至少一個放電區31，其被布置成遠離第一區12。在圖12中所圖示的實施例中，放電區31被布置成鄰近第一表面101并且通過第一和第二柵極電極21p212之一與源極區12分開。可選地，放電區31包括兩個部分31p312 第一部分311;被布置成鄰近第一柵極電極；以及第二部分312，被布置成鄰近第二柵極電極212。放電區31連接到參考電勢的端子REF1。根據一個實施例，參考電勢的端子REFl連接到第一和第二柵極端子Gl、G2之一。在η型晶體管中，放電區31例如連接到第一和第二柵極端子G1、G2中的在晶體管處于操作中時具有較低電勢的那個端子。當在其中存在低于柵極電勢G1、G2的電勢的電路中采用這樣的耗盡型晶體管時，放電區31也可以連接到這樣的較低電勢的端子。與參照圖1到11所圖示的耗盡型晶體管一樣，圖12的耗盡型晶體管可以被采用在具有電容性存儲元件的充電電路中。圖13圖示了在參照圖3圖示的充電電路中使用圖12的晶體管。在該充電電路中，第一柵極端子Gl像圖3中的晶體管的柵極端子G那樣連接。在圖13的實施例中，參考電勢的端子REFl與第一柵極端子Gl連接。然而這僅僅是實例，參考電勢的該端子REFl也可以與第二柵極端子G2連接。在圖12的晶體管中，第二柵極電極212用來調節所述耗盡型晶體管的夾斷電壓。被施加到第二柵極端子G2的電勢相對于第一柵極端子Gl處的電勢可以是負的，或者相對于第一柵極端子Gl處的電勢可以是正的。對于η型晶體管的實施例的仿真已示出，當相對于源電勢在-IOV與IOV之間改變第二柵極端子G2處的電勢時，所述耗盡型晶體管的夾斷電壓可以在相對于源電勢的-6V與-16V之間改變。這些仿真結果是對于其溝道區14的摻雜濃度為1 IO14CnT3并且其溝道寬度為6~m的耗盡型晶體管獲得的。
現在將解釋具有第一柵極電極和第二柵極電極212 (其中第二柵極電極212具有固定電勢)的耗盡型晶體管的操作原理。被施加到第二柵極端子G2和第二柵極電極212的電勢分別影響溝道區中的沿著第二柵極電極212的電場。在η型晶體管中，第二柵極電極212的負電勢導致溝道區14中的沿著第二柵極電極21的耗盡區，其中隨著第二柵極電極212的負電勢增大，該耗盡區進一步向第一柵極電極的方向延伸。當由施加到第二柵極電極212的電勢導致的耗盡區與由施加到第一柵極電極的電勢導致的耗盡區彼此接觸時，導電溝道被夾斷。因此，當被施加到第二柵極電極212的負電勢的絕對值增大時，將被施加到第一柵極電極以便夾斷溝道的電勢的絕對值減小。在η型耗盡型晶體管中，第二柵極電極212處的正電勢導致溝道區中的沿著第二柵極電極212的積聚溝道。因此，在第一柵極電極處需要更負的電勢以便夾斷溝道。因此，當被施加到第二柵極電極212的正電勢的絕對值增大時，將被施加到第一柵極電極21以便夾斷溝道的電勢的絕對值增大。取代向第二柵極電極212施加固定電勢并且向第一柵極電極施加可變電勢，還有可能在第一和第二柵極電極21”212兩者處都具有變化的電勢。在這種情況下，可以通過在第一和第二柵極端子G1、G2之一處施加夾斷電壓來夾斷晶體管，其中所述夾斷電壓取決于被施加到第一和第二柵極電極21”212中的另一個的電勢。與在具有一個柵極電極的耗盡型晶體管中一樣，可以相對于第一和第二柵極電極按照多種不同方式來布置放電區31。將參照圖14和15來解釋不同的實施例。圖14和15示出了在切穿第一和第二柵極電極21p212、源極區12和放電區31的水平剖面B-B中穿過耗盡型晶體管的實施例的水平截面。在圖12中圖示了該水平剖面B-B的一般位置。在圖14和15中所圖示的兩個實施例中的每一個中，第一和第二柵極電極21”212具有條狀幾何結構。源極區12被布置在第一和第二柵極電極21p212之間并且鄰接柵極電極21p212的柵極電介質22^22”在圖14的實施例中，放電區31被布置成在第一和第二柵極電極
212的縱向上遠離源極區12。在該實施例中，放電區31被布置在第一和第二柵極電極212的縱向末端，并且從這些柵極電極21p212之一到達至這些柵極電極21p212中的另一個。通過附加地提供在所述兩個柵極電極結構21、22之間延伸的兩個介電層23(用虛線圖示)，可以形成介電結構，其在水平平面中包圍具有源極區14和放電區31的所述半導體區。根據圖15的晶體管包括第二導電類型的兩個放電區。第一放電區311被布置成鄰近第一柵極電介質2 的第一柵極電極21”而第二放電區312被布置成鄰近第二柵極電介質2 的第二柵極電極212。這些放電區被布置成在第一和第二柵極電極21p212的縱向上遠離源極區12，并且被布置成彼此遠離。在圖15中所圖示的實施例中，所述兩個放電區311、312被布置在第一和第二柵極電極21p212之間。然而這僅僅是實例。這些放電區之一或這些放電區二者也可以被布置在由兩個第一和第二柵極電極21p212限定的半導體區夕卜。針對這種情況在圖15中用虛線圖示了第一和第二放電區31”312的位置。在該情況中，第一和第二放電區31p312通過第一和第二柵極電極21p212以及第一和第二柵極電介質21^2 而與源極區12分開。第一和第二放電區31p312具有用于連接這些端子到參考電勢的端子(未示出)。根據第一實施例，第一放電區與第一柵極電極電連接，而第二放CN 102386232 A
說明書
9/12 頁
電區與第二柵極電極212電連接。圖16圖示了穿過根據另一個實施例的耗盡型晶體管的水平截面。除了第一柵極電極之外，該晶體管具有兩個附加的柵極電極212、213，其通過第二和第三柵極電介質222、2&與半導體主體100介電絕緣。所述三個柵極電極？^二“二“具有條狀幾何結構，其中第一柵極電極2^被布置在第二和第三柵極電極212、213之間。源極區12包括兩個源極區部分被布置在第一和第二柵極電極21”212之間的第一部分，以及被布置在第一柵極電極與第三柵極電極213之間的第二源極部分。根據圖16的組件包括每個被布置成遠離源極區12的三個放電區被布置成鄰近第一柵極電介質2 的第一柵極電極的第一放電區；被布置成鄰近第二柵極電介質2 的第二柵極電極212的第二放電區312 ；以及被布置成鄰近第三柵極電介質2 的第三柵極電極213的第三放電區313。在圖16中所圖示的實施例中，第一放電區具有兩個部分被布置在第一和第二柵極電極21”212之間的第一部分，以及被布置在第一和第三柵極電極21p213之間的第二部分。第二放電區312在圖16的實施例中被布置在第一和第二柵極電極間，并且第三放電區213在圖16的實施例中被布置在第一柵極電極21工與第三柵極電極213之間。根據圖16的耗盡型晶體管包括兩個耗盡型子晶體管第一子晶體管，其包括第一柵極電極、第二柵極電極212以及這兩個柵極電極21p212之間的第一溝道區；以及第二子晶體管，其包括第一柵極電極、第三柵極電極213以及這兩個柵極電極21p213之間的第二溝道區。第一和第二子晶體管由施加到第二和第三柵極電極212、213的電勢控制。根據一個實施例，第一柵極電極具有固定電勢，其與根據圖14和15的晶體管的第二柵極電極的電勢類似地影響在第二和第三柵極電極212、213處為了夾斷第一和第二溝道所需的電勢。當第一和第二溝道中的每一個被夾斷時，具有兩個子晶體管的晶體管被夾斷。為此，要向第二和第三柵極電極212、213中的每一個施加夾斷電壓。圖17圖示了穿過其中采用了耗盡型晶體管的集成電路的垂直截面。圖17中所圖示的耗盡型晶體管對應于圖2中所圖示的耗盡型晶體管。然而這僅僅是實例。取代圖2的耗盡型晶體管，也可以使用參照圖1到16所圖示的任何其他耗盡型晶體管、或者任何其他采用如前文所圖示的基本原理的具有至少一個放電區的耗盡型晶體管。所述集成電路還包括增強型M0SFET，其具有漂移區41、源極區42、漏極區43和主體區44。主體區44被布置在源極區42與漂移區41之間，并且與漂移區41和源極區42互補地摻雜。源極區42和主體區44通過源極電極47相接觸，所述源極電極形成所述增強型MOSFET的源極端子&。漏極區43在與主體區44相對的一端鄰接漂移區41并且通過漏極電極48相接觸，所述漏極電極形成所述增強型MOSFET的漏極端子De。圖17中所圖示的增強型MOSFET是垂直M0SFET，即其中源極區和漏極區被布置成在半導體主體100的垂直方向上彼此遠離的M0SFET、或者其中當晶體管處于其接通狀態時電流在垂直方向上流動的MOSFET。然而也可以使用橫向晶體管。所述增強型MOSFET還包括柵極電極45，其被布置成鄰近主體區44并且通過柵極電介質46與主體區44 (以及漂移區41和源極區42)介電絕緣。在圖17中所圖示的實施例中，所述柵極電極是溝槽電極，其被布置于在其中集成了所述集成電路的半導體區的半導體主體100的垂直方向上延伸的溝槽中。然而，利用溝槽設計的柵極電極45僅僅是實例。也可以使用任何其他電極設計，比如平面電極。在圖17中所圖示的實施例中，所述增強型MOSFET和耗盡型MOSFET被集成在相同的半導體主體100中。然而這兩個晶體管也可以被集成在兩個不同的半導體主體中。在圖17中僅僅圖示了所述增強型MOSFET的一個晶體管單元。不言自明的是，增強型MOSFET可以包括多個晶體管單元(在圖17中用虛線圖示)，所述多個晶體管單元通過將其源極電極彼此連接、將其漏極電極彼此連接并且將其柵極電極彼此連接而并聯連接。所述增強型MOSFET可以被實現為η型MOSFET。在這種情況下，漂移區41、源極區42和漏極區43是η摻雜的，而主體區44是ρ摻雜的。所述增強型MOSFET也可以被實現為ρ型M0SFET，其中在這種情況下，漂移區41、源極區42和漏極區43是ρ摻雜的，而主體區44是η摻雜的。所述增強型MOSFET還包括漂移控制區51，其被布置成鄰近漂移區41并且通過漂移控制區電介質61與漂移區41介電絕緣。漂移控制區51的摻雜類型例如對應于漂移區41的摻雜類型。然而這些區也可以互補摻雜。漂移控制區51包括兩個端子帶與漂移區51互補摻雜的第一端子帶52，以及與漂移區51具有相同摻雜類型并且被更高摻雜的第二端子帶53。漂移區51通過第二端子帶53和整流器元件73 (比如二極管)連接到漏極端子De。整流器元件73被偏置成使得在η型增強型MOSFET中，漂移控制區51可以取得比漏極端子De處的電勢高的電勢，也就是說使得所述漂移控制區無法被放電到漏極區43的電勢。漂移控制區51通過第一端子帶52連接到所述耗盡型晶體管的源極端子S。電容性電荷存儲元件71 (比如電容器)分別被連接在增強型MOSFET的源極端子&與漂移控制區51的第一端子帶52或者耗盡型晶體管的源極端子S之間。可選地，電壓限制電路72與電容性電荷存儲元件71并聯連接。電壓限制電路72充當保護元件，其把電荷存儲元件71兩端的電壓限制到給定的擊穿電壓，在該擊穿電壓下電壓限制電路72允許電流旁路所述電荷存儲元件。電壓限制電路72可以被實現為齊納(Zener)二極管，或者在期望更高的擊穿電壓時可以被實現為具有兩個或更多Zener 二極管的串聯電路。根據圖17的集成電路具有三個外部端子增強型MOSFET的柵極端子( ，增強型MOSFET的源極端子SE，以及增強型MOSFET的漏極端子DE。從外部看來，所述集成電路像傳統的增強型MOSFET那樣工作，可以通過在柵極端子( 與源極端子&之間施加適當的驅動電壓來將其接通及關斷。當所述MOSFET是η型MOSFET時，在漏極端子De與源極端子&之間存在正電壓時并且在柵極端子化與源極端子&之間存在正驅動電壓時，該MOSFET被接通。當所述驅動電壓低于閾值電壓時，η型MOSFET被關斷。在根據圖17的集成電路中，漂移控制區51被適配成當所述MOSFET處于其接通狀態時在漂移區41中沿著漂移控制區電介質61生成導電溝道。所述導電溝道例如是積聚溝道。在下面中將解釋所述集成電路的操作原理。出于解釋的目的，假設增強型MOSFET和耗盡型MOSFET兩者都是η型M0SFET。然而在下面中所圖示的操作原理對于P型MOSFET也有效。當圖17中所圖示的集成電路處于操作中時，在漏極端子De與源極端子&之間施加正電壓。能夠在不破壞增強型MOSFET的情況下所施加的電壓取決于所述MOSFET的電壓阻斷能力，其中取決于MOSFET的具體設計的電壓阻斷能力可以高達幾百伏特且更高。當在漏極端子De與源極端子&之間施加正電壓時，所述電壓也被施加在具有耗盡型晶體管和電荷存儲元件71的串聯電路之間，其中該串聯電路被連接在漏極端子De與源極端子&之間。在圖17中所圖示的實施例中，耗盡型晶體管的漏極端子D通過整流器元件73與增強型晶體管的漏極端子De連接。備選地，耗盡型晶體管的漏極端子D不是通過整流器元件73而是通過可以被實現為二極管的另一個整流器元件76 (用虛線圖示)連接到增強型晶體管的漏極端子De。根據另一種備選方案，耗盡型晶體管的漏極端子D直接連接到增強型晶體管的漏極端子De，并且另一個整流器元件76 (用點線圖示)被連接在耗盡型晶體管的源極端子與電容性電荷存儲元件71之間。參照關于圖3和13提供的解釋，當耗盡型晶體管夾斷時，對電容性電荷存儲元件71的充電停止，其中在圖17中所圖示的實施例中(其中耗盡型晶體管的柵極端子與增強型MOSFET的源極端子&連接)，電容性電荷存儲元件71被加載到的電壓對應于耗盡型晶體管的夾斷電壓。當取代根據圖17的耗盡型晶體管，使用具有兩個柵極電極的耗盡型晶體管(比如在圖12、14或15中所圖示的晶體管之一)時，可以通過單獨的端子(即第二柵極端子)來調節該夾斷電壓。當通過在柵極端子( 與源極端子&之間施加適當的驅動電壓而接通增強型MOSFET時，漏極端子De與源極端子&之間的電壓降減小。這導致漂移控制區51相對于漂移區41被充電到更高的電勢，其中對漂移控制區51進行充電所必要的電荷載流子是從電荷存儲元件71提供的。漂移控制區51相對于漂移區41的更高電勢導致漂移區41中的沿著漂移控制區電介質61的積聚溝道，其中與傳統的增強型MOSFET相比，該積聚溝道顯著減小所述增強型MOSFET的接通電阻。在該操作狀態下，二極管73防止漂移控制區51被放電到漏極端子De。漂移區41與漂移控制區51之間的電勢差主要由電荷存儲元件71兩端的電壓確定，其中該電壓主要由耗盡型晶體管的夾斷電壓確定。當增強型MOSFET被關斷并且漏極端子De與源極端子&之間的電壓降增大時，來自漂移控制區51的電荷載流子流回到電容性電荷存儲元件71中，其中通過耗盡型晶體管來替代在所述開關過程期間“丟失”的那些電荷載流子。在圖17的集成電路中，一旦在源極端子&與漏極端子De之間施加供電電壓，就對所述電荷存儲元件進行充電，使得在第一次接通增強型MOSFET時，為了在所述漂移區中生成導電溝道而在漂移控制區51中所需要的電荷已經可獲得，即在電荷存儲元件71中。可以按照許多不同方式來實現電荷存儲元件71。電荷存儲元件71可以是外部組件，或者可以被集成在半導體主體中。圖18圖示了集成電路的實施例，其中所述電容性電荷存儲元件被集成在漂移控制區及其第一端子帶中。電荷存儲元件71包括第一電極74，其通過電容器電介質75與漂移控制區51和第一端子帶分開。第一電極74被布置在溝槽中，并且包括導電材料，比如例如金屬或者高摻雜的多晶半導體材料。第一電極74連接到增強型MOSFET的源極端子SE。所述電荷存儲元件的第二電極由漂移控制區的第一端子帶52形成，并且連接到耗盡型晶體管的源極端子S。圖18的電路中的耗盡型晶體管像圖1中的包括兩個柵極電極部分的耗盡型晶體管那樣實現。在圖17和18所圖示的集成電路中，具有背朝耗盡型晶體管的端子的電荷存儲元件連接到增強型晶體管的源極端子。然而這僅僅是實例。所述電荷存儲元件也可以連接到
14與源極電勢不同的參考電勢的端子而不是源極端子。在圖17和18中所圖示的集成電路中，示出了根據圖1或圖5的耗盡型晶體管。然而這僅僅是實例。所述耗盡型晶體管也可以利用如圖2、6到12、14到16中所示的結構或者那些的組合來實現。在前面解釋過的實施例中，耗盡型晶體管的源極區12和漏極區13被布置在相對的表面，即半導體主體的第一表面101和第二表面102。然而前面所解釋的基本原理不限于與這種具體類型的晶體管相結合地使用。根據圖19中所圖示的另一個實施例，源極區12和漏極區13也可以被布置在相同的表面，比如半導體主體的第一表面101。在該實施例中，漏極區13包括第一表面101處的接觸區131;源極區12和柵極電極21下方的隱埋區132，以及被布置在接觸區13工和隱埋區1 之間的連接區133。形成漏極區的這三個區13pl32、133中的每一個都是第一導電類型。這三個區的摻雜濃度可以完全相同或者可以彼此不同。接觸區U1被布置成在水平方向上遠離源極區12、柵極電極21和放電區31，其中所述接觸區和這些區之間的半導體區可以具有與漂移區11相同的摻雜類型和相同的摻雜濃度。隱埋區1 被布置成在垂直方向上遠離源極區12、柵極電極21和放電區31，其中漂移區11被布置在這些區與隱埋區1 之間。隱埋區1 被布置成半導體層110上，所述半導體層可以被實現為基板并且可以具有與隱埋層1 的摻雜類型互補的摻雜類型。在圖19中所圖示的實施例中，具有柵極電極21、柵極電介質、溝道區14和放電區31的結構對應于圖1的結構。然而也可以使用前面所解釋的任何其他實施例的具有源極區、柵極電極和放電區的結構。為了方便描述起見，使用比如“之下”、“下方”、“下”、“之上”、“上”的空間相對術語
以解釋一個元件相對于另一個元件的定位。除了與在圖中所描繪的那些不同的指向之外，這些術語還意圖包含裝置的不同指向。此外，比如“第一”、“第二”等等的術語也被用來描述各種元件、區域、部分等等，并且也不意圖進行限制。相同的術語在整個說明書中指代相同的元件。如這里所使用的術語“具有”、“含有”、“包含”、“包括”等等是開放型術語，其表明所聲明的元件或特征的存在，而不排出附加的元件或特征。除非上下文另有清楚所指，否則冠詞“一”、“一個”和“所述”等意圖包括復數以及單數。雖然在這里圖示并描述了具體的實施例，但是本領域普通技術人員將會認識到，在不背離本發明的范圍的情況下，各種備選的和/或等效的實現方式可以代替所示出并描述的具體實施例。本申請意圖覆蓋這里所討論的具體實施例的任何適配或變型。因此，意圖本發明只受到權利要求書及其等效物的限制。此外應當提到的是，結合一個實施例解釋的特征可以與其他實施例的特征相組合，即使在前面沒有明確提到這一點時也是如此。
權利要求
1.一種耗盡型晶體管，包括第一導電類型的源極區和漏極區；布置在源極區與漏極區之間的第一導電類型的溝道區；第一柵極電極，被布置成鄰近溝道區并且通過柵極電介質與溝道區介電絕緣；以及第二導電類型的第一放電區，被布置成鄰近柵極電介質并且電耦合到參考電勢的端子。
2.權利要求1的耗盡型晶體管，其中放電區被布置成遠離源極區。
3.權利要求1的耗盡型晶體管，其中參考電勢的所述端子是柵極電極。
4.權利要求1的耗盡型晶體管，還包括具有第一和第二表面的半導體主體，在其中布置所述源極區、漏極區、溝道區以及放電區，其中第一柵極電極被布置在至少一個溝槽中，所述至少一個溝槽在所述半導體主體的垂直方向上從第一表面延伸。
5.權利要求4的耗盡型晶體管，其中第一柵極電極被布置在源極區與放電區之間。
6.權利要求4的耗盡型晶體管，其中第一柵極電極具有基本上環狀的幾何結構。
7.權利要求6的耗盡型晶體管，其中第一柵極電極被布置在源極區與放電區之間。
8.權利要求6的耗盡型晶體管，其中第一柵極電極和放電區被布置在由所述環狀的幾何結構限定的開口內。
9.權利要求6的耗盡型晶體管，其中由所述環狀的幾何結構限定的環具有開口。
10.權利要求4的耗盡型晶體管，其中第一柵極電極具有基本上螺旋狀的幾何結構。
11.權利要求10的耗盡型晶體管，其中第一柵極電極被布置在源極區與放電區之間。
12.權利要求4的耗盡型晶體管，其中第一柵極電極包括被布置在第一溝槽中的第一柵極電極部分和被布置在遠離第一溝槽的第二溝槽中的第二柵極電極部分，并且其中源極區被布置在第一和第二溝槽之間。
13.權利要求12的耗盡型晶體管，其中第一放電區被布置在第一和第二溝槽之間。
14.權利要求5的耗盡型晶體管，還包括第二導電類型的半導體區，被布置在所述至少一個溝槽下方并且遠離源極區。
15.權利要求14的耗盡型晶體管，其中第二導電類型的半導體區鄰接放電區。
16.權利要求1的耗盡型晶體管，還包括第二柵極電極，被布置成鄰近溝道區并且通過第二柵極電介質與溝道區介電絕緣。
17.權利要求16的耗盡型晶體管，其中源極區被布置在第一和第二柵極電極之間。
18.權利要求16的耗盡型晶體管，還包括被布置成鄰近第二柵極電極的第二放電區。
19.權利要求18的耗盡型晶體管，其中第一放電區與第一柵極電極電連接，并且其中第二放電區與第二柵極電極電連接。
20.權利要求19的耗盡型晶體管，還包括被布置在第一和第二柵極電極之間的第三柵極電極，以及與第三放電區電連接的第三放電區。
21.一種集成電路，包括具有漂移區和漂移控制區的增強型晶體管，所述漂移控制區被布置成鄰近漂移區并且通過漂移控制帶電介質與漂移區電絕緣；耦合到漂移控制區的電容性電荷存儲元件；以及耦合到電荷存儲元件的充電電路，所述充電電路包括耗盡型晶體管，所述耗盡型晶體管包括第一導電類型的源極區和漏極區；布置在源極區與漏極區之間的第一導電類型的溝道區；第一柵極電極，被布置成鄰近溝道區并且通過柵極電介質與溝道區介電絕緣；以及第二導電類型的第一放電區，被布置成鄰近柵極電介質并且電耦合到參考電勢的端子。
22.權利要求21的集成電路，其中所述充電電路和漂移控制區連接到電荷存儲元件的一個公共端子。
23.權利要求21的集成電路，其中所述增強型晶體管還包括源極端子，并且其中電荷存儲元件被連接在增強型晶體管的源極端子與漂移控制區之間。
24.權利要求21的集成電路，其中所述增強型晶體管和耗盡型晶體管被集成在公共半導體主體中。
全文摘要
本發明涉及耗盡型MOS晶體管以及充電布置。一種耗盡型晶體管包括第一導電類型的源極區和漏極區；第一導電類型的溝道區，被布置在源極區與漏極區之間；以及第一柵極電極，被布置成鄰近溝道區并且通過柵極電介質與溝道區介電絕緣。所述耗盡型晶體管還包括第二導電類型的第一放電區，其被布置成鄰近柵極電介質并且電耦合到參考電勢的端子。所述耗盡型晶體管可以被包括在充電電路中。
文檔編號H01L27/06GK102386232SQ20111024813
公開日2012年3月21日 申請日期2011年8月26日 優先權日2010年8月26日
發明者莫德 A., D. 普菲爾施 F., 希爾勒 F., 韋耶斯 J. 申請人:英飛凌科技奧地利有限公司