基于襯底偏壓技術的硅基功率器件結構的制作方法

專利名稱：基于襯底偏壓技術的硅基功率器件結構的制作方法
技術領域：
基于襯底偏壓技術的硅基功率器件結構，屬于半導體功率器件技術領域，它特別涉及硅基功率器件耐壓技術領域。
背景技術：
一個理想的功率器件，應當具有理想的靜態和動態特性，在截止狀態時能承受高電壓；在導通狀態時具有大電流和很低的壓降。橫向器件電極都在芯片的表面，易于通過內部連接實現與低壓信號電路集成，驅動電路簡單。LDM0S(lateral double diffused MOS) 作為一種常用的橫向功率器件，具有抗二次擊穿的熱穩定性、不易發生電流局部集中、開關速度快和頻率特性好等優點。典型的常規η型LDMOS的結構如圖1所示，由源電極1，η+源區2，柵氧化層3，η 型有源半導體層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型襯底半導體層8組成。器件的阻斷電壓主要由有源半導體層和襯底半導體層承擔，有源半導體層越厚，擊穿電壓越高，但是隨之而來的是功率器件與低壓電路的隔離越困難，不僅工藝實施難度大，而且器件制造成本高。參考文獻如Ludikhuize A W. Performance and innovative trends in RESURF technology.Proceeding of solid-state device research conference,2001 :35-44 ； 或 Imam. Μ, Quddus. Μ, Adams. J, et al. Efficacy of Charge Sharing in Reshaping the Surface Electric Field in High-Voltage Lateral RESURF Devices. IEEE Transactions electron devices,2004,51 (1) :141_148。為了提高功率器件導通電阻和擊穿電壓間的折中關系，研究人員提出一系列新技術和結構，例如 D-RESURF(double reduced surface field)技術、VLD (Variation in lateral doping)技術、場板技術、場限環技術和Superjunction結構等。以上技術和結構主要是針對提高器件的橫向擊穿電壓，通過優化表面電場分布，從而達到提高功率器件開關特性的目的。隨著半導體制造技術的發展，功率集成電路要求集成度越來越高，器件橫向特征尺寸的縮小，使得縱向尺寸也相應減小，因此薄有源半導體層功率器件的設計就成為功率集成電路技術的關鍵。功率器件的擊穿電壓由橫向擊穿電壓和縱向擊穿電壓中的較小者決定，薄有源半導體層功率器件縱向擊穿電壓主要由襯底來承擔，降低襯底摻雜濃度可以提高擊穿電壓。由于半導體工藝技術的限制，器件設計者提出了一些結構進一步改善功率器件的耐壓特性。發明專利羅小蓉，李肇基，張波.專利號200610020531. 2，2006，如圖2所示，在常規硅基功率器件有源層4和襯底層8之間加入埋介質層9和埋介質層10，介質層的臨界擊穿電場高于硅材料的臨界擊穿電場。其機理是利用埋介質層的低k特性提高埋層縱向電場強度，改變常規的S^2埋層的電場為Si層電場的3倍的關系；利用變k埋層界面處的高界面電場調制有源半導體層的電場，改善表面電場分布，二者均使功率器件的耐壓提高。同時，埋層的低介電常數使有源半導體層-襯底層間的電容降低，提高器件的開關速度。襯底和有源層間的電學隔離以及介質層低的熱導率會產生嚴重的自熱效應，器件的工作環境受至Ij限制。文獻Ramakrishna Τ, Shaym H, Sanakara N. Realizing high breakdown voltage in partial SOI technology. Solid-State Electronics,2004,48 :1655-1660. 如圖3所示，在常規LDMOS中加入部分S^2埋介質層9，但沒有使有源半導體層4和襯底層8完全隔離，在溝道區下面有一個開窗口。器件導通時產生的熱量可以通過該開窗口由襯底向外散發，具有較好的熱特性。有源半導體層4為變化摻雜濃度分布，摻雜濃度從源端到漏端依次增加。部分SiO2埋介質層有利于緩解SOI (silicon on insulator)功率器件的自熱效應，有源半導體層4的變化摻雜濃度分布可以改善器件表面電場分布，研制了 600V-1200V的高壓功率器件。以上是在硅基器件中插入不同材料的介質層，利用介質層的獨特電學特性從而提高器件的縱向擊穿電壓，但是器件制造工藝難度大、成本高，安全工作區受到限制。文獻 Cheng J B, Zhang B, Li Z J. Anovel 1200V LDMOS with floating buried layer in substrate. IEEE Electron Device Letters,2008,29(6) :645-647.如圖4所示，在ρ型襯底層8中嵌入η型埋層9，η型埋層9可以擴展襯底耗盡層厚度，使得縱向耐壓由兩個Pn結承擔，擊穿電壓高達1332V，較常規LDMOS提高近80%。襯底偏壓(背柵)技術是SOI結構特有的、可顯著提高擊穿電壓的一種技術，文獻 Qiao Μ, Zhang B, Li Z J. Analysis of back-gate effect on breakdown behaviour of over 600V SOI LDMOS transistors. Electronics Letters, 2007,43 (22) :1231_1233，如圖 5，常規SOI器件中，在ρ型襯底層8背面制作襯底電極9。當襯底加正電壓時，襯底電場的調制作用使有源半導體層4的體內電場重新分布，漏極電場降低，源極電場增加。當襯底電壓為330V時，器件的擊穿電壓為1020V，較常規LDMOS增加47.8%。迄今為止，基于襯底偏壓技術的功率器件結構無一例外采用SOI基結構，利用埋介質層的絕緣特性阻斷半導體有源層和襯底層的電流通路，通過襯底電場對體內電場的調制作用，改善耐壓特性。但SOI基功率器件不可避免的帶來制造工藝難度大、成本高、安全工作區小和可靠性低的問題，基于襯底偏壓技術的硅基功率器件結構尚未見報道。在硅基器件中采用襯底偏壓技術可以避免上述SOI基器件結構的缺點，通過在硅基功率器件中襯底形成一個Pn結，利用反向偏置pn結的阻斷特性為基于襯底偏壓技術提高硅基器件的耐壓提供一條新的思路。

發明內容
本發明的目的在于提出基于襯底偏壓技術的硅基功率器件結構，當硅基功率器件襯底電極施加偏置電壓，通過襯底電場調制體內電場分布，不但降低縱向電場峰值，而且使器件縱向由常規功率器件承擔全部阻斷電壓變為僅承擔阻斷電壓的一部分，二者使得器件耐壓提高，顯著改善功率器件在導通電阻和擊穿電壓間的折中關系。本發明的詳細技術方案如下基于襯底偏壓技術的埋層硅基功率器件結構，稱為SB B-LDMOS,如圖6所示，包括由源電極1，n+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型外延層8，襯底電極9，ρ型埋層10，η型襯底11，柵電極12，襯底電極區13。器件的漂移區由有源層4和埋層10組成。外延層8 一側與有源層4相連，另一側與襯底層11相連；有源層 4位于外延層8的上方，襯底電極區13與襯底層11相連。在溝道區下方形成P型埋層10，P型埋層10與溝道區7、外延層8和有源層4相連；埋層10的電荷類型與溝道區7的電荷類型相同，與外延層8的電荷類型相同，與有源層 4的電荷類型相反。需要說明的是(1)襯底層11、外延層8和有源層4之間相鄰層的雜質電荷類型相反，當襯底層11 摻雜為η型時，外延層8摻雜為ρ型，有源層4為η型；當襯底層11摻雜為ρ型時，外延層 8摻雜為η型，有源層4為ρ型。(2)當器件處于阻斷狀態時，襯底電極9上所加的偏置電壓應保證襯底層11和外延層8所構成的ρη結處于反偏狀態，當襯底層11為η型時，襯底電極電壓相對地為正電壓； 當襯底層11為P型時，襯底電極電壓相對地為負電壓。(3)襯底層11可采用低摻雜襯底，在襯底層背面離子注入形成襯底電極區13，在襯底電極區上制作襯底電極9 ；襯底層11也可采用高摻雜襯底，如圖7所示，可直接在襯底層11背面制作襯底電極9。(4)本發明提出的基于襯底偏壓技術的硅基功率器件結構，主要是用來改善器件的縱向擊穿特性，可以結合功率器件表面終端技術形成多種器件結構，這樣的終端技術包括場限環技術、場板技術、RESURF技術、double RESURF技術、橫向變摻雜技術、和 Superjunction 結構等。本發明的工作原理下面以一種典型的基于襯底偏壓技術的埋層硅基功率器件結構為例，對上述基于襯底偏壓技術的硅基功率器件的工作機理進行詳細的說明。圖6是基于襯底偏壓技術的埋層硅基功率器件結構示意圖。它和常規的硅基 LDMOS的區別在于襯底是由η型襯底層11和ρ型外延層8組層的復合結構襯底，在溝道下方有埋層10。圖10是SB B-LDMOS器件的等勢線分布圖。圖11是常規LDMOS的等勢線分布圖。與常規LDMOS相比可以看出，SB B-LDMOS器件襯底加反向偏置電壓后，漏極密集的等勢線有很大一部分分配到源端的低場區，縱向電壓由常規LDMOS的漏端一個ρη結單獨承擔變為SB B-LDMOS器件的源端和漏端兩個ρη結分擔，漏端體內高電場降低，縱向耗盡區寬度顯著增大加。數值結果由半導體數值仿真器MEDICI計算得到。圖12是功率器件表面電場分布。SB B-LDMOS器件在ρ型埋層電荷產生的附加電場的作用下漂移區中部出現一個新的較高電場峰值，在整個漂移區長度內，電場變化較平緩、均勻，其結果是導致更高的擊穿電壓。常規LDMOS整個漂移區的電場分布是嚴重非均勻的，呈“U”形分布，其中Vd是漏極偏壓。圖13是功率器件漏端縱向電場分布。SB B-LDMOS硅基功率器件漏端縱向電場，在襯底層和外延層間反偏ρη結處出現新的電場峰，新電場峰降低了體內漏端處的縱向電場， 雖然SB B-LDMOS的漏極電壓為735V，但是其漏端縱向最高電場與漏極電壓為345V的常規 LDMOS相同，SB B-LDMOS器件耐壓顯著提高。圖14是功率器件源端縱向電場分布。SB B-LDMOS硅基功率器件源端縱向電場，在襯底層和外延層間反偏Pn結處出現一個強度幾乎與源端表面相同的新的電場峰。從電場包圍的面積可以看出，SB B-LDMOS源端縱向承擔的電壓遠遠高于常規LDM0S。圖10至圖14 說明相比常規LDMOS的漏端縱向一個ρη結承擔，SB B-LDMOS的漏端縱向電壓由源端和漏端兩個ρη結分擔，耐壓特性獲得顯著改善。
圖15為器件的擊穿電壓和導通電阻與漂移區濃度的關系。在保持較小導通電阻下，常規LDMOS最大擊穿電壓僅為370V，SB B-LDMOS最大擊穿電壓為760V，增大105%，其中 是有源層摻雜濃度。說明了 SB B-LDMOS器件很大程度緩解了器件在擊穿電壓和導通電阻間的矛盾。圖8是基于襯底偏壓技術的D-RESURF硅基功率器件結構，在有源層4中部形成表面離子注入區10，表面離子注入區10的電荷類型與有源層4電荷類型相反；表面離子注入區位于有源層上表面，與有源層相連。這種結構可以改善表面電場分布，同時增加優化的漂移區摻雜濃度，降低導通電阻。圖9基于襯底偏壓技術的橫向變摻雜硅基功率器件結構，有源半導體層4從源區到漏區由η” n2，……，nn構成，摻雜濃度從源區到漏區線性增大。這種結構可以在很大程度上改善器件的耐壓特性。基于襯底偏壓技術的硅基功率器件結構也可以用于制作其他類型的功率器件結構，包括橫向雙擴散場效應晶體管，橫向絕緣柵雙極型功率晶體管(圖16)，PN 二極管(圖 17)、橫向晶閘管等常見功率器件結構。綜上所述，本發明提出的基于襯底偏壓技術的硅基功率器件，通過在常規器件的基礎上，由外延層和襯底層形成Pn結。當襯底加偏置電壓，使襯底ρη結反偏，襯底電場對體內電場調制，使漏端縱向電場顯著降低，縱向電壓由常規LDMOS的一個ρη承擔變為本發明結構的兩個ρη結分擔，器件的阻斷特性獲得顯著改善。隨著襯底偏壓的加大，襯底電場的調制作用增強，擊穿電壓進一步增大。本發明主要是針對器件的縱向擊穿特性，可以結合表面終端技術改善功率器件在擊穿電壓和導通電阻間的折中關系。表面終端技術可以是埋層技術、場板技術、double RESURF技術和橫向變摻雜技術等。


圖1是常規η型LDMOS的結構示意圖。其中源電極1，η+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型襯底8。圖2是變k埋層SOI高壓器件結構示意圖。其中源電極1，η+源區2，柵氧化層 3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型襯底8，埋介質層9 (介電常數Ic1)， 埋介質層10 (介電常數lc2)。圖3是變摻雜部分SOI高壓器件結構示意圖。其中源電極l，n+源區2，柵氧化層 3, η型有源層4 (從源極到漏極分為3個區，摻雜濃度依次為ni，Ii2和η3)，η+漏區5，漏電極 6，ρ型溝道區7，ρ型襯底層8，部分埋二氧化硅層9。圖4是具有埋層的硅基高壓器件結構示意圖。其中源電極1，η+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型襯底層8，η型埋層9。圖5是具有背柵效應的SOI高壓器件結構示意圖。其中源電極1，η+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型襯底層8，背柵電極9，埋二氧化硅層10。圖6是基于襯底偏壓技術的埋層硅基功率器件結構示意圖。其中源電極1，η+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型外延層8，襯底電極 9，ρ型埋層10，η型襯底11，柵電極12，襯底電極區13。
圖7是基于襯底偏壓技術的簡單埋層硅基功率器件結構示意圖。其中源電極1， n+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型外延層8，襯底電極9，ρ型埋層10，η+型襯底11，柵電極12。圖8是基于襯底偏壓技術的D-RESURF硅基功率器件結構示意圖。其中源電極1， η+源區2，柵氧化層3，η型有源層4，η+漏區5，漏電極6，ρ型溝道區7，ρ型外延層8，襯底電極9，表面注入ρ型區10，η型襯底11，柵電極12，襯底電極區13。圖9是基于襯底偏壓技術的變摻雜硅基功率器件結構示意圖。其中源電極1，η+ 源區2，柵氧化層3，η型有源層4 (從源到漏分為η個區，摻雜濃度依次為叫，……叫，……， ηη)，η+漏區5，漏電極6，ρ型溝道區7，ρ型外延層8，襯底電極9，襯底電極區10，η型襯底 11，柵電極12。圖10是SB B-LDMOS等勢線分布圖。圖10至圖14的仿真參數相同，仿真參數為， SBB-LDM0S 有源層4摻雜濃度和厚度分別為6X IO15CnT3和2um，ρ型外延層8摻雜濃度和厚度分別為5 X IO14cm-3和30um，襯底9電壓530V, η型襯底11摻雜濃度5 X IO14CnT3，擊穿電壓為735V ；常規LDMOS 擊穿電壓為345V，有源層4摻雜濃度和厚度分別為4. 5 X 1015cm_3 和2um，ρ型襯底摻雜濃度5X 1014Cm_3。圖11是常規LDMOS器件等勢線分布圖。圖12是功率器件表面電場分布圖。圖13是功率器件漏端縱向電場分布圖。圖14是功率器件源端縱向電場分布圖。圖15是功率器件擊穿電壓和導通電阻與漂移區濃度的關系。仿真參數為，SB B-LDMOS :有源層4摻雜濃度和厚度分別為5 X 1015cm_3和2um，ρ型外延層8摻雜濃度和厚度分別為3 X IO14cm-3和50um，襯底電壓770V, η型襯底11摻雜濃度3 X IO14CnT3，擊穿電壓為 760V ；常規LDMOS 擊穿電壓為370V，有源層摻雜濃度和厚度分別為3. 5 X IO15CnT3和2um，ρ 型襯底摻雜濃度3X1014cm_3。圖16是基于襯底偏壓技術的橫向絕緣柵雙極型功率晶體管。其中陰極1，n+陰極區2，柵氧化層3，η型有源層4，ρ+陽極區5，陽極6，ρ型溝道區7，ρ型外延層8，襯底電極9，ρ型埋層10，η型襯底11，柵電極12，襯底電極區13，η型緩沖層14。圖17是基于襯底偏壓技術的PN 二極管。其中陽極1，η+陽極區2，ρ型外延層3， η型有源層4，η+陰極區5，陰極6，η+型襯底層7，襯底電極8。
具體實施例方式采用本發明的基于襯底偏壓技術的硅基功率器件結構，可以得到性能優良的高擊穿電壓和低導通損耗的功率器件，尤其可以實現600V-1200V的高壓硅基功率器件。根據本發明提供的基于襯底偏壓技術的硅基高壓器件結構，包括基于襯底偏壓技術的埋層硅基功率器件結構(圖6和圖7)、基于襯底偏壓技術的的D-RESURF硅基功率器件結構(圖8)和基于襯底偏壓技術的變摻雜硅基功率器件結構(圖9)。基于襯底偏壓技術的硅基器件結構可以結合表面終端技術形成多種器件結構，這些終端技術和結構為場限環技術、場板技術、 RESURF技術、double RESURF技術、橫向變摻雜技術、和Superjunction結構等。采用本發明的基于襯底偏壓技術的硅基功率器件結構可以用于制作性能優良的各類新結構功率器件，包括橫向雙擴散場效應晶體管，橫向絕緣柵雙極型功率晶體管(圖 16)，PN 二極管(圖17)、橫向晶閘管等常見功率器件。 基于襯底偏壓技術的硅基功率器件結構，器件的整體材料包括有源層、電極區、外延層，埋層和襯底層等，可以是硅，碳化硅，砷化鎵或者鍺硅，其導電類型可以是η型或ρ型。
權利要求
1.基于襯底偏壓技術的硅基功率器件結構，包括有源層G)，外延層(8)，襯底電極(9) 和襯底層(11)，其特征是，所述外延層(8) —側與有源層(4)相連，另一側與襯底層(11)相連；有源層(4)位于外延層(8)的上方，襯底電極區(1 與襯底層(11)相連。
2.根據權利要求1所述的基于襯底偏壓技術的硅基功率器件結構，其特征是，襯底層 (11)可采用低摻雜襯底，在襯底層背面離子注入形成襯底電極區(13)，在襯底電極區(13) 上制作金屬電極(9)；襯底層也可采用高摻雜襯底，可直接在襯底背面制作金屬電極。
3.根據權利要求1或2所述的基于襯底偏壓技術的硅基功率器件結構，其特征是，襯底層(11)、外延層(8)和有源層(4)之間相鄰層的雜質電荷類型相反，當襯底層(11)摻雜為η型時，外延層(8)摻雜為ρ型，有源層(4)為η型；當襯底層(11)摻雜為ρ型時，外延層⑶摻雜為η型，有源層⑷為P型。
4.根據權利要求1或2所述的基于襯底偏壓技術的硅基功率器件結構，其特征是，襯底電極(9)上所加的偏置電壓應保證襯底層(11)和外延層(8)所構成的ρη結處于反偏狀態，當襯底層(11)為η型時，襯底電壓相對地為正電壓；當襯底層(11)為P型時，襯底電壓相對地為負電壓。
5.根據權利要求1或2所述的基于襯底偏壓技術的埋層硅基功率器件結構，其特征是， 在溝道區下方形成P型埋層(10)，ρ型埋層(10)與溝道區(7)、外延層(8)和有源層(4)相連；P型埋層(10)的電荷類型與溝道區(7)的電荷類型相同，與外延層(8)的電荷類型相同，與有源層的電荷類型相反。
6.根據權利要求1或2所述的基于襯底偏壓技術的D-RESURF硅基功率器件結構，其特征是，在有源層中部形成表面離子注入區(10)，表面離子注入區(10)的電荷類型與有源層電荷類型相反；表面離子注入區(10)位于有源層(4)上表面，與有源層(4)相連。
7.根據權利要求1或2所述的基于襯底偏壓技術的硅基功率器件結構，可以結合功率器件表面終端技術形成多種器件結構，這樣的終端技術包括場限環技術、場板技術、 RESURF技術、double RESURF技術、橫向變摻雜技術和Superjunction結構等。
8.根據權利要求1或2所述的基于襯底偏壓技術的硅基功率器件結構，包括通常功率器件的所有結構組成部分，其特征是，它還具有這樣的器件包括橫向雙擴散場效應晶體管、橫向絕緣柵雙極型功率晶體管、PN 二極管和橫向晶閘管等常見功率器件。
9.根據權利要求1或2所述的基于襯底偏壓技術的硅基功率器件結構，其特征是，器件的整體材料包括有源層、電極區、外延層，埋層和襯底層等，可以是硅，碳化硅，砷化鎵或者鍺硅，其導電類型可以是η型或P型。
全文摘要
本發明屬于半導體功率器件技術領域。基于襯底偏壓技術的硅基功率器件是通過導電類型相反的復合襯底結構形成反向偏置的PN結，襯底電場調制體內電場分布，降低縱向電場峰值，而且使器件縱向由常規功率器件的承擔全部阻斷電壓變為僅承擔阻斷電壓的一部分，二者使得器件耐壓提高，改善功率器件在導通電阻和擊穿電壓間的折中關系。利用本發明提供的硅基襯底偏壓技術，可靈活結合多種表面終端技術設計器件結構。利用本發明可制作各類性能優良高耐壓器件，例如橫向雙擴散場效應晶體管、PN二極管和橫向絕緣柵雙極型功率晶體管等功率器件。
文檔編號H01L29/06GK102412297SQ20111024174
公開日2012年4月11日 申請日期2011年8月16日 優先權日2011年8月16日
發明者左園, 李琦 申請人:桂林電子科技大學