專利名稱：一種用于集成電路制造的場(chǎng)區(qū)隔離方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路制造工藝技術(shù)領(lǐng)域，具體是一種實(shí)現(xiàn)場(chǎng)區(qū)隔離的工藝方法。
背景技術(shù)：
隨著半導(dǎo)體工藝技術(shù)的發(fā)展，MOS晶體管的尺寸不斷縮小。然而目前傳統(tǒng)的硅基半導(dǎo)體工藝線寬已接近物理極限，這種情況下，如何提升晶體管溝道載流子遷移率以提升晶體管性能已成為半導(dǎo)體制造領(lǐng)域的一個(gè)重要問題。為解決這一問題，目前采用最廣的就是應(yīng)變硅技術(shù)，即通過不同的工藝方法使硅溝道發(fā)生應(yīng)變，從而改變硅溝道的能帶結(jié)構(gòu)，進(jìn)而提升溝道載流子遷移率(參見文獻(xiàn)J.L.Hoyt，H. Μ. Nayfeh, et al. , "Strained Silicon MOSFET Technology", in IEDM Tech. Dig.，2002，pp23_26 ；及文獻(xiàn)S. E. Thompson, M. Armstrong, et al. , "A90-nm Logic Technology Featuring Strained-Silicon，，，IEEE Trans. On Electron Devices, Vol. 51, No. 11，ppl790_1797，2004)。此外，提高載流子遷移率還可以通過采用其它高遷移率材料來實(shí)現(xiàn)，如鍺(Ge)，其電子遷移率是硅的2. 7倍，空穴遷移率是硅的3. 8倍；目前具有良好性能的鍺MOS晶體管實(shí)例已經(jīng)制備出來(參見文獻(xiàn) T. Nishimura, C. H. Lee, et al. , "Eletron Mobility in High-k Ge-MISFETs Goes Up to Higher” in VLSI Tech. Dig.，2010，pp209_210.)。另外，在集成電路制造工藝中，一個(gè)很重要的問題是晶體管與晶體管之間的隔離， 即場(chǎng)區(qū)隔離，如圖1所示。局部氧化隔離(L0C0S)和淺槽隔離(STI)是被廣泛采用的兩種場(chǎng)區(qū)隔離方法，如圖2和圖3所示。L0C0S隔離是通過氧化場(chǎng)區(qū)硅襯底材料獲得氧化隔離層。其大致實(shí)施步驟是首先在硅襯底上生長(zhǎng)一層熱氧化層并淀積一層氮化硅層；而后光刻有源區(qū)，并以光刻膠為掩膜刻蝕場(chǎng)區(qū)的熱氧化層和氮化硅層；隨后將硅片送入氧化爐以氮化硅為掩膜氧化獲得場(chǎng)區(qū)氧化隔離層。而對(duì)于Ge襯底來說，由于Ge的氧化物不穩(wěn)定，不能作為場(chǎng)區(qū)隔離材料，因此傳統(tǒng)的L0C0S隔離方法不適用于鍺基集成電路制造工藝。STI隔離是把場(chǎng)區(qū)硅襯底刻蝕掉，用化學(xué)氣相沉積(CVD)法往場(chǎng)區(qū)硅槽里填充氧化硅。其大致實(shí)施步驟是首先在硅襯底上生長(zhǎng)一層熱氧化層并淀積一層氮化硅層；光刻有源區(qū)并以光刻膠為掩膜刻蝕掉場(chǎng)區(qū)的熱氧化層和氮化硅層，并進(jìn)一步向下刻蝕場(chǎng)區(qū)硅襯底開出隔離槽；去除光刻膠并用CVD法向隔離槽中填充氧化硅；隨后用化學(xué)機(jī)械拋光法 (CMP)以氮化硅層為停止層去除多余的氧化硅；最后用濕法腐蝕去除氮化硅層和熱氧化層。由此看出，1)STI方法比L0C0S方法更復(fù)雜，2)同時(shí)STI必須要用CMP工藝，工藝成本更高，且對(duì)鍺基片來說會(huì)帶來一定的碎片風(fēng)險(xiǎn)。因此，傳統(tǒng)的STI方法亦不適用于鍺基集成電路制造工藝。
發(fā)明內(nèi)容
基于上述情況，本發(fā)明的目的是提供一種場(chǎng)區(qū)隔離方法，利用該方法解決鍺基等集成電路工藝中的場(chǎng)區(qū)隔離問題。本發(fā)明的隔離方法，其基本原理是通過在場(chǎng)區(qū)注入硅離子(Si+)，并利用熱氧化形成場(chǎng)區(qū)氧化硅隔離層。本發(fā)明的具體技術(shù)方案如下1)在半導(dǎo)體襯底上通過光刻定義出有源區(qū)和場(chǎng)區(qū)；2)利用注入掩膜在場(chǎng)區(qū)進(jìn)行硅離子注入；3)去除注入掩膜；4)熱氧化獲得場(chǎng)區(qū)氧化硅隔離層；5)通過選擇腐蝕去除有源區(qū)表面氧化物，獲得場(chǎng)區(qū)隔離結(jié)構(gòu)。所述半導(dǎo)體襯底可以是鍺、硅、硅鍺合金、砷化鎵、銦鎵砷中的一種。所述注入掩膜可以是光刻膠、氧化硅、氮化硅、金屬薄膜等，也可以上述薄膜的任何可能的組合掩膜，掩膜總厚度范圍為IOnm 10 μ m。所述場(chǎng)區(qū)硅離子注入的能量范圍為20KeV 200KeV，注入劑量范圍為1012/cm2 1019/cm2，具體數(shù)值由場(chǎng)區(qū)隔離氧化硅層的設(shè)計(jì)厚度決定。所述熱氧化獲得場(chǎng)區(qū)氧化硅的氧化氣氛為氧氣，氧化溫度范圍為300°C 1200 "C。在有源區(qū)和場(chǎng)區(qū)定義之后，在場(chǎng)區(qū)注入硅離子，去除注入掩膜之后，利用熱氧化在場(chǎng)區(qū)生成隔離所需要的氧化硅，最后利用選擇腐蝕去除有源區(qū)表面熱氧化生成的氧化物。 本發(fā)明既可以獲得用于集成電路制造工藝的場(chǎng)區(qū)隔離結(jié)構(gòu)，同時(shí)工藝制備流程采用常用工藝，制備方法簡(jiǎn)單。
下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步說明圖1是集成電路制造工藝中的場(chǎng)區(qū)隔離示意圖；圖2是LOCOS隔離方法示意圖，其中(a)為流程圖，(b)為工藝示意圖；圖3是STI隔離方法示意圖，其中(a)為流程圖，(b)為工藝示意圖；圖4是本發(fā)明所述的隔離方法流程圖；圖5是以鍺襯底平面工藝為例對(duì)本發(fā)明作詳細(xì)說明，其中圖5 (a)是在鍺襯底上淀積一層氧化硅作注入掩膜，并涂上一層光刻膠；圖5 (b)是在鍺襯底上光刻和刻蝕定義出有源區(qū)和場(chǎng)區(qū)；圖5 (C)是去除光刻膠；圖5(d)是以氧化硅為注入掩膜對(duì)場(chǎng)區(qū)進(jìn)行硅離子注入；圖5 (e)是通過濕法腐蝕去除有源區(qū)表面的氧化硅注入掩膜；圖5(f)是利用熱氧化生成場(chǎng)區(qū)氧化硅隔離層，同時(shí)在有源區(qū)表面會(huì)生成氧化鍺；圖5 (g)是通過濕法腐蝕去除有源區(qū)表面氧化鍺，獲得最終的場(chǎng)區(qū)隔離結(jié)構(gòu)。圖6是以鍺襯底多柵工藝為例對(duì)本發(fā)明作詳細(xì)說明，其中圖6 (a)是在鍺襯底上淀積一層氧化硅作注入掩膜，并涂上一層光刻膠；圖6 (b)是在鍺襯底上光刻和刻蝕定義出有源區(qū)和場(chǎng)區(qū)；圖6 (C)是去除光刻膠；圖6(d)是以氧化硅為注入掩膜對(duì)場(chǎng)區(qū)進(jìn)行硅離子注入；圖6 (e)是通過濕法腐蝕去除有源區(qū)表面的氧化硅注入掩膜；
圖6(f)是利用熱氧化生成場(chǎng)區(qū)氧化硅隔離層，同時(shí)在有源區(qū)表面會(huì)生成氧化鍺；圖6 (g)是通過濕法腐蝕去除有源區(qū)表面氧化鍺，獲得最終的場(chǎng)區(qū)隔離結(jié)構(gòu)。
具體實(shí)施例方式本發(fā)明的場(chǎng)區(qū)隔離方法的基本流程如圖4所示，在有源區(qū)和場(chǎng)區(qū)定義之后，在場(chǎng)區(qū)注入硅離子，去除注入掩膜之后，利用熱氧化在場(chǎng)區(qū)生成隔離所需要的氧化硅，最后利用選擇腐蝕去除有源區(qū)表面熱氧化生成的氧化物。下面以鍺襯底和氧化硅掩膜為例，對(duì)本發(fā)明所述隔離方法做進(jìn)一步詳細(xì)說明，如圖5和圖6所示，其中圖5為平面工藝，圖6為多柵工藝。首先，在鍺襯底上淀積一層氧化硅作離子注入掩膜，如圖5(a)和圖6(a)所示，所述氧化硅掩膜厚度根據(jù)注入能量和劑量而定，所述氧化硅掩膜的厚度范圍為IOnm IOum;然后，光刻定義出有源區(qū)和場(chǎng)區(qū)，并以光刻膠為掩膜用干法或濕法刻蝕的方法去除場(chǎng)區(qū)表面的氧化硅掩膜層，如圖5(b)和圖6(b)所示，其中，圖6(b)的多柵工藝中，還需要進(jìn)一步向下將鍺襯底刻蝕一定深度，刻蝕深度由多柵晶體管溝道的高度決定；然后，去除有源區(qū)表面光刻膠，如圖5(c)和圖6(c)所示；隨后，利用有源區(qū)表面的氧化硅作注入掩膜對(duì)場(chǎng)區(qū)進(jìn)行硅離子注入，如圖5(d)和圖6(d)所示，所述硅離子注入的能量和劑量由場(chǎng)區(qū)隔離層的設(shè)計(jì)厚度決定，硅離子注入的能量范圍是20KeV 200KeV，所述硅離子注入的劑量范圍為1012/cm2 1019/cm2 ；然后，利用濕法刻蝕辦法去除有源區(qū)表面的氧化硅掩膜層，如圖5(e)和圖6(e)所示；然后，將基片裝入氧化爐中進(jìn)行熱氧化，生成所需要的場(chǎng)區(qū)氧化硅隔離層，如圖 5(f)和圖6(f)所示，所述熱氧化的氣氛是氧氣，所述熱氧化的溫度范圍是300°C 1200°C; 氧化過程中，有源區(qū)表面也會(huì)有氧化鍺生成；最后，利用濕法腐蝕的辦法將有源區(qū)表面的氧化鍺去除，獲得最終的場(chǎng)區(qū)隔離結(jié)構(gòu)，如圖5(g)和圖6(g)所示。本發(fā)明所述的隔離方法，既可以獲得用于集成電路制造工藝的場(chǎng)區(qū)隔離結(jié)構(gòu)，同時(shí)工藝制備流程采用常用工藝，制備方法簡(jiǎn)單。
權(quán)利要求
1.一種用于集成電路制造的場(chǎng)區(qū)隔離方法，其步驟包括1)在半導(dǎo)體襯底上通過光刻定義出有源區(qū)和場(chǎng)區(qū)；2)利用注入掩膜在場(chǎng)區(qū)進(jìn)行硅離子注入；3)去除注入掩膜；4)熱氧化獲得場(chǎng)區(qū)氧化硅隔離層；5)通過選擇腐蝕去除有源區(qū)表面氧化物，獲得場(chǎng)區(qū)隔離結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體襯底是鍺、硅、硅鍺合金、砷化鎵、銦鎵砷中的一種。
3.如權(quán)利要求1所述的方法，其特征在于，所述注入掩膜是光刻膠、氧化硅、氮化硅、金屬薄膜或上述薄膜的任何可能的組合掩膜，掩膜總厚度范圍為IOnm 10 μ m。
4.如權(quán)利要求1所述的方法，其特征在于，所述場(chǎng)區(qū)硅離子注入的能量范圍為20KeV 200KeV，注入劑量范圍為1012/cm2 1019/cm2。
5.如權(quán)利要求1所述的方法，其特征在于，所述熱氧化獲得場(chǎng)區(qū)氧化硅的氧化氣氛為氧氣，氧化溫度范圍為300°C 1200°C。
全文摘要
本發(fā)明公開了一種用于集成電路制造的場(chǎng)區(qū)隔離方法，該方法在有源區(qū)和場(chǎng)區(qū)定義之后，在場(chǎng)區(qū)注入硅離子，去除注入掩膜之后，利用熱氧化在場(chǎng)區(qū)生成隔離所需要的氧化硅，最后利用選擇腐蝕去除有源區(qū)表面熱氧化生成的氧化物。本發(fā)明既可以獲得用于集成電路制造工藝的場(chǎng)區(qū)隔離結(jié)構(gòu)，同時(shí)工藝制備流程采用常用工藝，制備方法簡(jiǎn)單。
文檔編號(hào)H01L21/762GK102270598SQ201110240190
公開日2011年12月7日 申請(qǐng)日期2011年8月19日 優(yōu)先權(quán)日2011年8月19日
發(fā)明者云全新, 安霞, 張興, 黃如 申請(qǐng)人:北京大學(xué)