專利名稱：一種減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法
技術領域：
本發明涉及半導體制造領域，尤其涉及一種使用高深寬比工藝填充的淺溝槽隔離技術。
背景技術：
現今的集成電路制造工藝中，二氧化硅和氮化硅是工藝常用的介質薄膜。圖1是二氧化硅(SiO2)和氮化硅(SiN)各種特性的對比表格；如圖1所示，由于氮化硅的密度相對二氧化硅的更高，更致密，所以廣泛應用于鈍化層次，以阻擋對于鈉(Na)和水汽的擴散；而二氧化硅對于水汽的阻擋作用并不十分明顯，例如在氧化工藝中，有濕氧和水汽氧化兩種工藝，其在反應的后期，將會進入擴散控制階段，對于較厚的氧化硅膜，水汽依然可以通過氧化硅薄膜進行擴散，到達Si/Si02界面，從而完成氧化過程。采用高深寬比工藝(High Aspect Ratio Process，簡稱HARP)填充的淺溝槽隔離 (shallow trench isolation，簡稱STI)技術中，為了消除填充過程中形成的細縫，HARP需要一步專門的致密化處理，在該步工藝中，為了取得更好的修補能力，通常在反應環境中有水汽的存在，由于水汽可以通過氧化硅襯墊層進行擴散到達Si/Si02表面，在退火的高溫作用下，水汽在Si/Si02表面會與硅發生氧化反應，進而造成有源區線寬的損失，如圖2所示， 該步工藝導致有源區的線寬從D減小至d，其損失可以達到7 10nm。2006年Infineon公司發表了用于45nm及以下工藝的HARP填充STI技術(STI Gap-Fill Technology with High Aspect Ratio Process for 45nm CMOS and beyond)的論文，其中闡述了在退火過程中對有源區(active area)關鍵尺寸(critical dimension, 簡稱⑶)造成的損失，并推薦使用Si3N4材料作為STI的襯墊層(liner)。但由于Si3N4材料與硅之間有非常大的晶格常數的差異，會導致嚴重的漏電問題。2010年Chan-Yuan Hu等人發表了一種使用DPN方法處理的SiON襯墊層工藝， 以用于 40nm 低功耗工藝(Ultrathin DPN STI SiON liner for 40 nm low-power COMS technology)，其中使用原位水氣生成工藝(In Situ Steam Generation，簡稱ISSG)和去耦等離子氮化(Decoupled Plasma Nitridation，簡稱DPN)生成STI的襯墊層(liner)來改善亞閾值區電流，結漏電等器件特性。但是DPN是一種去耦(decoupled)的等離子處理， 所以對于氧化層(oxide)的氮化處理只限于表面，這對于厚度為幾十A的氧化層而言是不夠的，即該方案并不能完全解決HARP退火(anneal)工藝中的水汽對于有源區關鍵尺寸的影響，且由于業界常用的退火(anneal)條件中，帶水汽的退火溫度通常大于700°C，而水在高溫下的擴散系數比較大，就需要更高、更寬的氮(N)濃度來阻止水汽的擴散。另外，由于 ISSG和DPN的基臺是柵氧基臺，成本極高，在STI模塊使用該基臺會導致每小時制備的晶圓數(wafers per hour，簡稱WPH)大幅度減小，增加工廠的運營成本。圖3-6為對二氧化硅(SiO2)進行不同工藝的氮化處理后的結構示意圖，其中，M為非硅(Si)物質；如圖3所示，為采用混合生長(mixture growth)工藝利用一氧化氮(NO) /氧氣(O2)對硅進行氧化，由于一氧化氮(NO)的存在，在生長的氧化膜中存在大量的氮(N)， 并且具有比較高的濃度；如圖4所示，為采用退火(Anneal)工藝利用一氧化二氮(N2O)對二氧化硅進行氮化，氮(N)的分布靠近硅(Si)表面，并且濃度極低；如圖5所示，為采用退火 (Anneal)工藝利用一氧化氮(NO)對二氧化硅進行氮化，氮(N)主要分布在硅(Si )表面，并且N濃度較高；如圖6所示，為采用去偶等離子氮化(decoupled plasma nitridation)工藝對二氧化硅進行氮化，氮(N)主要分布在二氧化硅(SiO2)表面；所以，由圖3-6對比可知， 采用一氧化氮(NO) /氧氣(O2)混合生長和采用一氧化氮(NO)退火(Anneal)處理工藝可以得到比較高的N濃度分布，而采用去偶等離子體氮化方法雖然也可以得到良好的N濃度分布，但由于前面所述DPN工藝的相關問題，并不建議在工藝中加以應用。
發明內容
本發明公開了一種減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，包括以下步驟
步驟Sl 在硅襯底上生長氧化物層，淀積氮化物層，光刻后，刻蝕氮化物層、氧化物層和硅襯底，形成淺溝槽凹槽；
步驟S2 采用傳統工藝或混合氧化工藝于淺溝槽凹槽的底部及其側壁上的硅襯底上生長淺溝槽隔離區(STI)的襯墊層(liner)，該襯墊層(liner)覆蓋淺溝槽凹槽的底部及其側壁；
步驟S3 采用高深寬比工藝(HARP)工藝對覆蓋有襯墊層(liner)的淺溝槽凹槽進行填充、致密后，形成淺溝槽隔離區域中的隔離介質。步驟S4 采用淺溝槽隔離區(STI)機械化學研磨(CMP)及后續工藝，形成完整的淺溝槽隔離區(STI)。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，所述傳統工藝即在淺溝槽凹槽的底部及其側壁上采用傳統氧化工藝初始生長氧化物薄膜后， 并采用一氧化氮對該氧化物薄膜進行氮化處理，以形成覆蓋氧化物薄膜的襯墊層(liner)。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，初始生長的氧化物薄膜采用傳統的氧化爐進行工藝。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，氮化后的襯墊層(1 iner )所包含的氮(N)主要分布在襯墊層和硅的表面位置。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，所述混合工藝即采用一氧化氮(NO) /氧氣(O2)對淺溝槽凹槽及其側壁上的硅表面進行混合氧化工藝，以生長覆蓋在淺溝槽凹槽及其側壁上的襯墊層(liner)。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，所述的混合氧化工藝，即在氧化過程中，采用傳統氧化方案加一氧化氮(NO) /氧氣(O2)氧化兩步氧化完成。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，氮化后的襯墊層(liner)所包含的氮(N)均勻分布在整個襯墊層厚度范圍內。上述的減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法，其中，所述襯墊層(liner)的材質為SiON。
綜上所述，由于采用了上述技術方案，本發明提出一種減小高深寬比工藝(HARP) 填充淺溝隔離槽關鍵尺寸損失的方法，通過采用一氧化氮對初始生長的氧化硅襯墊層的氮化處理或者使用一氧化氮(NO) /氧氣(O2)對硅表面的混合氧化，在氧化硅襯墊層中形成一層致密的氮氧化硅薄膜，從而增強了氧化硅襯墊層對于水汽的阻擋能力，以減少高深寬比工藝(HARP)工藝所必需致密化工藝對有源區線寬造成的損失，且能合理的控制成本，相應的增加了工藝窗口。
圖1是本發明背景技術中二氧化硅和氮化硅各種特性的對比表格；
圖2是本發明背景技術中高高寬比致密工藝中有源區線寬損失結構示意圖； 圖3-6是本發明背景技術中對二氧化硅進行不同工藝的氮化處理后的結構示意圖； 圖7-10是本發明采用常規氧化氮化工藝形成淺溝槽的流程示意圖； 圖11-14是本發明采用常規氧化后進行熱退火工藝形成淺溝槽的流程示意圖。
具體實施例方式下面結合附圖對本發明的具體實施方式
作進一步的說明 實施例一
如圖7-10所示，一種減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方法 例如采用一氧化氮(NO) /氧氣(O2)的混合氧化方案。首先，采用傳統的氧化爐，淀積氧化物層11覆蓋硅(Si)襯底1上，再淀積氮化物層12覆蓋氧化物層11，見圖7 ；光刻后，回蝕氮化物層12、氧化物層11和硅襯底1，形成淺溝槽凹槽13，見圖8。之后，采用常規的襯墊層(liner)氧化工藝，對淺溝槽凹槽13的底部及其側壁上刻蝕后剩余的硅襯底I1進行氧化工藝，生長氧化物薄膜14覆蓋淺溝槽13的底部及其側壁， 見圖9 ；之后，改變氧化環境氣體，利用一氧化氮(NO) /氧氣(O2)進行混合氧化繼續生長氮氧化物薄膜(Oxynitride) 15，該氮氧化物薄膜15覆蓋在之前生長的氧化物薄膜14上，最終得到的薄膜14和薄膜15的組合結構，材質分別為SiO2和SiON，見圖10。最后，采用高深寬比工藝(HARP)對覆蓋有剩余的氧化物薄膜141和氮氧化物薄膜15的淺溝槽凹槽131進行填充(filling)、致密(densify)，以形成淺溝槽隔離區域 (shallow trench isolation,簡禾爾 STI)。由于氧化物薄膜141上覆蓋有氮化物薄膜15，從而提高了由他們組成的STI襯墊層在致密工藝時對水汽的阻擋能力，進而減少了 HARP工藝中對于有源區關鍵尺寸造成的損失。實施例二
如圖11-14所示，一種減小高深寬比工藝(HARP)填充淺溝隔離槽關鍵尺寸損失的方
法
例如采用一氧化氮對初始生長的氧化硅襯墊層的氮化處理方案。首先，采用傳統的氧化爐，淀積氧化物層21覆蓋硅(Si)襯底2上，再淀積氮化物層22覆蓋氧化物層21，見圖11 ；光刻后，回蝕氮化物層22、氧化物層21和硅襯底2，形成淺溝槽凹槽23，見圖12。之后，采用常規的襯墊層(liner)氧化工藝，對淺溝槽凹槽23的底部及其側壁上刻蝕后剩余的硅襯底21進行氧化工藝，生長氧化物薄膜24覆蓋淺溝槽23的底部及其側壁， 見圖13 ；采用退火(anneal)工藝，利用一氧化氮(NO)對氧化物薄膜24進行氮化處理，將氧化物薄膜24氮化為氮氧化物薄膜(Oxynitride) 25，氮氧化物薄膜25的材質為SiON，其中氮(N)主要分布在氮氧化物薄膜25和剩余的硅襯底21的接觸面附近。最后，采用高深寬比工藝(HARP)對覆蓋氮氧化物薄膜25的淺溝槽凹槽231進行填充(filling)、致密(densify)，以形成淺溝槽隔離區域(shallow trench isolation，簡稱 STI)。由于剩余的硅襯底I1上覆蓋有氮氧化物薄膜25，從而提高了由其構成的STI襯墊層在致密工藝時對水汽的阻擋能力，進而減少了 HARP工藝中對于有源區關鍵尺寸造成的損失。綜上所述，由于采用了上述技術方案，本發明提出一種減小高深寬比工藝(HARP) 填充淺溝隔離槽關鍵尺寸損失的方法，通過采用一氧化氮對初始生長的氧化硅襯墊層的氮化處理或者使用一氧化氮(NO) /氧氣(O2)對硅表面的混合氧化，在氧化硅襯墊層中形成一層致密的氮氧化硅薄膜，從而增強了氧化硅襯墊層對于水汽的阻擋能力，以減少高深寬比工藝(HARP)工藝所必需致密化工藝對有源區線寬造成的損失，且能合理的控制成本，相應的增加了工藝窗口。以上對本發明的具體實施例進行了詳細描述，但其只是作為范例，本發明并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本發明進行的等同修改和替代也都在本發明的范疇之中。因此，在不脫離本發明的精神和范圍下所作的均等變換和修改，都應涵蓋在本發明的范圍內。
權利要求
1.一種減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，包括以下步驟步驟Sl 在硅襯底上生長氧化物層，淀積氮化物層，光刻后，刻蝕氮化物層、氧化物層和硅襯底，形成淺溝槽凹槽；步驟S2 采用傳統工藝或混合氧化工藝于淺溝槽凹槽的底部及其側壁上的硅襯底上生長淺溝槽隔離區的襯墊層，該襯墊層覆蓋淺溝槽凹槽的底部及其側壁；步驟S3 采用高深寬比工藝工藝對覆蓋有襯墊層的淺溝槽凹槽進行填充、致密后，形成淺溝槽隔離區域中的隔離介質；步驟S4 采用淺溝槽隔離區機械化學研磨及后續工藝，形成完整的淺溝槽隔離區。
2.根據權利要求1所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，所述傳統工藝即在淺溝槽凹槽的底部及其側壁上采用傳統氧化工藝初始生長氧化物薄膜后，并采用一氧化氮對該氧化物薄膜進行氮化處理，以形成覆蓋氧化物薄膜的襯墊層。
3.根據權利要求2所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，初始生長的氧化物薄膜采用傳統的氧化爐進行工藝。
4.根據權利要求2所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，氮化后的襯墊層所包含的氮主要分布在襯墊層和硅的表面位置。
5.根據權利要求1所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，所述混合工藝即采用一氧化氮/氧氣對淺溝槽凹槽及其側壁上的硅表面進行混合氧化工藝，以生長覆蓋在淺溝槽凹槽及其側壁上的襯墊層。
6.根據權利要求5所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，所述的混合氧化工藝，即在氧化過程中，采用傳統氧化方案加一氧化氮/氧氣氧化兩步氧化完成。
7.根據權利要求5所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，氮化后的襯墊層所包含的氮均勻分布在整個襯墊層厚度范圍內。
8.根據權利要求1所述的減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，其特征在于，所述襯墊層的材質為SiON。
全文摘要
本發明涉及半導體制造領域，尤其涉及一種使用高深寬比工藝填充的淺溝槽隔離技術。本發明公開了一種減小高深寬比工藝填充淺溝隔離槽關鍵尺寸損失的方法，通過采用一氧化氮對初始生長的氧化硅襯墊層的氮化處理或者使用一氧化氮/氧氣對硅表面的混合氧化，在氧化硅襯墊層中形成一層致密的氮氧化硅薄膜，從而增強了氧化硅襯墊層對于水汽的阻擋能力，以減少高深寬比工藝工藝所必需致密化工藝對有源區線寬造成的損失，且能合理的控制成本，相應的增加了工藝窗口。
文檔編號H01L21/762GK102437083SQ20111023523
公開日2012年5月2日 申請日期2011年8月17日 優先權日2011年8月17日
發明者曹永峰 申請人:上海華力微電子有限公司