專利名稱：形成具有導電層和導電通孔的fo-wlcsp的方法和半導體器件的制作方法
技術領域：
本發明一般涉及半導體器件，且更具體地涉及一種形成具有通過聚合物層分離的導電層和導電通孔的扇出晶片級芯片尺度封裝(F0-WLCSP)的方法以及半導體器件。
背景技術：
常常在現代電子產品中發現半導體器件。半導體器件在電部件的數目和密度方面變化。分立的半導體器件一般包含一種類型的電部件，例如發光二極管(LED)、小信號晶體管、電阻器、電容器、電感器、功率金屬氧化物半導體場效應晶體管(M0SFET)。集成半導體器件典型地包含幾百個到數以百萬的電部件。集成半導體器件的示例包括微控制器、微處理器、電荷耦合器件(CXD )、太陽能電池以及數字微鏡器件(DMD )。半導體器件執行各種的功能，諸如信號處理、高速計算、發射和接收電磁信號、控制電子器件、將太陽光轉變為電力以及產生用于電視顯示的視覺投影。在娛樂、通信、功率轉換、網絡、計算機以及消費產品的領域中發現半導體器件。還在軍事應用、航空、汽車、工業控制器和辦公設備中發現半導體器件。半導體器件利用半導體材料的電屬性。半導體材料的原子結構允許通過施加電場或基電流(base current)或通過摻雜工藝而操縱其導電性。摻雜向半導體材料引入雜質以操縱和控制半導體器件的導電性。半導體器件包含有源和無源電結構。包括雙極和場效應晶體管的有源結構控制電流的流動。通過改變摻雜水平和施加電場或基電流，晶體管要么促進要么限制電流的流動。 包括電阻器、電容器和電感器的無源結構創建為執行各種電功能所必須的電壓和電流之間的關系。無源和有源結構電連接以形成電路，這使得半導體器件能夠執行高速計算和其他有用功能。半導體器件一般使用兩個復雜的制造工藝來制造，S卩，前端制造和和后端制造，每一個可能涉及成百個步驟。前端制造涉及在半導體晶片的表面上形成多個管芯。每個管芯典型地是相同的且包含通過電連接有源和無源部件而形成的電路。后端制造涉及從完成的晶片分割(singulate)各個管芯且封裝管芯以提供結構支撐和環境隔離。半導體制造的一個目的是生產較小的半導體器件。較小的器件典型地消耗較少的功率、具有較高的性能且可以更高效地生產。另外，較小的半導體器件具有較小的占位面積，這對于較小的終端產品而言是希望的。較小的管芯尺寸可以通過前端工藝中的改進來獲得，該前端工藝中的改進導致管芯具有較小、較高密度的有源和無源部件。后端工藝可以通過電互聯和封裝材料中的改進而導致具有較小占位面積的半導體器件封裝。圖1示出常規封裝體疊層(PoP)Fo-WLCSP 10，其中半導體管芯12堆疊在半導體管芯14上面且被密封劑16包圍。堆積(build-up)互連結構18在堆疊的半導體管芯12-14 和密封劑上面形成。半導體管芯12和14使用接合引線20和22而電連接到互連結構18。 半導體管芯M被密封劑沈包圍。堆積互連結構28在半導體管芯M和密封劑沈上面形成。半導體管芯M使用接合引線30而電連接到互連結構觀。堆積互連結構18使用在半導體管芯M和密封劑沈的周界周圍形成的凸塊32而電連接到堆積互連結構觀。Fo-WLCSP 10的互連能力受在半導體管芯M周圍形成的密封劑沈的高度需要限制。即，凸塊32必須形成為具有足夠的尺寸以跨越堆積互連結構18和觀之間的空隙。該空隙由密封劑沈的高度指示。因此，密封劑沈的高度限制了凸塊布置選項、凸塊節距、凸塊大小和輸入/輸出(I/O)數目。
發明內容
對于提供一種在半導體管芯周圍不使用密封劑以減小凸塊節距和凸塊大小以及增加凸塊布置選項和I/O數目的R)-WLCSP存在需求。因此，在一個實施例中，本發明是一種形成WLCSP的方法，該方法包含步驟提供第一聚合物層，該第一聚合物層包括在該第一聚合物層內形成的多個接觸焊盤；附連第一聚合物層到載體；將半導體管芯安裝到第一聚合物層；在半導體管芯和第一聚合物層上面形成第二聚合物層；形成通過第一和第二聚合物層的多個第一導電通孔；以及在第二聚合物層上面形成第一導電層。第一導電層電連接到第一導電通孔和半導體管芯。第一導電通孔電連接到接觸焊盤。該方法還包含步驟在第二聚合物層和第一導電層上面形成第三聚合物層；形成通過第三聚合物層的多個第二導電通孔；在第三聚合物層上面形成第二導電層；以及在第三聚合物層和第二導電層上面形成第一互連結構。第二導電通孔電連接到第一導電層。第二導電層電連接到第二導電通孔。在另一實施例中，本發明是一種形成WXSP的方法，該方法包含步驟提供第一聚合物層，該第一聚合物層包括在該第一聚合物層內形成的多個接觸焊盤；附連第一聚合物層到載體；形成通過第一聚合物層的多個第一導電通孔；以及在第一聚合物層上面形成第一導電層。第一導電通孔電連接到接觸焊盤。第一導電層電連接到第一導電通孔。該方法還包含步驟在第一聚合物層上面形成第二聚合物層；將半導體管芯安裝到第二聚合物層；在半導體管芯和第二聚合物層上面形成第三聚合物層；形成通過第二和第三聚合物層的多個第二導電通孔；以及在第三聚合物層上面形成第二導電層。第二導電通孔電連接到第一導電層。第二導電層電連接到第二導電通孔和半導體管芯。該方法還包含步驟在第三聚合物層和第二導電層上面形成第四聚合物層；形成通過第四聚合物層的多個第三導電通孔；在第四聚合物層上面形成第三導電層；以及在第四聚合物層和第三導電層上面形成第一互連結構。第三導電通孔電連接到第二導電層。第三導電層電連接到第三導電通孔。在另一實施例中，本發明是一種形成mxsp的方法，該方法包含步驟提供半導體管芯；在半導體管芯周圍形成第一聚合物層；形成通過第一聚合物層的多個第一導電通孔；在第一聚合物層的第一表面上面形成電連接到第一導電通孔的第一互連結構；以及在第一聚合物層的與第一表面相對的第二表面上面形成第二互連結構。第二互連結構電連接到第一導電通孔。在另一實施例中，本發明是一種mxsp，其包含半導體管芯和在半導體管芯周圍形成的第一聚合物層以及第二聚合物層。多個第一導電通孔通過第一聚合物層而形成。第一互連結構在第一聚合物層的第一表面上面形成，電連接到第一導電通孔的。第二互連結構在第一聚合物層的與第一表面相對的第二表面上面形成。第二互連結構電連接到第一導電通孑L。
圖1說明具有被密封劑包圍的半導體管芯的常規PoP Fo-WLCSP ； 圖2說明具有安裝到其表面的不同類型的封裝的PCB ；
圖3a-3c說明安裝到PCB的代表性半導體封裝的進一步細節； 圖4a4c說明包含多個半導體管芯的半導體晶片；
圖5a-5m說明形成具有通過聚合物層分離的導電層和導電通孔的R)-WLCSP的工藝； 圖6a-6b說明具有通過聚合物層分離的導電層和導電通孔的R)-WLCSP ； 圖7說明具有通過聚合物層分離的導電層和導電通孔的堆疊的R)-WLCSP的PoP布置； 圖8a-8r說明形成具有通過聚合物層分離的導電層和導電通孔的R)_WLCSP的另一工
藝；
圖9說明具有通過聚合物層分離的導電層和導電通孔的R)-WLCSP ； 圖IOa-IOb說明根據圖9形成的PoP R)_WLCSP ；以及圖Ila-Ilb說明根據圖6a-m3形成的PoP Fo-WLCSP0
具體實施例方式在下面的描述中，參考圖以一個或更多實施例描述本發明，在這些圖中相似的標號代表相同或類似的元件。盡管就用于實現本發明目的的最佳模式描述本發明，但是本領域技術人員應當理解，其旨在覆蓋可以包括在如下面的公開和圖支持的所附權利要求及其等價物限定的本發明的精神和范圍內的備選、修改和等價物。半導體器件一般使用兩個復雜制造工藝來制造前端制造和后端制造。前端制造涉及在半導體晶片的表面上形成多個管芯。晶片上的每個管芯包含有源和無源電部件，它們電連接以形成功能電路。諸如晶體管和二極管的有源電部件具有控制電流流動的能力。 諸如電容器、電感器、電阻器和變壓器的無源電部件創建為執行電路功能所必須的電壓和電流之間的關系。通過包括摻雜、沉積、光刻、蝕刻和平坦化的一系列工藝步驟在半導體晶片的表面上形成無源和有源部件。摻雜通過諸如離子注入或熱擴散的技術將雜質引入到半導體材料中。摻雜工藝修改了有源器件中半導體材料的導電性，將半導體材料轉變為絕緣體、導體， 或者響應于電場或基電流而動態地改變半導體材料的導電性。晶體管包含不同類型和摻雜程度的區域，其按照需要被布置為使得當施加電場或基電流時晶體管能夠促進或限制電流的流動。通過具有不同電屬性的材料層形成有源和無源部件。層可以通過部分由被沉積的材料類型確定的各種沉積技術來形成。例如，薄膜沉積可能涉及化學汽相沉積(CVD)、物理汽相沉積(PVD)、電解電鍍和化學電鍍工藝。每一層一般被圖案化以形成有源部件、無源部件或部件之間的電連接的部分。可以使用光刻對層進行圖案化，光刻涉及例如光刻膠的光敏材料在待被圖案化的層上的沉積。使用光，圖案從光掩模轉印到光刻膠。受光影響的光刻膠圖案的部分使用溶劑來去除，露出待被圖案化的底層的部分。光刻膠的剩余部分被去除，留下圖案化層。備選地，一些類型的材料通過使用諸如化學電鍍和電解電鍍這樣的技術來直接向原先沉積/蝕刻工藝形成的區域或空位沉積材料而被圖案化。在現有圖案上沉積材料的薄膜可以放大底層圖案且形成不均勻的平坦表面。需要均勻的平坦表面來生產更小且更致密堆疊的有源和無源部件。平坦化可以用于從晶片的表面去除材料且產生均勻的平坦表面。平坦化涉及使用拋光墊對晶片的表面進行拋光。研磨材料和腐蝕化學物在拋光期間被添加到晶片的表面。組合的研磨物的機械行為和化學物的腐蝕行為去除任何不規則拓撲，導致均勻的平坦表面。后端制造指將完成的晶片切割或分割為各個管芯且然后封裝管芯以用于結構支撐和環境隔離。為了分割管芯，晶片沿著稱為切割線或劃線的晶片的非功能區域被劃片且折斷。使用激光切割工具或鋸條來分割晶片。在分割之后，各個芯片被安裝到封裝基板，該封裝基板包括引腳或接觸焊盤以用于與其他系統部件互連。在半導體管芯上形成的接觸焊盤然后連接到封裝內的接觸焊盤。電連接可以使用焊料凸塊、柱形凸塊、導電膠或引線接合來制成。密封劑或其他成型材料沉積在封裝上以提供物理支撐和電隔離。完成的封裝然后被插入到電系統中且使得半導體器件的功能性對于其他系統部件可用。圖2說明具有芯片載體基板或印刷電路板(PCB)52的電子器件50，該芯片載體基板或印刷電路板(PCB) 52具有安裝在其表面上的多個半導體封裝。取決于應用，電子器件 50可以具有一種類型的半導體封裝或多種類型的半導體封裝。用于說明性目的，在圖2中示出了不同類型的半導體封裝。電子器件50可以是使用半導體封裝以執行一個或更多電功能的獨立系統。備選地，電子器件50可以是較大系統的子部件。例如，電子器件50可以是蜂窩電話、個人數字助理(PDA)、數碼攝像機(DVC)或其他電子通信器件的一部分。備選地，電子器件50可以是圖形卡、網絡接口卡或可以被插入到計算機中的其他信號處理卡。半導體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件或其他半導體管芯或電部件。微型化和重量減小對于這些產品被市場接受是至關重要的。半導體器件之間的距離必須減小以實現更高的密度。在圖2中，PCB 52提供用于安裝到PCB上的半導體封裝的結構支撐和電互連的一般性基板。使用蒸發、電解電鍍、化學電鍍、絲網印刷或者其他合適的金屬沉積工藝，導電信號跡線討在？08 52的表面上或其層內形成。信號跡線M提供半導體封裝、安裝的部件以及其他外部系統部件中的每一個之間的電通信。跡線M還向半導體封裝中的每一個提供功率和接地連接。在一些實施例中，半導體器件具有兩個封裝級別。第一級封裝是用于機械和電附連半導體管芯到中間載體的技術。第二級封裝涉及機械和電附連中間載體到PCB。在其他實施例中，半導體器件可以僅具有第一級封裝，其中管芯被直接機械和電地安裝到PCB。用于說明目的，在PCB 52上示出包括引線接合封裝56和倒裝芯片58的若干類型的第一級封裝。另外，示出在PCB 52上安裝的若干類型的第二級封裝，包括球柵陣列(BGA) 60、凸塊芯片載體(BCC) 62、雙列直插式封裝(DIP) 64、岸面柵格陣列(LGA) 66、多芯片模塊 (MCM)68、四方扁平無引腳封裝(QFN)70以及方形扁平封裝72。取決于系統需求，使用第一和第二級封裝類型的任何組合配置的半導體封裝以及其他電子部件的任何組合可以連接到PCB 52。在一些實施例中，電子器件50包括單一附連的半導體封裝，而其他實施例需要多個互連封裝。通過在單個基板上組合一個或更多半導體封裝，制造商可以將預制部件結合到電子器件和系統中。因為半導體封裝包括復雜的功能性，可以使用較廉價的部件和流水線制造工藝來制造電子器件。所得到的器件較不傾向于發生故障且對于制造而言較不昂貴，導致針對消費者的較少的成本。圖3a_3c示出示例性半導體封裝。圖3a說明安裝在PCB 52上的DIP 64的進一步細節。半導體管芯74包括有源區域，該有源區域包含實現為根據管芯的電設計而在管芯內形成且電互連的有源器件、無源器件、導電層以及電介質層的模擬或數字電路。例如， 電路可以包括一個或更多晶體管、二極管、電感器、電容器、電阻器以及在半導體管芯74的有源區域內形成的其他電路元件。接觸焊盤76是諸如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金 (Au)或銀(Ag)的一層或多層導電材料，且電連接到半導體管芯74內形成的電路元件。在 DIP 64的組裝期間，半導體管芯74使用金-硅共熔層或者諸如熱環氧物或環氧樹脂的粘合劑材料而安裝到中間載體78。封裝體包括諸如聚合物或陶瓷的絕緣封裝材料。導線80和引線接合82提供半導體管芯74和PCB 52之間的電互連。密封劑84沉積在封裝上，以通過防止濕氣和顆粒進入封裝且污染管芯74或引線接合82而進行環境保護。圖北說明安裝在PCB 52上的BCC 62的進一步細節。半導體管芯88使用底層填料或者環氧樹脂粘合劑材料92而安裝在載體90上。引線接合94提供接觸焊盤96和98 之間的第一級封裝互連。模塑料或密封劑100沉積在半導體管芯88和引線接合94上，從而為器件提供物理支撐和電隔離。接觸焊盤102使用諸如電解電鍍或化學電鍍之類的合適的金屬沉積工藝而在PCB 52的表面上形成以防止氧化。接觸焊盤102電連接到PCB 52中的一個或更多導電信號跡線討。凸塊104在BCC 62的接觸焊盤98和PCB 52的接觸焊盤 102之間形成。在圖3c中，使用倒裝芯片類型第一級封裝將半導體管芯58面朝下地安裝到中間載體106。半導體管芯58的有源區域108包含實現為根據管芯的電設計而形成的有源器件、無源器件、導電層以及電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管、電感器、電容器、電阻器以及有源區域108內的其他電路元件。半導體管芯58 通過凸塊110電和機械連接到載體106。使用利用凸塊112的BGA類型第二級封裝，BGA 60電且機械連接到PCB 52。半導體管芯58通過凸塊110、信號線114和凸塊112電連接到PCB 52中的導電跡線M。模塑料或密封劑116被沉積在半導體管芯58和載體106上以為器件提供物理支撐和電隔離。 倒裝芯片半導體器件提供從半導體管芯58上的有源器件到PCB 52上的導電跡線的短導電路徑以便減小信號傳播距離、降低電容且改善整體電路性能。在另一實施例中，半導體管芯 58可以使用倒裝芯片類型第一級封裝來直接機械和電地連接到PCB 52而不使用中間載體 106。圖如示出具有用于結構支撐的基底基板材料122的半導體晶片120，該基底基板材料諸如是硅、鍺、砷化鎵、磷化銦或者碳化硅。如上所述，在晶片120上形成通過劃片線 126分離的多個半導體管芯或組件124。圖4b示出半導體晶片120的一部分的剖面圖。每個半導體管芯124具有有源表面130，該有源表面包含實現為在管芯內形成的且根據管芯的電設計和功能而電互連的有源器件、無源器件、導電層以及電介質層的模擬或數字電路。例如，電路可以包括一個或更多個晶體管、二極管以及在有源表面130內形成的其他電路元件以實現諸如數字信號處理(DSP)、ASIC、存儲器或其他信號處理電路之類的模擬電路或數字電路。半導體管芯IM還可以包含諸如電感器、電容器和電阻器的IPD以用于RF信號處理。在一個實施例中，半導體管芯IM是倒裝芯片類型的半導體芯片。使用PVD、CVD、電解電鍍、化學電鍍工藝或其他合適的金屬沉積工藝而在有源表面 130上形成導電層132。導電層132可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料中的一層或更多層。導電層132操作為電連接到有源表面130上的電路的接觸焊盤。在圖如中，使用鋸條或激光切割工具136，半導體晶片120通過劃片線1 分割成各個半導體管芯124。與圖2和圖3a_3c相關聯，圖5a-5m說明形成具有通過聚合物層分離的導電層和導電通孔的FO - WLCSP的工藝。在圖fe中，基板或載體140包含諸如硅、聚合物、氧化鈹或其他合適的低價剛性材料的臨時或犧牲基底材料以用于結構支撐。在一個實施例中，載體140是膠帶。在載體140上形成聚合物層142。聚合物層142可以是氧化物、氮化物或玻璃材料。使用諸如PVD、CVD、濺射、電解電鍍以及化學電鍍之類的圖案化和金屬沉積工藝，在聚合物層142內形成導電層144。導電層144可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料的一層或更多層。臨時載體或基板146包含諸如硅、聚合物、聚合物復合物、金屬、陶瓷、玻璃、玻璃環氧物、氧化鈹或其他合適的低成本剛性材料的犧牲基底材料以用于結構支撐。在載體146 上面形成作為臨時粘合接合膜或蝕刻停止層的界面層或雙面膠帶148。在圖恥中，以聚合物層142和接觸焊盤144為引導，載體140被安裝到載體146 上面的界面層148。在一個實施例中，聚合物層142堆疊到界面層148。導電層144操作為在管芯附連區域149的周界周圍形成的接觸焊盤陣列。聚合物層142和接觸焊盤144組成互連結構。在圖5c中，通過在箭頭150的方向上的機械剝離從聚合物層142去除載體140。聚合物層142和接觸焊盤144保持貼到界面層148和載體146。備選地，可以通過化學蝕刻、 CMP、機械研磨、熱烘焙、UV光、激光掃描或濕法拆模來去除載體140以露出聚合物層142。在圖5d中，使用拾放操作，來自圖4a4c的半導體管芯1 被安裝到聚合物層 142，其中有源表面130遠離聚合物層定向。半導體管芯IM布置在接觸焊盤144的陣列內的管芯附連區域149上面。在圖k中，在半導體管芯IM和聚合物層142上形成聚合物層154。聚合物層巧4 可以是氧化物、氮化物或玻璃材料。聚合物層154的一部分可以通過蝕刻工藝去除以露出接觸焊盤132以用于后續電互連。在圖5f中，使用機械鉆孔、激光鉆孔或深反應離子蝕刻(DRIE)，形成通過聚合物層IM和142向下延伸到接觸焊盤144的多個通孔156。在圖5g中，使用電解電鍍、化學電鍍工藝或其他合適的金屬沉積工藝，通孔156被填充有Au、Cu、Sn、Ni、Au、Ag、Ti、鎢(W)、多晶硅或其他合適的導電材料以形成ζ方向的導電柱子或通孔158。導電通孔158電連接到接觸焊盤144。圖證示出在半導體管芯124的周界周圍形成通過聚合物層154的導電通孔158 沿著圖5g的線5h4h截取的頂視圖。
使用圖案化和諸如印刷、PVD、CVD、濺射、電解電鍍和化學電鍍之類的金屬沉積工藝而在聚合物層巧4和導電通孔158上面形成導電層或再分配層(RDL)160。導電層160可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料的一層或更多層。導電層160的一個部分電連接到接觸焊盤132和導電通孔158。取決于半導體管芯IM的設計和功能，導電層 160的其他部分可以是電共同的或電隔離的。在圖5i中，在聚合物層巧4和導電層160上面形成聚合物層162。聚合物層162 可以是氧化物、氮化物或玻璃材料。如圖5j所示，使用機械鉆孔、激光鉆孔或DRIE形成通過聚合物層162向下延伸到導電層160的多個通孔164。在圖證中，使用電解電鍍、化學電鍍工藝或其他合適的金屬沉積工藝，通孔164被填充有Au、Cu、Sn、Ni、Au、Ag、Ti、W、多晶硅或其他合適的導電材料以形成ζ方向的導電柱子或通孔166。導電通孔166電連接到導電層 160。使用圖案化和諸如印刷、PVD、CVD、濺射、電解電鍍和化學電鍍之類的金屬沉積工藝而在聚合物層162和導電通孔166上面形成導電層或RDL 168。導電層168可以是Al、 CU、Sn、Ni、AU、Ag或其他合適的導電材料的一層或更多層。導電層168的一個部分電連接到導電通孔166。取決于半導體管芯IM的設計和功能，導電層168的其他部分可以是電共同的或電隔離的。在圖51中，在導電層168上面形成可選凸塊下金屬化部(UBM) 177。在聚合物層 162、導電層168和UBM 177上面形成阻焊層170。阻焊層170的一部分通過蝕刻工藝去除以露出導電層168或UBM 177以用于凸塊形成或附加的封裝互連。備選地，使用PVD、 CVD、印刷、旋涂、噴涂、燒結或熱氧化而在聚合物層162、導電層168和UBM 177上面形成絕緣或鈍化層。絕緣層包含二氧化硅(Si02)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭 (Ta205)、氧化鋁(A1203)或具有類似絕緣和結構屬性的其他材料中的一層或更多層。聚合物層162、導電通孔166、導電層168、UBM 177和光刻膠層170組成互連結構。在圖5m中，使用鋸條或激光切割工具174，半導體管芯IM被分割成各個 Fo-WLCSP 172。圖6a示出在分割之后R)_WLCSP 172的剖面圖。臨時載體146和界面層 148通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘焙、UV光、激光掃描或濕法拆模來去除以露出接觸焊盤144。使用蒸發、電解電鍍、化學電鍍、球滴或絲網印刷工藝，在UMB 177上面沉積導電凸塊材料。凸塊材料可以是具有可選助焊劑溶液的Al、Sn、Ni、AU、Ag、HKBi、CU、焊料及其組合。例如，凸塊材料可以是共熔Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用合適的附連或接合工藝而接合到UBM 177。在一個實施例中，凸塊材料通過加熱材料到其熔點之上而進行回流以形成圓球或凸塊176。在一些應用中，凸塊176被二次回流以改善與UBM 177的電接觸。凸塊還可以被壓縮接合到UBM 177。凸塊176代表可以在UBM 177上面形成的一種類型的互連結構。在R)-WLCSP 172中，半導體管芯IM通過導電層160和168以及導電通孔158和 166電連接到凸塊176和接觸焊盤144以用于外部電互連。在半導體管芯124的周界周圍形成接觸焊盤144和凸塊176的陣列。圖6b示出具有接觸焊盤144的陣列的R)-WLCSP 172 的頂視圖。如圖1所描述的，無密封劑或模塑料地形成i^o-WLCSP 172。而是，在半導體管芯124、導電層160和168、導電通孔158和166以及導電焊盤144周圍形成聚合物層142、巧4和162以提供電隔離和結構支撐。聚合物層142、巧4和162可以形成有比現有技術中發現的密封劑低的高度。因此，聚合物層142、IM和162提供柔性凸塊布置選項、減小的凸塊節距、增加的I/O數量以及減小R)-WLCSP 172的高度。Fo-WLCSP 172適于封裝體疊層(PoP)應用，諸如圖7所示，！7O-WLCSP 178堆疊在 Fo-WLCSP 172 上面。Fo-WLCSP 178 類似于 Fo-WLCSP 172 那樣配置。Fo-WLCSP 172 和 Fo-WLCSP 178之間的電信號路由通過在半導體管芯124的周界周圍形成的凸塊176的陣列。因為沒有金線接合用于i^o-WLCSP之間的信號傳輸，所以互連電感和電容減小且信號完整性改善。反射噪聲和串擾可以通過匹配半導體管芯1 與在聚合物層142、巧4和162中形成的導電層160和168、導電通孔158和166以及接觸焊盤144之間的阻抗而減小。與圖2和3a_3c相關聯，圖8a-8r說明形成具有通過聚合物層分離的導電層和導電通孔的R)_WLCSP的另一工藝。在圖8a中，基板或載體180包含諸如硅、聚合物、氧化鈹或其他合適的低價剛性材料的臨時或犧牲基底材料以用于結構支撐。在一個實施例中，載體180是膠帶。在載體180上形成聚合物層182。聚合物層182可以是氧化物、氮化物或玻璃材料。使用圖案化和諸如PVD、CVD、濺射、電解電鍍以及化學電鍍之類的金屬沉積工藝而在聚合物層182內形成導電層184。導電層184可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料的一層或更多層。臨時載體或基板186包含諸如硅、聚合物、聚合物復合物、金屬、陶瓷、玻璃、玻璃環氧物、氧化鈹或其他合適的低成本剛性材料之類的犧牲基底材料以用于結構支撐。在載體186上面形成作為臨時粘合接合膜或蝕刻停止層的界面層或雙面膠帶188。在圖8b中，以聚合物層182和接觸焊盤184為引導，載體180被安裝到載體186 上面的界面層188。在一個實施例中，聚合物層182堆疊到界面層188。導電層184操作為在聚合物層182的基本整個表面區域之上均勻布置的接觸焊盤陣列。在圖8c中，通過在箭頭190的方向上的機械剝離從聚合物層182去除載體180。 聚合物層182和接觸焊盤184保持貼到界面層188和載體186。備選地，載體180可以通過化學蝕刻、CMP、機械研磨、熱烘焙、UV光、激光掃描或濕法拆模來去除以露出聚合物層182。圖8d示出在去除載體182之后的聚合物層182。如圖Se所示，使用機械鉆孔、激光鉆孔或DRIE，形成通過聚合物層132向下延伸到接觸焊盤184的多個通孔196。在圖8f 中，使用電解電鍍、化學電鍍工藝或其他合適的金屬沉積工藝，通孔196被填充有Au、Cu、 Sn、Ni、Au、Ag、Ti、W、多晶硅或其他合適的導電材料以形成ζ方向的導電柱子或通孔198。 導電通孔198電連接到接觸焊盤184。圖8g示出在接觸焊盤184上面形成的導電通孔198 沿著圖8f的線8g-8g截取的頂視圖。使用圖案化和諸如印刷、PVD、CVD、濺射、電解電鍍和化學電鍍之類的金屬沉積工藝而在聚合物層182和導電通孔198上面形成導電層或者RDL 200。導電層200可以是Al、 CU、Sn、Ni、AU、Ag或其他合適的導電材料的一層或更多層。導電層200的一個部分電連接到導電通孔198。取決于半導體管芯IM的設計和功能，導電層200的其他部分可以是電共同的或電隔離的。在圖他中，在聚合物層182和導電層200上面形成聚合物層202。聚合物層202 可以是氧化物、氮化物或玻璃材料。聚合物層182和202、導電通孔198以及導電層200組成互連結構。在圖8i中，使用拾放操作，來自圖4a4c的半導體管芯1 被安裝到聚合物層 202，其中有源表面130遠離聚合物層定向。在圖8j中，在半導體管芯IM和聚合物層202上面形成聚合物層204。聚合物層 204可以是氧化物、氮化物或玻璃材料。聚合物層204的一部分可以通過蝕刻工藝去除以露出半導體管芯124的接觸焊盤132以用于后續的電互連。在圖池中，使用機械鉆孔、激光鉆孔或DRIE形成通過聚合物層204和202向下延伸到導電層200的多個通孔206。在半導體管芯IM的周界周圍形成通孔206。在圖81中， 使用電解電鍍、化學電鍍工藝或其他合適的金屬沉積工藝，通孔206被填充有Au、Cu、Sn、 Ni、Au、Ag、Ti、W、多晶硅或其他合適的導電材料以形成ζ方向的導電柱子或通孔208。導電通孔208電連接到導電層200。圖8m示出在半導體管芯IM周圍形成的導電通孔208沿著圖81的8m_8m線截取的頂視圖。使用圖案化和諸如印刷、PVD、CVD、濺射、電解電鍍和化學電鍍之類的金屬沉積工藝而在聚合物層204和導電通孔208上面形成導電層或再分配層RDL 210。導電層210可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料的一層或更多層。導電層210的一個部分電連接到接觸焊盤132和導電通孔208。取決于半導體管芯124的設計和功能，導電層 210的其他部分可以是電共同的或電隔離的。在圖8η中，在聚合物層204和導電層210上面形成聚合物層212。聚合物層212 可以是氧化物、氮化物或玻璃材料。如圖8ο所示，使用機械鉆孔、激光鉆孔或DRIE形成通過聚合物層212向下延伸到導電層210的多個通孔214。在圖8ρ中，使用電解電鍍、化學電鍍工藝或其他合適的金屬沉積工藝，通孔214被填充有Au、Cu、Sn、Ni、Au、Ag、Ti、W、多晶硅或其他合適的導電材料以形成ζ方向的導電柱子或通孔216。導電通孔216電連接到導電層210。使用圖案化和諸如印刷、PVD、CVD、濺射、電解電鍍和化學電鍍之類的金屬沉積工藝而在聚合物層212和導電通孔216上面形成導電層或RDL 218。導電層218可以是Al、 CU、Sn、Ni、AU、Ag或其他合適的導電材料的一層或更多層。導電層218的一個部分電連接到導電通孔216。取決于半導體管芯IM的設計和功能，導電層218的其他部分可以是電共同的或電隔離的。在圖8q中，在導電層218上面形成可選的UBM 228。在聚合物層212、導電層218 和UBM 2 上面形成阻焊層220。阻焊層220的一部分通過蝕刻工藝去除以露出導電層218 或UBM 2 以用于凸塊形成或附加的封裝互連。備選地，使用PVD、CVD、印刷、旋涂、噴涂、 燒結或熱氧化，在聚合物層212、導電層218和UBM 2 上面形成絕緣或鈍化層。絕緣層包含Si02、Si3N4、SiON、Ta205、A1203或具有類似絕緣和結構屬性的其他材料的一層或更多層。聚合物層212、導電通孔216、導電層218、UBM 228以及光刻膠層220組成互連結構。在圖Sr中，使用鋸條或激光切割工具224，半導體管芯IM被分割成各個 Fo-WLCSP 222。圖9示出在分割之后!7O-WLCSP 222的剖面圖。臨時載體186和界面層188 通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘焙、UV光、激光掃描或濕法拆模來去除以露出接觸焊盤184。
使用蒸發、電解電鍍、化學電鍍、球滴或絲網印刷工藝，在UMB 2 上面沉積導電凸塊材料。凸塊材料可以是具有可選助焊劑溶液的Al、Sn、Ni、AU、Ag、HKBi、CU、焊料及其組合。例如，凸塊材料可以是共熔Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用合適的附連或接合工藝而接合到UBM 228。在一個實施例中，凸塊材料通過加熱材料到其熔點之上而進行回流以形成圓球或凸塊226。在一些應用中，凸塊2 被二次回流以改善與UBM 2 的電接觸。凸塊還被壓縮接合到UBM 228。凸塊2 代表可以在UBM 2 上面形成的一種類型的互連結構。^ Fo-WLCSP 222中，半導體管芯124通過導電層200、210和218以及導電通孔 198,208和216而電連接到凸塊2 和接觸焊盤184以用于外部電互連。接觸焊盤184和凸塊226的陣列在R)-WLCSP 222的全部表面區域上面形成。如圖1所描述的，無密封劑或模塑料地形成i^o-WLCSP 222。而是，在半導體管芯124、導電層200、210和218、導電通孔 198,208和216以及導電焊盤184周圍形成聚合物層182,202,204和212以提供電隔離和結構支撐。聚合物層182、202、204和212可以形成為具有比現有技術中發現的密封劑低的高度。因此，聚合物層182、202、204和212提供柔性凸塊布置選項、減小的凸塊節距、增加的I/O數量以及減小R)-WLCSP 222的高度。Fo-WLCSP 222 適于 PoP 應用，如圖 IOa 所示，Fo-WLCSP 230 堆疊在 Fo-WLCSP 222 上面。在R)-WLCSP 230中，使用管芯附連粘合劑234，半導體管芯231被安裝到半導體管芯 232。半導體管芯231和232均具有有源表面，該有源表面包含實現為在管芯內形成且根據管芯的電設計和功能而電互連的有源器件、無源器件、導電層和電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管和在有源表面內形成的其他電路元件以實現諸如DSP、ASIC、存儲器或其他信號處理電路的模擬電路或數字電路。半導體管芯231 和232還可以包含諸如電感器、電容器和電阻器之類的IPD以用于RF信號處理。接合引線 236和238分別電連接到半導體管芯231和232上的接觸焊盤。密封劑240沉積在半導體管芯231和232以及接合引線236和238上面。堆積互連結構242在半導體管芯232和密封劑240上面形成。半導體管芯232使用管芯附連粘合劑235接合到互連結構對2。接合引線236和238通過互連結構M2電連接到凸塊對4，其進而電連接到R)_WLCSP 222的接觸焊盤。半導體管芯231和232、密封劑240和互連結構242組成半導體封裝。圖IOb示出接觸焊盤184和聚合物層182通過圖IOa的線IOb-IOb截取的剖面圖。Fo-WLCSP 222和R)_WLCSP 230之間的電信號路由通過接觸焊盤184和凸塊M4 的陣列。因為沒有金線接合用于i^o-WLCSP之間的信號傳輸，所以互連電感和電容減小且信號完整性改善。反射噪聲和串擾可以通過匹配半導體管芯124與在聚合物層182、202、204 和212中形成的導電層200,210和218、導電通孔198,208和216以及接觸焊盤184之間的阻抗而減小。類似于圖6a，圖Ila示出另一 PoP配置，其中Fo-WLCSP 248堆疊在Fo-WLCSP 250 上面。在R)-WLCSP 248中，使用管芯附連粘合劑256，半導體管芯252被安裝到半導體管芯 254。半導體管芯252和2M均具有有源表面，該有源表面包含實現為在管芯內形成且根據管芯的電設計和功能而電互連的有源器件、無源器件、導電層和電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管和在有源表面內形成的其他電路元件以實現諸如DSP、ASIC、存儲器或其他信號處理電路之類的模擬電路或數字電路。半導體管芯252和邪4還可以包含諸如電感器、電容器和電阻器之類的IPD以用于RF信號處理。接合引線260和262分別電連接到半導體管芯252和2M上的接觸焊盤。密封劑264沉積在半導體管芯252和254以及接合引線260和262上面。堆積互連結構266在半導體管芯252 和254以及密封劑264上面形成。半導體管芯2M使用管芯附連粘合劑258接合到互連結構266。接合引線260和262通過互連結構沈6電連接到凸塊沈8，進而電連接到R)_WLCSP 250的接觸焊盤144。半導體管芯252和254、密封劑264和互連結構266組成半導體封裝。 圖lib示出接觸焊盤144和聚合物層142通過圖Ila的線Ilb-Ilb截取的剖面圖。Fo-WLCSP 248和R)_WLCSP 250之間的電信號路由通過接觸焊盤144和凸塊洸8 的陣列。因為沒有金線接合用于i^o-WLCSP之間的信號傳輸，所以互連電感和電容減小且信號完整性改善。反射噪聲和串擾可以通過匹配半導體管芯1 與在聚合物層142、巧4和162 中形成的導電層160和168、導電通孔158和166以及接觸焊盤144之間的阻抗而減小。盡管已經詳細說明了本發明的一個或更多實施例，但是本領域技術人員應當意識到，可以在不偏離如隨后的權利要求提及的本發明的范圍的情況下對那些實施例做出修改和改寫。
權利要求
1.一種制作晶片級芯片尺度封裝(WLCSP)的方法，包含提供第一聚合物層，該第一聚合物層包括在該第一聚合物層內形成的多個接觸焊盤；附連第一聚合物層到載體；將半導體管芯安裝到第一聚合物層；在半導體管芯和第一聚合物層上面形成第二聚合物層；形成通過第一和第二聚合物層的多個第一導電通孔，該第一導電通孔電連接到接觸焊盤；在第二聚合物層上面形成第一導電層，該第一導電層電連接到第一導電通孔和半導體管芯；在第二聚合物層和第一導電層上面形成第三聚合物層；形成通過第三聚合物層的多個第二導電通孔，該第二導電通孔電連接到第一導電層； 在第三聚合物層上面形成第二導電層，該第二導電層電連接到第二導電通孔；以及在第三聚合物層和第二導電層上面形成第一互連結構。
2.根據權利要求1所述的方法，還包括在半導體管芯的周界周圍形成第一導電通孔。
3.根據權利要求1所述的方法，還包括在半導體管芯的周界周圍形成接觸焊盤。
4.根據權利要求1所述的方法，還包括在半導體管芯下面形成接觸焊盤。
5.根據權利要求1所述的方法，其中形成第一互連結構包括 在第三聚合物層和第二導電層上面形成絕緣層；去除絕緣層的一部分以露出第二導電層；以及在露出的第二導電層上面形成多個凸塊。
6.根據權利要求1所述的方法，還包括 提供半導體封裝；將半導體封裝安裝到WXSP ；以及通過第一互連結構，電連接半導體封裝到WXSP。
7.根據權利要求1所述的方法，還包括 去除載體；以及在第一聚合物層和接觸焊盤上面形成第二互連結構。
8.一種制作晶片級芯片尺度封裝(WLCSP)的方法，包含提供第一聚合物層，該第一聚合物層包括在該第一聚合物層內形成的多個接觸焊盤； 附連第一聚合物層到載體；形成通過第一聚合物層的多個第一導電通孔，該第一導電通孔電連接到接觸焊盤；在第一聚合物層上面形成第一導電層，該第一導電層電連接到第一導電通孔；在第一聚合物層上面形成第二聚合物層；將半導體管芯安裝到第二聚合物層；在半導體管芯和第二聚合物層上面形成第三聚合物層；形成通過第二和第三聚合物層的多個第二導電通孔，該第二導電通孔電連接到第一導電層；在第三聚合物層上面形成第二導電層，該第二導電層電連接到第二導電通孔和半導體管芯；在第三聚合物層和第二導電層上面形成第四聚合物層；形成通過第四聚合物層的多個第三導電通孔，該第三導電通孔電連接到第二導電層； 在第四聚合物層上面形成第三導電層，該第三導電層電連接到第三導電通孔；以及在第四聚合物層和第三導電層上面形成第一互連結構。
9.根據權利要求8所述的方法，還包括 在半導體管芯下面形成第一導電通孔；以及在半導體管芯下面形成接觸焊盤。
10.根據權利要求8所述的方法，還包括在半導體管芯的周界周圍形成第二導電通孔。
11.根據權利要求8所述的方法，其中形成第一互連結構包括 在第四聚合物層和第三導電層上面形成絕緣層；去除絕緣層的一部分以露出第三導電層；以及在露出的第三導電層上面形成多個凸塊。
12.根據權利要求8所述的方法，還包括 提供半導體封裝；將半導體封裝安裝到WXSP ；以及通過第一互連結構，電連接半導體封裝到WXSP。
13.根據權利要求8所述的方法，還包括 去除載體；以及在第一聚合物層和接觸焊盤上面形成第二互連結構。
14.一種制作晶片級芯片尺度封裝(WLCSP)的方法，包含 提供半導體管芯；在半導體管芯周圍形成第一聚合物層； 形成通過第一聚合物層的多個第一導電通孔；在第一聚合物層的第一表面上面形成電連接到第一導電通孔的第一互連結構；以及在第一聚合物層的與第一表面相對的第二表面上面形成第二互連結構，該第二互連結構電連接到第一導電通孔。
15.根據權利要求14所述的方法，其中形成第一互連結構包括提供第二聚合物層，該第二聚合物層包括在第二聚合物層內形成的多個接觸焊盤； 形成通過第二聚合物層的多個第二導電通孔，該第二導電通孔電連接到接觸焊盤； 在第二聚合物層上面形成第一導電層，該第一導電層電連接到第二導電通孔；以及在第二聚合物層上面形成第三聚合物。
16.根據權利要求15所述的方法，還包括 在半導體管芯下面形成第二導電通孔；以及在半導體管芯下面形成接觸焊盤。
17.根據權利要求14所述的方法，其中形成第一互連結構包括提供第二聚合物層，該第二聚合物層包括在第二聚合層內形成的多個接觸焊盤，第一導電通孔電連接到接觸焊ο
18.根據權利要求14所述的方法，其中形成第二互連結構包括在第一聚合物層上面形成第一導電層，該第一導電層電連接到第一導電通孔和半導體管芯；在第一聚合物層和第一導電層上面形成第二聚合物層；形成通過第二聚合物層的多個第二導電通孔，該第二導電通孔電連接到第一導電層；以及在第二聚合物層上面形成第二導電層，該第二導電層電連接到第二導電通孔。
19.根據權利要求14所述的方法，還包括在半導體管芯的周界周圍形成第一導電通孔。
20.根據權利要求14所述的方法，還包括 提供半導體封裝；將半導體封裝安裝到WXSP ；以及通過第一互連結構或第二互連結構，電連接半導體封裝到WXSP。
21.一種晶片級芯片尺度封裝(WLCSP)，包含 半導體管芯；在半導體管芯周圍形成的第一聚合物層以及第二聚合物層； 通過第一聚合物層形成的多個第一導電通孔；在第一聚合物層的第一表面上面形成的電連接到第一導電通孔的第一互連結構；以及在第一聚合物層的與第一表面相對的第二表面上面形成的第二互連結構，該第二互連結構電連接到第一導電通孔。
22.根據權利要求21所述的WXSP，其中第一互連結構包括 第二聚合物層，包括在第二聚合物層內形成的多個接觸焊盤； 多個第二導電通孔，通過第二聚合物層形成且電連接到接觸焊盤；第一導電層，在第二聚合物層上面形成且電連接到第二導電通孔；以及第三聚合物層，在第二聚合物層上面形成。
23.根據權利要求21所述的WLCSP，其中第一互連結構包括第二聚合物層，該第二聚合物層包括在第二聚合物層內形成的多個接觸焊盤，第一導電通孔電連接到接觸焊盤。
24.根據權利要求21所述的WXSP，其中第二互連結構包括第一導電層，在第一聚合物層上面形成且電連接到第一導電通孔和半導體管芯； 第二聚合物層，在第一聚合物層和第一導電層上面形成； 多個第二導電通孔，通過第二聚合物層形成且電連接到第一導電層；以及第二導電層，在第二聚合物層上面且電連接到第二導電通孔。
25.根據權利要求21所述的mxsp，還包括半導體封裝，該半導體封裝安裝到WXSP且通過第一互連結構或第二互連結構而電連接到WXSP。
全文摘要
本發明涉及形成具有導電層和導電通孔的FO-WLCSP的方法和半導體器件。Fo-WLCSP具有在半導體管芯周圍形成的第一聚合物層。通過第一聚合物層的第一導電通孔在半導體管芯的周界周圍形成。第一互連結構在第一聚合物層的第一表面上面形成且電連接到第一導電通孔。第一互連結構具有第二聚合物層和通過第二聚合物層形成的多個第二通孔。第二互連結構在第一聚合物層的第二表面上面形成且電連接到第一導電通孔。第二互連結構具有第三聚合物層和通過第三聚合物層形成的多個第三通孔。半導體封裝可以以PoP布置安裝到WLCSP。半導體封裝通過第一互連結構或第二互連結構而電連接到WLCSP。
文檔編號H01L23/538GK102376595SQ20111023409
公開日2012年3月14日 申請日期2011年8月16日 優先權日2010年8月16日
發明者G. 金 J., H. 區 J., J. 李 S. 申請人:新科金朋有限公司