專利名稱：在半導體器件上同時制作通孔和溝槽的方法
技術領域：
本發明涉及半導體器件的制作領域，特別涉及一種在半導體器件上同時制作通孔和溝槽的方法。
背景技術：
在半導體器件的后段制作工藝中，包括在半導體器件的金屬互連層中制作通孔和溝槽的方法，也就是在以二氧化硅或低介電常數材料為材料的介質層中形成通孔和溝槽。這樣，在后續工藝中用金屬填充所形成通孔和溝槽，拋光后形成金屬互連線。在半導體器件的傳統工藝中，制作通孔和溝槽時都是采用分步式的方法進行。隨 著半導體技術的發展，在制作通孔和溝槽時，由于金屬硬掩膜相比于的氮化硅為材料的硬掩膜，在光刻過程中相對于介質層有更高的選擇比，所以被廣泛使用。圖I為現有技術制作通孔和溝槽的方法流程圖，結合圖2a 2d所示的現有技術制作通孔和溝槽的過程剖面結構示意圖，進行詳細說明步驟101、在半導體器件上提供一介質層11，在介質層11上沉積金屬硬掩膜層12，在金屬硬掩膜層12上形成具有溝槽圖案的硬掩膜層13，如圖2a所示；在本步驟中，金屬硬掩膜層12可以為氮化鈦層或氮化硼層，也可以為鈦硼的氮化混合物層；在本步驟中，在介質層11的下方為已經制作好的金屬互連層或者半導體器件的器件層；在本步驟中，具有溝槽圖案的硬掩膜層13的形成過程為沉積硬掩膜層13，一般為氮化硅后，在其上涂覆光阻膠層，然后采用溝槽圖案的光罩對光阻膠層曝光及顯影，在光阻膠層上形成溝槽圖案，以具有溝槽圖案的光阻膠層為掩膜，對硬掩膜層13進行刻蝕后，去除光阻膠層，形成具有溝槽圖案的硬掩膜層13 ；步驟102、以具有溝槽圖案的硬掩膜層13的掩膜，刻蝕金屬硬掩膜層12，形成具有溝槽圖案的金屬硬掩膜層12，刻蝕完成后，去除剩余的具有溝槽圖案的硬掩膜層13，如圖2b所示；本步驟的俯視圖如圖3a所示；步驟103、在裸露的介質層11及具有溝槽圖案的金屬硬掩膜層12的表面沉積第二硬掩膜層14，覆蓋住具有溝槽圖案的金屬硬掩膜層12，然后第二硬掩膜層14上形成具有通孔圖案的第二光阻膠層15，如圖2c所示；在本步驟中，具有通孔的第二光阻膠層15的形成過程為在第二硬掩膜層14涂覆第二光阻膠層，采用通孔圖案的光罩對第二光阻膠層15曝光及顯影，在第二光阻膠層15上形成通孔圖案；在本步驟中，具有通孔的第二光阻膠層15及第二硬掩膜層14的厚度要滿足在后續刻蝕通孔完成后第二硬掩膜層14被正好消耗完，或沒有被消耗完；本步驟的俯視圖如圖3b所示；
步驟104、以具有通孔圖案的第二光阻膠層15為掩膜，依次刻蝕第二硬掩膜層14及介質層11，在介質層11形成通孔后，去除剩余的第二硬掩膜層14，然后再以具有溝槽圖案的金屬硬掩膜層12為掩膜，刻蝕介質層11，形成溝槽，如圖2d所示。雖然采用圖I的方法可以在介質層形成通孔和溝槽，但是過程比較復雜，需要經過兩次的光刻工藝，且分步實現，耗費時間及成本。
發明內容
有鑒于此，本發明提供一種在半導體器件上同時制作通孔和溝槽的方法，該方法能夠避免兩次光刻工藝，在半導體器件上同時制作通孔和溝槽。本發明的技術方案是這樣實現的
一種在半導體器件上同時制作通孔和溝槽的方法，該方法包括在半導體器件上提供一介質層上沉積金屬硬掩膜層，在金屬硬掩膜層上沉積硬掩膜層，提供具有溝槽圖案及通孔圖案的印章；將具有溝槽圖案及通孔圖案的印章壓印在具有硬掩膜層和金屬硬掩膜層的介質層上；以在介質層上的該壓印溝槽圖案及通孔圖案為掩膜，刻蝕介質層，在介質層中形成溝槽和通孔。所述金屬硬掩膜層的厚度滿足經過壓印后，剩余的所述金屬硬掩膜層厚度保證在介質層刻蝕溝槽完成之前不會被消耗完。所述金屬硬掩膜層的厚度為100 500埃。所述壓印之后，在刻蝕之前，還包括在介質層上的硬掩膜層被完全壓印掉，在介質層上的溝槽區域留有金屬硬掩膜層，在介質層上的通孔區域沒有金屬硬掩膜層，在介質層上的通孔區域表面被壓印。所述金屬硬掩膜層為氮化鈦層、氮化硼層、或者硼和鈦的混合氮化物。從上述方案可以看出，本發明提供的方法采用納米壓印(Nano-imprint)方式同時將溝槽圖案及通孔圖案壓印在具有金屬硬掩膜的半導體器件的介質層上，然后再以該壓印溝槽圖案及通孔圖案刻蝕介質層，在介質層中形成溝槽和通孔。這樣，就可以避免兩次光刻工藝，在半導體器件上同時制作通孔和溝槽。
圖I為現有技術制作通孔和溝槽的方法流程圖；圖2a 2d為現有技術制作通孔和溝槽的過程剖面結構示意圖；圖3a為圖I的步驟102所制作結構的俯視結構示意圖；圖3b為圖I的步驟103所制作結構的俯視結構示意圖；圖4為本發明提供的同時制作通孔和溝槽的方法流程圖；圖5a 圖5c為本發明提供的同時制作通孔和溝槽的過程剖面結構示意圖；圖6為圖4的步驟402所制作結構的俯視結構示意圖。
具體實施方式
為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖并舉實施例，對本發明作進一步詳細說明。從背景技術可以看出，在介質層制作通孔和溝槽時，需要采用兩次光刻工藝分別在介質層的金屬硬掩膜上形成溝槽圖案及在金屬硬掩膜層上的光刻膠層(如果有硬掩膜層還包括硬掩膜層)上形成通孔圖案，然后再根據這兩個圖案刻蝕介質層形成溝槽和通孔。這個過程步驟比較多且復雜，增加了在介質層制作通孔和溝槽的時間。為了解決這個問題，本發明將納米壓印方式引入到介質層制作通孔和溝槽的過程中，也就是同時將溝槽圖案及通孔圖案壓印在具有金屬硬掩膜的半導體器件的介質層上，然后再以該壓印溝槽圖案及通孔圖案刻蝕介質層，在介質層中形成溝槽和通孔，這樣，就避免兩次光刻工藝，在半導體器件上同時制作通孔和溝槽。其中，納米壓印方式是采用高分辨率電子束等方法將結構復雜的納米級結構圖案制作在印章上，然后用具有納米級結構圖案的印章使得聚合物材料變形而在聚合物材料上形成納米級結構圖案。在具體實現上，可以采用熱壓印方式，即納米級結構圖案被轉移到熱化的聚合物材料上，然后聚合物材料玻璃化溫度以下固化后，在聚合物材料上形成納米級 結構圖案；也可以采用紫外壓印工藝，即通過紫外光聚合將納米級結構圖案固化到聚合物材料上。在本發明中，聚合物材料為介質層上的金屬硬掩膜及金屬硬掩膜上的硬掩膜層。圖4為本發明提供的同時制作通孔和溝槽的方法流程圖，結合圖5a 圖5c所示的本發明提供的同時制作通孔和溝槽的過程剖面結構示意圖，進行詳細說明步驟401、在半導體器件上提供一介質層11，在介質層11上沉積金屬硬掩膜層12，在金屬硬掩膜層12上沉積硬掩膜層22，提供具有溝槽圖案及通孔圖案的印章23，如圖5a所示；在本步驟中，金屬硬掩膜層12的厚度要確保后續經過壓印后，剩余的金屬硬掩膜層12厚度仍然保證在介質層11刻蝕溝槽完成之前不會被消耗完，比如可以設置為100 500 埃；步驟402、將具有溝槽圖案及通孔圖案的印章23壓印在具有硬掩膜層22和金屬硬掩膜層12的介質層11上，如圖5b所示；在本步驟中，在壓印后，在介質層11上的硬掩膜層22被完全壓印掉，在介質層11上的溝槽區域還留有金屬硬掩膜層12，在介質層11上的通孔區域沒有金屬硬掩膜層12，在介質層11上的通孔區域表面也被壓印了 ；本步驟的俯視圖如圖6所示；步驟403、以在介質層11上的該壓印溝槽圖案及通孔圖案為掩膜，刻蝕介質層11，在介質層11中形成溝槽和通孔，如圖5C所示。在上述過程中，金屬硬掩膜層12可以為氮化鈦層或氮化硼層，也可以為硼和鈦的混合氮化物。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的范圍之內。
權利要求
1.一種在半導體器件上同時制作通孔和溝槽的方法，該方法包括 在半導體器件上提供一介質層上沉積金屬硬掩膜層，在金屬硬掩膜層上沉積硬掩膜層，提供具有溝槽圖案及通孔圖案的印章； 將具有溝槽圖案及通孔圖案的印章壓印在具有硬掩膜層和金屬硬掩膜層的介質層上； 以在介質層上的該壓印溝槽圖案及通孔圖案為掩膜，刻蝕介質層，在介質層中形成溝槽和通孔。
2.如權利要求I所述的方法，其特征在于，所述金屬硬掩膜層的厚度滿足經過壓印后，剩余的所述金屬硬掩膜層厚度保證在介質層刻蝕溝槽完成之前不會被消耗完。
3.如權利要求2所述的方法，其特征在于，所述金屬硬掩膜層的厚度為100 500埃。
4.如權利要求I所述的方法，其特征在于，所述壓印之后，在刻蝕之前，還包括 在介質層上的硬掩膜層被完全壓印掉，在介質層上的溝槽區域留有金屬硬掩膜層，在介質層上的通孔區域沒有金屬硬掩膜層，在介質層上的通孔區域表面被壓印。
5.如權利要求I所述的方法，其特征在于，所述金屬硬掩膜層為氮化鈦層、氮化硼層、或者硼和鈦的混合氮化物。
全文摘要
本發明公開了一種在半導體器件上同時制作通孔和溝槽的方法，該方法包括在半導體器件上提供一介質層上沉積金屬硬掩膜層，在金屬硬掩膜層上沉積硬掩膜層，提供具有溝槽圖案及通孔圖案的印章；將具有溝槽圖案及通孔圖案的印章壓印在具有硬掩膜層和金屬硬掩膜層的介質層上；以在介質層上的該壓印溝槽圖案及通孔圖案為掩膜，刻蝕介質層，在介質層中形成溝槽和通孔。本發明可以避免兩次光刻工藝，在半導體器件上同時制作通孔和溝槽。
文檔編號H01L21/768GK102915950SQ201110220660
公開日2013年2月6日 申請日期2011年8月3日 優先權日2011年8月3日
發明者張海洋, 王冬江 申請人:中芯國際集成電路制造(上海)有限公司