專利名稱：半導體設備及其制造方法
技術領域：
本發明涉及半導體設備及其制造方法，尤其是涉及包括金屬-絕緣體(氧化物)_半導體場效應晶體管的半導體設備及其制造方法。
背景技術：
金屬-氧化物(絕緣體)-半導體場效應晶體管(M0SFET或MISFET，下文中通常稱作M0SFET)是半導體設備的基本元件。隨著半導體設備的小型化和高集成度的進行，MOSFET的小型化得到進一步發展。在同一基板上包括η溝道MOSFET (下文中，也稱作NTr)和ρ溝道MOSFET (下文中， 也稱作PNr)的結構通常稱作CMOS (互補M0S)電路。CMOS電路廣泛地用作具有多個LSI的設備，這是因為CMOS電路功耗低，容易實現小型化和高集成度，并且能夠高速操作。在近年來的半導體集成電路中，通過使用應力施加層向晶體管的溝道形成區域施加應力來提高載流子遷移率的技術得到積極應用，以便改善半導體集成電路中所包含的晶體管的驅動性能。另外，其溝道形成區域的形狀是鰭形的鰭型(fin-type)MOSFET是眾所周知的。除鰭型MOSFET之外，具有形成在半導體基板上的相關技術中的結構的MOSFET稱作平面型 MOSFET。鰭型MOSFET具有如下結構，S卩，其鰭型溝道形成區域夾在雙柵電極(double-gate electrode)或三柵電極(triple-gate electrode)之間，這能夠實現全耗盡(full depletion)，并能夠改善短溝道特性和子閾值特性。在如今的半導體設備中，隨著柵極長度的減小，蝕刻后的柵電極的形狀和柵極長度發生變化。為了改善上述特性，將柵電極材料變薄。因此，如在日本專利申請JP-A-2002_198368(專利文獻1)所述的結構(即，應力施加層布置成覆蓋柵電極)中，由于柵電極變薄，所以應力施加層往往被平坦化。另一方面，據報道，如果由于柵電極或圖案化損壞了平坦化，則應力施加層具有將應力集中到溝道形成區域的作用。因此，隨著柵電極材料變薄，通過應力施加層施加到溝道形成區域的應力變小。于是，降低了晶體管的驅動性能的改善效果。圖31是相關技術示例的平面型MOSFET的剖面圖。例如，在由硅基板等制成的半導體基板110上形成柵極絕緣膜120。
5
在柵極絕緣膜120的上方形成由多晶硅等制成的柵電極121。在柵電極121的兩側上形成由氮化硅等制成的第一側壁絕緣膜122和第二側壁絕緣膜123。例如，半導體基板110的位于柵電極121兩側的表面層部分上形成有延伸區域 111，延伸區域111在柵電極121下方延伸。另外，源極/漏極區域112形成為在半導體基板110的位于第二側壁絕緣膜123 兩側的表面層部分上連接到延伸區域111。在柵電極121的表面上，形成由諸如NiSi等制成的高熔點金屬硅化物層124。在源極/漏極區域112的表面上，也形成高熔點金屬硅化物層113。以上述方式形成了 M0SFET。例如，由氮化硅等制成的應力施加層130形成為覆蓋MOSFET的整個表面。在應力施加層130的上方形成由氧化硅等制成的層間絕緣膜131。在上述結構中，應力施加層130的形狀在柵電極121的布置有第二側壁絕緣膜123 的兩側處彎曲。應力施加到半導體基板110內部中的鄰近柵電極121端部的區域，由于上述形狀的原因，增強了載流子遷移率。然而，當柵電極121變薄時，降低了應力施加層130的彎曲度，從而應力施加層130 被平坦化。因此，降低了施加到半導體基板110內部中的鄰近柵電極121端部的區域的應力。在日本專利申請JP-A-2006-13303 (專利文獻2)和JP-A-2006-517060 (專利文獻 3)所披露的具有雙柵電極或三柵電極的鰭型MOSFET中，未能通過應用應力施加層實現載流子遷移率的改善。如果以與圖31所示的平面型MOSFET相同的方式將應力施加層以覆蓋柵電極的形式應用到上述鰭型M0SFET，則在柵電極以上述相同的方式變薄時，出現施加到柵電極鰭型溝道的應力降低的問題。通過使用壓電系數(piezoelectric coefficient)的下述表達式(1)來表示載流
子遷移率由于應力施加的原因而發生的變化。 /Zxx
權利要求
1.一種包括場效應晶體管的半導體設備，該半導體設備包括 半導體基板，其包括溝道形成區域；柵極絕緣膜，其在所述半導體基板上形成為位于所述溝道形成區域處； 柵電極，其形成在所述柵極絕緣膜的上方；第一應力施加層，其形成在所述柵電極的上方，并用于向所述溝道形成區域施加應力；源極/漏極區域，其形成在所述半導體基板的表面層部分上，該表面層部分位于所述柵電極和所述第一應力施加層的兩側處；及第二應力施加層，其在所述源極/漏極區域的上方形成為位于至少所述第一應力施加層的區域之外的區域中，并用于向所述溝道形成區域施加不同于所述第一應力施加層所施加應力的應力。
2.如權利要求1所述的半導體設備，其中，所述第一應力施加層的上表面和所述第二應力施加層的上表面形成為處于相同的高度。
3.如權利要求1所述的半導體設備，其中，所述溝道形成區域形成在所述半導體基板的平面區域處，所述場效應晶體管是平面型場效應晶體管。
4.如權利要求3所述的半導體設備，其中，所述第一應力施加層向所述溝道形成區域施加壓應力，所述第二應力施加層向所述溝道形成區域施加張應力。
5.如權利要求4所述的半導體設備，其中，所述柵電極向所述溝道形成區域施加壓應力。
6.如權利要求3所述的半導體設備，其中，所述第一應力施加層向所述溝道形成區域施加張應力，所述第二應力施加層向所述溝道形成區域施加壓應力。
7.如權利要求6所述的半導體設備，其中，所述柵電極向所述溝道形成區域施加張應力。
8.如權利要求3所述的半導體設備，其中，所述第一應力施加層在所述場效應晶體管是η型場效應晶體管時是具有壓應力的膜，所述第一應力施加層在所述場效應晶體管是P型場效應晶體管時是具有張應力的膜，所述第二應力施加層在所述場效應晶體管是η型場效應晶體管時是具有張應力的膜， 所述第二應力施加層在所述場效應晶體管是P型場效應晶體管時是具有壓應力的膜。
9.如權利要求1所述的半導體設備，其中，所述溝道形成區域形成在凸狀半導體區域處，所述凸狀半導體區域從所述半導體基板的主表面上突出，所述場效應晶體管是鰭型場效應晶體管。
10.如權利要求9所述的半導體設備，其中，所述柵電極和所述柵極絕緣膜覆蓋所述凸狀半導體區域的兩個相對的側表面。
11.如權利要求9所述的半導體設備，其中，所述柵電極和所述柵極絕緣膜覆蓋所述凸狀半導體區域的上表面和兩個相對的側表面。
12.如權利要求9所述的半導體設備，其中，所述第一應力施加層向所述溝道形成區域施加壓應力，所述第二應力施加層向所述溝道形成區域施加張應力。
13.如權利要求12所述的半導體設備，其中，所述柵電極向所述溝道區域施加壓應力。
14.如權利要求9所述的半導體設備，其中，所述第一應力施加層向所述溝道形成區域施加張應力，所述第二應力施加層向所述溝道形成區域施加壓應力。
15.如權利要求14所述的半導體設備，其中，所述柵電極向所述溝道區域施加張應力。
16.如權利要求9所述的半導體設備，其中，所述第一應力施加層在所述場效應晶體管是η型場效應晶體管時是具有壓應力的膜，所述第一應力施加層在所述場效應晶體管是P型場效應晶體管時是具有張應力的膜，所述第二應力施加層在所述場效應晶體管是η型場效應晶體管時是具有張應力的膜， 所述第二應力施加層在所述場效應晶體管是P型場效應晶體管時是具有壓應力的膜。
17.如權利要求9 16中任一項所述的半導體設備，其中，所述凸狀半導體區域形成為通過絕緣膜與所述半導體基板分開。
18.如權利要求9 16中任一項所述的半導體設備，其中，所述凸狀半導體區域形成為連接到所述半導體基板。
19.一種半導體設備的制造方法，所述半導體設備中形成有場效應晶體管，所述制造方法包括以下步驟在包括溝道形成區域的半導體基板上的所述溝道形成區域處形成柵極絕緣膜；在所述柵極絕緣膜上方形成柵電極；在所述柵電極上方形成第一應力施加層，所述第一應力施加層向所述溝道形成區域施加應力；在所述半導體基板的表面層部分上形成源極/漏極區域，該表面層部分位于所述柵電極和所述第一應力施加層的兩側處；及在所述源極/漏極區域上方的至少所述第一應力施加層的區域之外的區域中形成第二應力施加層，所述第二應力施加層向所述溝道形成區域施加與所述第一應力施加層施加的應力不同的應力。
20.如權利要求19所述的半導體設備的制造方法，還包括以下步驟在形成所述第二應力施加層的步驟之后，從所述第一應力施加層或所述第二應力施加層的上表面開始至少對所述第一應力施加層或所述第二應力施加層進行研磨處理，使得所述第一應力施加層的所述上表面和所述第二應力施加層的所述上表面處于相同的高度。
21.如權利要求19所述的半導體設備的制造方法，其中，通過使用將所述溝道形成區域形成在所述半導體基板的平面區域的半導體基板作為所述包括溝道形成區域的半導體基板，形成平面型場效應晶體管作為所述場效應晶體管。
22.如權利要求19所述的半導體設備的制造方法，其中，通過使用將所述溝道形成區域從所述半導體基板的主表面突出的凸狀半導體區域作為所述包括溝道形成區域的半導體基板，形成鰭型場效應晶體管作為所述場效應晶體管。
23.一種半導體設備的制造方法，所述半導體設備中形成有場效應晶體管，所述制造方法包括以下步驟在包括溝道形成區域的半導體基板上的所述溝道形成區域處形成偽柵極絕緣膜；在所述偽柵極絕緣膜上方形成偽柵電極；在所述偽柵電極上方形成補償膜；在所述半導體基板的表面層部分處形成源極/漏極區域，所述表面層部分位于所述偽柵電極和所述補償膜的兩側；在所述源極/漏極區域上方的至少所述補償膜的區域之外的區域中形成第二應力施加層，所述第二應力施加層向所述溝道形成區域施加應力；去除所述補償膜、所述偽柵電極和所述偽柵極絕緣膜，形成用于柵電極的溝槽； 覆蓋用于所述柵電極的所述溝槽的底表面來形成柵極絕緣膜； 在所述柵極絕緣膜上方形成柵電極，所述柵電極的高度接近用于所述柵電極的所述溝槽的深度的一半；及通過在所述柵電極上方填充用于所述柵電極的所述溝槽形成第一應力施加層，所述第一應力施加層向所述溝道形成區域施加與所述第二應力施加層施加的應力不同的應力。
24.如權利要求23所述的半導體設備的制造方法，還包括以下步驟 在形成所述第二應力施加層的步驟之后，從所述第一應力施加層或所述第二應力施加層的上表面開始至少對所述第一應力施加層或所述第二應力施加層進行研磨處理，使得所述第一應力施加層的所述上表面和所述第二應力施加層的所述上表面處于相同的高度。
全文摘要
本發明提供了一種包括場效應晶體管的半導體設備及其制造方法。所述半導體設備包括半導體基板，其包括溝道形成區域；柵極絕緣膜，其在半導體基板上形成為位于溝道形成區域處；柵電極，其形成在柵極絕緣膜的上方；第一應力施加層，其形成在柵電極的上方，并用于向溝道形成區域施加應力；源極/漏極區域，其形成在半導體基板的位于柵電極和第一應力施加層的兩側處的表面層部分上；及第二應力施加層，其在源極/漏極區域的上方形成為位于至少除第一應力施加層的區域之外的區域中，并用于向溝道形成區域施加不同于第一應力施加層所施加應力的應力。本發明通過調整施加到溝道形成區域的應力的組合，改善載流子遷移率。
文檔編號H01L21/336GK102376766SQ201110219168
公開日2012年3月14日 申請日期2011年8月2日 優先權日2010年8月9日
發明者黛哲 申請人:索尼公司