專利名稱：一種提高淺溝槽隔離制程均勻度的方法
技術領域：
本發明涉及一種半導體制備技術領域，更確切的說，本發明涉及一種提高淺溝槽隔離制程均勻度的方法。
背景技術：
1963 年，仙童半導體(Fairchild Semiconductor)的 Frank Wanlass 發明了 CMOS (Complementary Metal Oxide kmiconductor 即互補金屬氧化物半導體)電路。到了 1968年，美國無線電公司(RCA)—個由亞伯 梅德溫(Albert Medwin)領導[1]的研究團隊成功研發出第一個CMOS集成電路(Integrated Circuit)。早期的CMOS元件雖然功率消耗比常見的晶體管-晶體管邏輯電路(Transistor-to-Transistor Logic, TTL)要來得低， 但是因為操作速度較慢的緣故，所以大多數應用CMOS的場合都和降低功耗、延長電池使用時間有關，例如電子表。不過經過長期的研究與改良，今日的CMOS元件無論在使用的面積、 操作的速度、耗損的功率，以及制造的成本上都比另外一種主流的半導體制程BJT(Bipolar Junction Transistor，雙載子晶體管)要有優勢，很多在BJT無法實現或是實作成本太高的設計，利用CMOS皆可順利的完成。傳統的CMOS工藝中，在進行器件隔離時，一般都采用硅局部氧化(L0C0S)技術。硅的局部氧化(L0C0Q的作用是在硅襯底中獲得部分地或全部的較厚的氧化層圖案。而CMOS 工藝發展到今天，其尺寸都達到0. 25um以下以后，人們逐漸采用淺溝槽隔離(STI)來取代傳統的硅局部氧化(L0C0S)來做器件的隔離。為了能夠填充不斷縮小的溝槽，目前大多采用HDP (High Density Plasma，高密度等離子體)CVD (化學氣相沉積法)來填充。但是HDP CVD由于其在淀積的過程中同時存在有一定的等離子體濺射甚至蝕刻，對填充薄膜的形貌起到了一定的修正作用。正是由于在淀積的過程中引入了影響薄膜厚度的因素，通常HDP CVD制程的薄膜均勻性不能滿足產品的需求。圖1為采用HDP CVD填充后的晶圓表面HDP 薄膜的均勻度測試結果圖，如圖1所示，采用HDP CVD填充后的晶圓表面HDP薄膜的均勻度差異約為7%。所以，均勻性較差的HDP CVD在其后續STI CMP的過程時，帶來的一定的難度。基于決現有生產技術中的不足，有必要找尋一種提高淺溝槽隔離制程均勻度的方法。
發明內容
鑒于上述問題，本發明提供一種提高淺溝槽隔離制程均勻度的方法，首先在晶圓上形成有多個用于制備淺溝槽隔離結構的淺溝槽，具體的，包括以下步驟
步驟1、于淺溝槽的側壁及底部進行第一薄膜的沉積，此步驟中所利用的沉積方法的反應氣體所產生的部分等離子體濺射或蝕刻淺溝槽的側壁及底部，在伴隨沉積第一薄膜的同時還對淺溝槽的側壁及底部的形貌起到修正作用，以對填充在淺溝槽的側壁及底部的第一薄膜的形貌起到修正作用；步驟2、繼續在側壁及底部形成有薄膜的淺溝槽中進行第二薄膜的填充，形成覆蓋晶圓的第二薄膜；
步驟3、進行化學機械研磨去除淺溝槽上多余的第二薄膜沉積物； 其中，步驟2所利用的沉積方法不同于步驟1中的沉積方法，步驟2所利用的沉積方法所淀積的第二薄膜的均勻性優于第一薄膜，以保障后續對第二薄膜的化學機械研磨中，第二薄膜各個區域的研磨具有均勻的研磨速率。上述的方法，其中，步驟1中，在一已設置的淺溝槽中利用高密度等離子體CVD填充法在所述淺溝槽中進行第一薄膜的沉積。上述的方法，其中，步驟2中，繼續在側壁及底部形成有第一薄膜的淺溝槽中進行等離子體增強化學氣相沉積，以形成覆蓋HDP CVD薄膜的另一層第二薄膜。上述的方法，其中，步驟1中所述的反應氣體為鹵素源、流動氣體或硅源和氧化氣體的混合氣體。本發明提高淺溝槽隔離制程均勻度的方法，優點在于
1.本發明提高淺溝槽隔離制程均勻度的方法在所沉積的薄膜具有更佳的均勻性。2.本發明提高淺溝槽隔離制程均勻度的方法后的晶圓在后續的STI CMP操作中更易實施。3.本發明提高淺溝槽隔離制程均勻度的方法操作簡便，穩定可靠。本領域的技術人員閱讀以下較佳實施例的詳細說明，并參照附圖之后，本發明的這些和其他方面的優勢無疑將顯而易見。
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。圖1為本說明書的背景技術中提到的采用HDP CVD填充后的晶圓表面HDP薄膜的均勻度測試結果圖2為采用本發明提高淺溝槽隔離制程均勻度的方法后的晶圓表面薄膜的均勻度測試結果圖3-7為本發明提高淺溝槽隔離制程均勻度的方法的流程示意圖。
具體實施例方式參見圖3-6所示，在本發明提高淺溝槽隔離制程均勻度的方法中，主要包括以下步驟
先于淺溝槽的側壁及底部進行第一薄膜的沉積，此步驟中所利用的沉積方法(如HDP CVD)的反應氣體(如鹵素源、流動氣體、硅源和氧化氣體的混合氣體)所產生的部分等離子體濺射或蝕刻淺溝槽的側壁及底部，在伴隨沉積第一薄膜的同時還對淺溝槽的側壁及底部的形貌起到修正作用，以對填充在淺溝槽的側壁及底部的第一薄膜的形貌起到修正作用；
再繼續在側壁及底部形成有薄膜的淺溝槽中進行第二薄膜的填充，形成覆蓋晶圓的第二薄膜，所利用的沉積方法如PECVD ；
之后進行化學機械研磨(CMP)去除淺溝槽上多余的第二薄膜沉積物；其中，步驟2所利用的沉積方法不同于步驟1中的沉積方法，步驟2所利用的沉積方法所淀積的第二薄膜的均勻性優于第一薄膜，以保障后續對第二薄膜的CMP中，第二薄膜各個區域的研磨具有均勻的研磨速率。如圖3所示，準備一塊已開挖有淺溝槽2的晶圓基材1來進行淺溝槽隔離操作；在圖4中采用高密度等離子體(HDP)通過化學氣相沉積來填充所述淺溝槽2。由于HDP填充時，其在淀積的過程中，用于沉積HDP薄膜的反應氣體在外在條件的控制下同時產生有一定的等離子體而對基材1有部分濺射甚至蝕刻，則同時對淺溝槽的形貌也起到了一定的修正作用，所以造成了如圖4所示的結構，所產生的部分等離子體濺射或蝕刻淺溝槽的側壁及底部，例如圖3-4中一部分淺溝槽2的側壁及底部的一部分區域11被濺射或蝕刻掉，如淺溝槽2的開口有所擴寬，基材1厚度有所減少。所以如圖5所示，在伴隨沉積第一薄膜3 的同時還對淺溝槽2的側壁及底部的形貌起到修正作用，并導致對填充在淺溝槽2的側壁及底部的第一薄膜3的形貌起到修正作用。其實，對基材1的刻蝕作用和第一薄膜3的沉積作用是等離子體淀積過程中相互競爭的一對過程，其結果是影響第一薄膜3的結構形貌和生長速率，由于本領域的技術人員已經熟知該過程，為了簡潔起見，本發明不再對該一對相互作用的過程進行贅述。如圖6所示，在經過填充后的第一薄膜3及基材1的表面進行等離子體增強化學氣相沉積(PE CVD)制程完成主體薄膜4的淀積；
圖7中，采用化學機械拋光工藝去除基材1表面多余的薄膜4。將采用本發明提高淺溝槽隔離制程均勻度的方法后的晶圓表面薄膜進行均勻度測試，根據圖2所示的結果，薄膜的均勻度差異小于0. 5%，其效果顯著高于采用傳統的HDP 薄膜的均勻度。本方法可有效改善STI淀積薄膜的均勻性。通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例，基于本發明精神，實施例中的材質還可用其他物質的轉換。盡管上述發明提出了現有的較佳實施例，然而，這些內容并不作為局限。對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。 因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發明的意圖和范圍內。
權利要求
1.一種提高淺溝槽隔離制程均勻度的方法，在晶圓上形成有多個用于制備淺溝槽隔離結構的淺溝槽，其特征在于，包括以下步驟步驟1、于淺溝槽的側壁及底部進行第一薄膜的沉積，此步驟中所利用的沉積方法的反應氣體所產生的部分等離子體濺射或蝕刻淺溝槽的側壁及底部，在伴隨沉積第一薄膜的同時還對淺溝槽的側壁及底部的形貌起到修正作用，以對填充在淺溝槽的側壁及底部的第一薄膜的形貌起到修正作用；步驟2、繼續在側壁及底部形成有薄膜的淺溝槽中進行第二薄膜的填充，形成覆蓋晶圓的第二薄膜；步驟3、進行化學機械研磨去除淺溝槽上多余的第二薄膜沉積物；其中，步驟2所利用的沉積方法不同于步驟1中的沉積方法，步驟2所利用的沉積方法所淀積的第二薄膜的均勻性優于第一薄膜，以保障后續對第二薄膜的化學機械研磨中，第二薄膜各個區域的研磨具有均勻的研磨速率。
2.根據權利要求1所述的方法，其特征在于，步驟1中，在一已設置的淺溝槽中利用高密度等離子體CVD填充法在所述淺溝槽中進行第一薄膜的沉積。
3.根據權利要求1所述的方法，其特征在于，步驟2中，繼續在側壁及底部形成有第一薄膜的淺溝槽中進行等離子體增強化學氣相沉積，以形成覆蓋HDP CVD薄膜的另一層第二薄膜。
4.根據權利要求1所述的方法，其特征在于，步驟1中所述的反應氣體為鹵素源、流動氣體或硅源和氧化氣體的混合氣體。
全文摘要
本發明涉及一種半導體制備技術領域，更確切的說，本發明涉及一種提高淺溝槽隔離制程均勻度的方法。于淺溝槽的側壁及底部進行第一薄膜的沉積，所用沉積方法的反應氣體所產生的部分等離子體濺射或蝕刻淺溝槽的側壁及底部，在伴隨沉積第一薄膜的同時還對淺溝槽的側壁及底部的形貌起到修正作用，以對填充在淺溝槽的側壁及底部的第一薄膜的形貌起到修正作用；繼續在側壁及底部形成有薄膜的淺溝槽中進行第二薄膜的填充，形成覆蓋晶圓的第二薄膜；最后進行CMP去除淺溝槽上多余的第二薄膜沉積物；采用本發明提供的方法所沉積的薄膜具有更佳的均勻性，所得晶圓在后續的STICMP操作中更易實施，且方法操作簡便，穩定可靠。
文檔編號H01L21/762GK102427049SQ20111020644
公開日2012年4月25日 申請日期2011年7月22日 優先權日2011年7月22日
發明者張文廣, 徐強, 鄭春生, 陳玉文 申請人:上海華力微電子有限公司