專利名稱：半導體結構及其制造方法
技術領域：
本發明是有關于半導體結構及其制造方法，特別是有關于二極管及其制造方法。
背景技術：
半導體結構中的二極管在電子電路中具有廣泛的應用。二極管可用于穩壓并提供電路穩定的電壓。此外，二極管也可用以保護集成電路裝置的電路元件免于極強大電壓的傷害。不過一般的二極管仍有需要改善的問題。舉例來說，切換速度低，而無法達到集成電路裝置的需求，且容易造成電路失效。因此，目前電路的趨勢是往高速切換發展。然而，一般二極管需要大的設計面積，使得單元裝置的微縮化無法有突破性的發展。
發明內容
本發明是有關于半導體結構及其制造方法。本發明的半導體結構中的二極管的切換速度高、開啟電阻低。此外，本發明的二極管能自隔離于其它元件，需要的設計面積小且制造成本低。本發明提供了一種半導體結構。半導體結構包括二極管。二極管包括第一摻雜區、第二摻雜區與第三摻雜區。第一摻雜區與第三摻雜區具有第一導電型。第二摻雜區具有相反于第一導電型的第二導電型。第二摻雜區與第三摻雜區通過第一摻雜區分開。第三摻雜區具有相鄰近的第一部分與第二部分，分別靠近與遠離第二摻雜區。第一部分的摻雜濃度大于第二部分的摻雜濃度。本發明還提供了一種半導體結構的制造方法。半導體結構的制造方法包括形成二極管。形成二極管的方法包括以下步驟。在第一摻雜區上形成第二摻雜區。在第一摻雜區上形成第三摻雜區。第一摻雜區與第三摻雜區具有第一導電型。第二摻雜區具有相反于第一導電型的第二導電型。第二摻雜區與第三摻雜區通過第一摻雜區分開。第三摻雜區具有相鄰近的第一部分與第二部分，分別靠近與遠離第二摻雜區。第一部分的摻雜濃度大于第二部分的摻雜濃度。本發明又提供了一種半導體結構。半導體結構包括二極管。二極管包括第一摻雜區、第二摻雜區與第三摻雜區。第一摻雜區與第三摻雜區具有第一導電型。第二摻雜區具有相反于第一導電型的第二導電型。第二摻雜區與第三摻雜區只通過第一摻雜區分開。本發明又提供了一種半導體結構的制造方法。半導體結構的制造方法包括形成二極管。形成二極管的方法包括以下步驟。在第一摻雜區上形成第二摻雜區。在第一摻雜區上形成第三摻雜區。第一摻雜區與第三摻雜區具有第一導電型。第二摻雜區具有相反于第一導電型的第二導電型。第二摻雜區與第三摻雜區只通過第一摻雜區分開。下文特舉優選實施例，并配合所附附圖，作詳細說明如下
圖I繪示在一實施例中半導體結構的剖面圖。
圖2繪示在一實施例中半導體結構的上視圖。圖3顯示實施例的二極管與比較例的二極管的I-V曲線圖。圖4至圖8繪示一實施例中半導體結構的工藝。圖9繪示一實施例中半導體結構及其操作方法。圖10繪示一實施例中半導體結構的剖面圖。圖11繪示一實施例中半導體結構的剖面圖。圖12繪示一實施例中半導體結構的剖面圖。圖13繪示一實施例中半導體結構的剖面圖。
圖14繪示一實施例中半導體結構的剖面圖。圖15繪示一實施例中半導體結構的剖面圖。主要元件符號說明2 :第一摻雜區；4,104,204,704 :第二摻雜區；6、106、206、706 :第三摻雜區；8、36、108、136、436、508、536、608、636、846、850、860 :阱區；10、110、710 :頂層；12、112、712 :第一次層；14,114,714 :第二次層；16、18、20:邊緣；22 :第一部分；24 :第一部分；26、126、326 :介電隔離結構；28、128:襯底；30、130:外延層；32,432 :摻雜隔離結構；34,134,434,848 埋藏層；138:層間介電層；140:導電層；142:導電插塞；744:介電隔離結構；852,854,856 :重摻雜區；858 :柵極結構；D :元件區；HA:高側區域；LI :邊長。
具體實施例方式圖I與圖2分別繪示在一實施例中半導體結構的剖面圖與上視圖。圖2未顯示圖I中的介電隔離結構26。請參照圖1，半導體結構包括二極管。二極管包括第一摻雜區2、第二摻雜區4與第三摻雜區6。第一摻雜區2包括阱區8與頂層10。頂層10位于阱區8上。頂層10的邊緣20可位于第三摻雜區6的相對的邊緣16與邊緣18之間。頂層10包括第一次層12與第二次層14。第一次層12位于第二次層14上。第一次層12的摻雜濃度可大于第二次層14的摻雜濃度。第三摻雜區6具有相鄰近的第一部分22與第二部分24，分別靠近與遠離第二摻雜區4。第一部分22的摻雜濃度可大于第二部分24的摻雜濃度。在一實施例中，第三摻雜區6與第一摻雜區2的阱區8、第一次層12與第二次層14具有第一導電型例如P導電型。第二摻雜區4具有相反于第一導電型的第二導電型例如N導電型。第二摻雜區4與第三摻雜區6可為重摻雜的。在實施例中，二極管可用作齊納二極管。請參照圖I，半導體結構可包括襯底28、外延層30與摻雜隔離結構32。外延層30形成在襯底28上。襯底28與外延層30可具有第一導電型例如P導電型。摻雜隔離結構32可包括埋藏層(barried layer) 34與講區36。埋藏層34與講區36可具有第二導電型例如N導電型。摻雜隔離結構32提供二極管自隔離(self-isolation)，因此二極管能與其它元件隔離。請參照圖I，在一實施例中，第二摻雜區4與第三摻雜區6只通過第一摻雜區2的·頂層10分開。換句話說，第二摻雜區4與第三摻雜區6之間不存在介電隔離結構。因此二極管占據的面積小。在實施例中，相較于第二摻雜區(例如圖14中的第二摻雜區704)與第三摻雜區(例如圖14中的第三摻雜區706)通過介電隔離結構(例如圖14中的介電隔離結構744)分開的二極管，第二摻雜區4與第三摻雜區6之間不存在介電隔離結構的二極管占據的面積較小。舉例來說，對于第二摻雜區4與第三摻雜區6之間不存在介電隔離結構的二極管，由介電隔離結構26例如場氧化物的間隔所定義出二極管的主動區(0D region)的邊長LI (圖2)可小至12. 6μπι。而具有介電隔離結構(例如圖14中的介電隔離結構744)的二極管，其主動區的邊長為16. 4μηι。如圖I所示的頂層10使得二極管具有低的開啟電阻(on-resistance)。此外，使用頂層10，并在第二摻雜區4與第三摻雜區6之間省略介電隔離結構(例如圖14中的介電隔離結構744)，能改善二極管的切換速度。舉例來說，圖3顯示實施例的二極管與比較例的二極管的電流-電壓(i-v)曲線圖，其中實施例的二極管的切換速度明顯高于比較例的二極管的切換速度。實施例中半導體結構可應用至混合模式(mix-mode)或模擬電路設計(analogcircuit design),例如啟動電路(start up circuit)或電荷泵電路(charge pumpcircuit)ο圖4至圖8繪示一實施例中半導體結構的工藝。請參照圖4，在襯底128上形成埋藏層134。埋藏層134可利用搭配掩模層的摻雜工藝形成。詳細的舉例來說，埋藏層134的形成方法可包括在襯底128上形成圖案化的掩模層(未顯示)，然后對掩模層露出的襯底128進行摻雜以形成埋藏層134。在形成埋藏層134之后，移除掩模層。在一實施例中，也可進行退火步驟來注入(drive in)雜質以形成埋藏層134。請參照圖5，形成外延層130在襯底128上。此外，舉例來說，形成阱區136于襯底128、外延層130與埋藏層134上。可形成阱區108于埋藏層134與阱區136上。阱區136與阱區108可分別利用搭配掩模層的摻雜工藝形成。在一些實施例中，可進行退火步驟來注入雜質以形成阱區136與阱區108。
請參照圖6，形成第二次層114在阱區108上。第二次層114可利用搭配掩模層的摻雜工藝形成。舉例來說，第二次層114通過摻雜阱區108的頂部分形成。在一些實施例中，可進行退火步驟來注入雜質以形成如圖7所示的第二次層114。請參照圖7，舉例來說，形成介電隔離結構126在阱區108、外延層130與阱區136上。形成第一次層112在第二次層114上。形成第二摻雜區104在第一次層112上。形成第三摻雜區106在阱區108與包括第一次層112與第二次層114的頂層110上。第一次層112、第二摻雜區104與第三摻雜區106可分別利用搭配掩模層的摻雜工藝形成。第三摻雜區106的形成方法包括摻雜互相鄰接的頂層110的頂部分與阱區108的頂部分。請參照圖8，形成層間介電層138并形成電性連接至第二摻雜區104與第三摻雜區106的導電層140與導電插塞142。導電層140的形成方法可包括在層間介電層138上沉積導電材料例如金屬，并圖案化導電材料。導電插塞142的形成方法可包括在層間介電層138中形成孔洞，并以導電材料例如金屬填充孔洞。 實施例中半導體結構的制造方法可應用至混合模式(mix-mode)或模擬電路設計(analog circuit design),例如啟動電路(start up circuit)或電荷泵電路(chargepump circuit) 在一實施例中，半導體結構的二極管的操作方法包括將陰極電性連接至第二摻雜區204，并將陽極電性連接至第三摻雜區206，如圖9所示。圖10繪示一實施例中半導體結構的剖面圖。圖10所示的半導體結構與圖I所示的半導體結構的差異在于，介電隔離結構326為淺溝槽隔離。圖11繪示一實施例中半導體結構的剖面圖。圖11所示的半導體結構與圖I所示的半導體結構的差異在于，省略圖I所示的介電隔離結構26。在此例中，二極管沒有形成任何的介電隔離結構，因此減少制造成本。在此例中，二極管的主動區范圍由包括埋藏層434與阱區436的摻雜隔離結構432所定義。此外，二極管通過摻雜隔離結構432與埋藏層434而與其它兀件隔尚。圖12繪示一實施例中半導體結構的剖面圖。圖12所示的半導體結構與圖I所示的半導體結構的差異在于，省略圖I中所示的埋藏層34。此外，使用深度淺于阱區536的阱區508。在此例中，二極管通過阱區536與其它元件隔離。圖13繪示一實施例中半導體結構的剖面圖。圖13所示的半導體結構與圖I所示的半導體結構的差異在于，省略圖I中所示的埋藏層34與外延層30。此外，使用深度淺于阱區636的阱區608。在此例中，二極管通過阱區636與其它元件隔離。圖14繪示一實施例中半導體結構的剖面圖。圖14所示的半導體結構與圖I所示的半導體結構的差異在于，第二摻雜區704與第三摻雜區706通過介電隔離結構744例如場氧化物分開。在其它實施例中，介電隔離結構744為淺溝槽隔離。在一實施例中，介電隔離結構744在包括第一次層712與第二次層714的頂層710之后形成。在另一實施例中，介電隔離結構744在第二次層714之后形成。第一次層712在介電隔離結構744之后形成，因此用來形成第一次層712的摻雜路徑是穿過介電隔離結構744。在此例中，二極管的開啟電阻(Ron)因此降低。在又另一實施例中，第一次層712與第二次層714都是在介電隔離結構744之后形成。在此例中，二極管的開啟電阻因此降低。實施例中半導體結構的二極管可配置在高壓集成電路(high voltageintegrated circuit, HVIC)的高側區域(high side area)。舉例來說，圖15繪不一實施例中半導體結構的剖面圖，其中二極管配置在鄰近元件區D的高側區域HA中。元件區D與高側區域HA之間具有阱區860，其可具有第一導電型例如P導電型。配置在元件區D中的元件可包括晶體管(MOS)。晶體管可包括阱區846例如高壓阱區、埋藏層848、阱區850、重摻雜區852、重摻雜區854例如源極、重摻雜區856例如漏極與柵極結構858。晶體管可為NMOS0在一實施例中，阱區850與重摻雜區852具有第一導電型例如P導電型。阱區846、埋藏層848、重摻雜區854與重摻雜區856具有第二導電型例如N導電型。重摻雜區856例如漏極需要用以承受:聞壓例如大于600V的超聞壓。在本發明的實施例中，在介電隔離結構之后形成頂層的第一次層或第二次層能降低二極管的開啟電阻。頂層的摻雜范圍適當的調整，以改善二極管的切換速度。在第二摻雜區與第三摻雜區之間省略介電隔離結構也能改善二極管的切換速度，此外，可減少單元元件需要的設計面積并降低制造成本。二極管能通過摻雜隔離結構自隔離于其它元件。雖然本發明已以優選實施例公開如上，然其并非用以限定本發明，任何本領域的 普通技術人員，在不脫離本發明的精神和范圍內，當可做細微的更改與修飾，因此本發明的保護范圍當視權利要求所界定者為準。
權利要求
1.一種半導體結構，其特征在于，包括一二極管，其中該二極管包括 一第一摻雜區，具有一第一導電型； 一第二摻雜區，具有相反于該第一導電型的一第二導電型；以及 一第三摻雜區，具有該第一導電型； 其中該第二摻雜區與該第三摻雜區通過該第一摻雜區分開，該第三摻雜區具有相鄰近的一第一部分與一第二部分，該第一部分與該第二部分分別靠近與遠離該第二摻雜區，該第一部分的摻雜濃度大于該第二部分的摻雜濃度。
2.根據權利要求I所述的半導體結構，其特征在于，該第二摻雜區與該第三摻雜區只通過該第一摻雜區分開。
3.根據權利要求I所述的半導體結構，其特征在于，該第一摻雜區包括一頂層，該頂層的一邊緣位于該第三摻雜區的相對的邊緣之間。
4.根據權利要求I所述的半導體結構，其特征在于，該第一摻雜區包括一頂層，該頂層包括一第一次層與一第二次層，該第一次層位于該第二次層上，該第一次層的摻雜濃度大于該第二次層的摻雜濃度。
5.一種半導體結構的制造方法，其特征在于，包括形成一二極管，形成該二極管的方法包括 在一第一摻雜區上形成一第二摻雜區；以及 在該第一摻雜區上形成一第三摻雜區， 其中該第一摻雜區與該第三摻雜區具有一第一導電型，該第二摻雜區具有相反于該第一導電型的一第二導電型，該第二摻雜區與該第三摻雜區通過該第一摻雜區分開，該第三摻雜區具有相鄰近的一第一部分與一第二部分，該第一部分與該第二部分分別靠近與遠離該第二摻雜區，該第一部分的摻雜濃度大于該第二部分的摻雜濃度。
6.根據權利要求5所述的半導體結構的制造方法，其特征在于，該第一摻雜區包括一頂層與一阱區，該頂層的形成方法包括摻雜該阱區的一頂部分。
7.根據權利要求6所述的半導體結構的制造方法，其特征在于，該第三摻雜區的形成方法包括摻雜互相鄰接的該頂層的一頂部分與該阱區的一頂部分。
8.根據權利要求6所述的半導體結構的制造方法，其特征在于，形成該二極管的方法包括形成一介電隔離結構于該阱區上，其中該第二摻雜區與該第三摻雜區通過該介電隔離結構分開，該頂層在該介電隔離結構之后形成。
9.一種半導體結構，其特征在于，包括一二極管，該二極管包括 一第一摻雜區，具有一第一導電型； 一第二摻雜區，具有相反于該第一導電型的一第二導電型；以及 一第三摻雜區，具有該第一導電型； 其中該第二摻雜區與該第三摻雜區只通過該第一摻雜區分開。
10.一種半導體結構的制造方法，其特征在于，包括形成一二極管，形成該二極管的方法包括 在一第一摻雜區上形成一第二摻雜區；以及 在該第一摻雜區上形成一第三摻雜區， 其中該第一摻雜區與該第三摻雜區具有一第一導電型，該第二摻雜區具有相反于該第一導電型的 一第二導電型，該第二摻雜區與該第三摻雜區只通過該第一摻雜區分開。
全文摘要
本發明公開了一種半導體結構及其制造方法。該半導體結構包括二極管。二極管包括第一摻雜區、第二摻雜區與第三摻雜區。第一摻雜區與第三摻雜區具有第一導電型。第二摻雜區具有相反于第一導電型的第二導電型。第二摻雜區與第三摻雜區通過第一摻雜區分開。第三摻雜區具有相鄰近的第一部分與第二部分，分別靠近與遠離第二摻雜區。第一部分的摻雜濃度大于第二部分的摻雜濃度。本發明的半導體結構中的二極管的切換速度高、開啟電阻低。此外，本發明的二極管能自隔離于其它元件，需要的設計面積小且制造成本低。
文檔編號H01L29/861GK102891185SQ20111020401
公開日2013年1月23日 申請日期2011年7月21日 優先權日2011年7月21日
發明者陳建志, 林正基, 連士進, 吳錫垣 申請人:旺宏電子股份有限公司