專利名稱：在分立的功率mos場效應管集成傳感場效應管的器件及方法
技術領域：
本發明的實施例主要關于半導體器件，更確切地說，是關于包含功率MOS場效應管以及一個或多個帶有共柵極和漏極端以及分立的源極端的傳感MOS場效應管在內的半導體器件。
背景技術：
在電路中，確定電流流經負載的方法之一就是使用金屬氧化物半導體場效應管 (M0S場效應管)，用于電流傳感。傳統的電流傳感功率MOS場效應管通常包含上千個并聯在一起的晶體管單元，共享共漏極、源極和柵極電極。器件內的每個晶體管單元或元件都是相同的，器件漏極端的電流在它們之間也相同。在這種設計中常見的情況是，其中某些晶體管的源極電極與剩余的源極電極分開，連接到一個分立的源極端上。因此，所產生的電流傳感 MOS場效應管可以看成是相當于兩個或多個并聯的晶體管，具有共柵極和漏極端，以及分立的源極端。這些晶體管中的第一部分，包含電流傳感功率MOS場效應管中的大多數的晶體管單元，通常稱為主場效應管。第二部分，包含具有分立的源極端的多個晶體管單元，稱為傳感場效應管。在使用過程中，傳感場效應管僅僅傳導共漏極端上的一小部分電流，這一小部分電流與傳感比η成反比，其中η為電流比，取決于主場效應管中的晶體管單元數量與傳感場效應管中的晶體管單元數量之比。定義傳感比η，是為了使傳感場效應管和主場效應管的源極端保持在同一電勢下進行傳導。當傳感比已知時，流經器件的總電流，以及器件所連接的負載上的負載電流，可以通過測量傳感場效應管上的源極電流(即在漏極和源極電極之間，流經傳感場效應管的電流通路的電流)計算出來。美國專利號為5，079，456的專利提出了一種用于測量并/或控制傳感場效應管中的電流等級的方法和裝置，其中傳感場效應管含有一個功率晶體管以及一個傳感晶體管。 將這兩個晶體管偏置，在線性模式下工作，傳感晶體管的源極-漏極電壓Vds，與功率晶體管的預設的那部分Vds作比較。所產生的控制信號表示比較的結果，在一個實施例中，該控制信號用在反饋裝置中，用于將傳感晶體管的Vds，驅動到功率晶體管的預設部分Vds因此，使傳感晶體管上所承載的電流的等級，與功率晶體管上所承載的電流的預設部分相等。美國專利號為5，408，141的專利提出了一種集成的功率器件，包含一個功率晶體管和五個傳感晶體管。其中四個傳感晶體管，在尺寸上，都與功率晶體管成比例，并且利用與功率晶體管的零件相同的制備過程，制造在功率晶體管的有源區的外圍區域附近。第五個傳感晶體管位于功率晶體管的有源區內部，利用金屬互聯的第二等級，連接到第五個傳感晶體管所需的源極區上，以形成源極接觸。美國專利號為5，962，912的專利提出了一種具有晶體管單元結構的功率半導體零件，該零件含有一個金屬電阻追蹤，通過一個非導電層，與功率半導體零件的半導體本體以及控制電極絕緣。該電阻追蹤位于功率半導體單元之間的水平區域中。利用電阻追蹤，零件的有源區不會做得更小，同時制備電阻追蹤與零件的金屬層，零件的金屬層提供與功率半導體的主電極接觸，因此增加電阻追蹤不需要額外的制備步驟。然而，傳感場效應管和主場效應管之間的引線接合會影響期間的性能。此外，在不增加掩膜層以及制備工藝程序的數量的前提下，有必要研發一種在一個分立的功率MOS場效應管內集成一個或多個傳感場效應管的功率器件。正是在這一前提下，提出了本發明的各種實施例。
發明內容
本發明的目的是，在不增加掩膜層以及制備工藝程序的數量的前提下，提供一種在一個分立的功率MOS場效應管內集成一個或多個傳感場效應管的功率器件及其制備方法。本發明的技術方案是提供一種半導體器件，包含一個含有源極、本體和柵極的主場效應管；一個含有源極、本體和柵極的傳感場效應管，其中傳感場效應管的晶體管部分被主場效應管的晶體管包圍，并位于主場效應管的晶體管附近；一個位于半導體器件邊緣處的傳感場效應管源極墊，其中傳感場效應管源極墊與傳感場效應管的晶體管部分分開，并通過傳感場效應管探針金屬，連接到傳感場效應管的晶體管部分；以及一個電絕緣結構，使主場效應管的源極和本體區與傳感場效應管的源極和本體區電絕緣，其中主場效應管、傳感場效應管以及電絕緣結構形成在一個單獨的半導體晶片中，通過配置絕緣結構使傳感場效應管的晶體管部分以及傳感場效應管源極墊位于主場效應管的有源區外部，其中半導體器件是一個分立的垂直場效應管。其中傳感場效應管探針金屬、主場效應管源極金屬以及柵極金屬都是同一個單獨金屬層中分開的部分。其中傳感場效應管探針金屬并不是一個電阻。其中傳感場效應管的晶體管部分不如傳感場效應管探針金屬寬。其中傳感場效應管的晶體管部分位于主場效應管的中心附近。其中傳感場效應管晶體管部分、傳感場效應管探針金屬以及傳感場效應管源極墊都通過絕緣結構，與主場效應管分開，并且通過傳感場效應管源極墊，位于主場效應管的外圍。其中絕緣結構含有一個或多個深勢阱，形成在外延層的頂部，其中深勢阱使傳感場效應管的源極和本體區，與主場效應管的源極和本體區絕緣，其中深勢阱的導電類型與主場效應管本體區的導電類型相同。其中深勢阱的深度大于主場效應管本體區的深度。其中深勢阱的深度約在1微米至2微米之間，主場效應管的本體區深度約在0. 5 微米至0.7微米之間。其中深勢阱的摻雜濃度小于主場效應管本體區的摻雜濃度。
其中深勢阱的摻雜濃度約為4X 10"Vcm3。其中傳感場效應管的晶體管部分和主場效應管之間的深勢阱，約為兩倍的晶體管單元間距的寬度。其中傳感場效應管的晶體管部分和主場效應管之間的深勢阱寬度約為2至10微米。其中主場效應管和傳感場效應管是由金屬氧化物半導體場效應管MOSFET構成的。其中傳感場效應管和主場效應管之間的電絕緣結構，是由絕緣溝槽附近的本體環構成的，其中一個位于電絕緣上方的金屬層，將傳感場效應管的柵極電連接到主場效應管的柵極。本發明的另一技術方案是提供一種用于制備含有一個主場效應管和一個傳感場效應管的半導體器件的方法，包含a)在一個襯底中，制備主場效應管的源極、本體和柵極；b)在襯底中，制備傳感場效應管的源極、本體和柵極，其中傳感場效應管位于主場效應管的中心附近，其中傳感場效應管的晶體管部分被主場效應管的晶體管包圍著，并位于主場效應管的晶體管附近，以減少傳感場效應管測量的失真和誤差，其中傳感場效應管和主場效應管為垂直場效應管，共享一個公共襯底；c)在襯底中，制備一個電絕緣結構，使主場效應管的源極和本體區，與傳感場效應管的源極和本體區電絕緣；并且d)制備一個位于主場效應管邊緣處的傳感場效應管源極墊，并通過傳感場效應管探針金屬連接到傳感場效應管上，其中傳感場效應管和傳感場效應管源極墊，通過電絕緣結構，與主場效應管分開。所述的方法，其中a)至d)包含i)在一個重摻雜的第一導電類型的襯底上方，制備一個第一導電類型的外延層；ii)在外延層上方制備一個深勢阱掩膜；并且iii)在半導體器件的絕緣結構區域中的外延層的頂部，植入第二導電類型的摻雜物，以形成深勢阱區，第二導電類型與第一導電類型相反。其中iii)還包含制備深勢阱區，使深勢阱區的深度約為1至2微米，摻雜濃度約為 4 X IO1Vcm30所述的方法，還包含制備主場效應管柵極溝槽、傳感場效應管柵極溝槽以及絕緣溝槽，其中絕緣溝槽位于主場效應管和傳感場效應管之間，并構成一部分所述的電絕緣，其中絕緣溝槽不連接柵極電壓；在所述的電絕緣結構上方，沉積一個絕緣層；并且在所述的電絕緣上方的絕緣層，制備一個金屬層，所述的金屬層將傳感場效應管的柵極連接到主場效應管的柵極。其中所述的半導體器件是一個分立的垂直場效應管。
閱讀以下詳細說明并參照以下附圖之后，本發明的其他特征和優勢將顯而易見圖1表示依據本發明的一個實施例，該半導體器件的俯視平面圖。圖IA表示依據本發明的一個實施例，半導體器件的俯視平面圖，以表示鈍化層。圖2表示圖1所示的半導體器件沿B-B線的剖面示意圖。圖3A-3D所示的示意圖，表示依據本發明的一個實施例，半導體器件的可選傳感場效應管結構的俯視圖。圖4A-4H表示依據本發明的一個實施例，制備一種半導體器件的一系列剖面示意圖。圖5A表示依據本發明的一個實施例，一種位于器件中心附近的帶有傳感場效應管探針的半導體器件的俯視示意圖。圖5B表示圖5A所示的帶有鈍化層的半導體器件的俯視圖。圖6A表示圖5A-5B所示的傳感場效應管探針的俯視示意圖。圖6B表示圖6A沿A-A，線的剖面圖。圖6C表示圖6A沿B-B，線的剖面圖。圖7表示圖5A-5B所示的半導體器件沿A_A’線的剖面圖。圖8表示主晶片和傳感場效應管探針的電流線的示意圖。圖9和圖10B-B，至16B-B，表示制備圖5A-5B和6C所示的一類半導體器件沿B-B， 線的一系列剖面示意圖。圖9A和圖10C-C，至16C-C，表示制備圖5A-5B和7所示的一類半導體器件沿C-C， 線的一系列剖面示意圖。
具體實施例方式盡管為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域的任何技術人員都應理解基于以下細節的多種變化和修正都屬本發明的范圍。因此，本發明的典型實施例的提出，對于請求保護的發明沒有任何一般性的損失，而且不附加任何限制。同時參照圖1、圖IA和圖2可以理解本發明實施例的各個方面。圖1表示依據本發明的一個實施例，半導體器件100的俯視平面圖。如圖1所示，半導體器件100包含一個公共襯底101、一個沉積在公共襯底101中的主場效應管102、以及一個或多個也沉積在公共襯底中的傳感場效應管104。如圖1中的示例所示，傳感場效應管104可以位于被主場效應管102的有源區包圍的區域中。主場效應管102可以是金屬氧化物半導體場效應管(M0S 場效應管)，通常是功率MOS場效應管，可以將其配置成條紋單元或封閉式單元。傳感場效應管104也可以是金屬氧化物半導體場效應管(M0S場效應管)，從而配置成條紋單元或封閉式單元。主場效應管102和傳感場效應管104都形成于公共襯底101。每個主場效應管 102和傳感場效應管104都含有各自的源極、柵極和漏極結構。源極結構形成在公共襯底 101的本體層中。漏極墊103(參見圖幻形成在襯底101的背部。構成主場效應管102的柵極和源極結構，一般位于主場效應管源極金屬106的下方。傳感場效應管104的源極結構電連接到傳感場效應管源極金屬108上。構成傳感場效應管104的柵極和源極結構，一般位于一部分傳感場效應管源極金屬108的下方。然而，為了避免引線接合作用帶來的損害，這些結構通常并不位于傳感場效應管源極墊118(有時也稱為傳感墊)的下方。由于傳感場效應管單元的數量通常比主場效應管單元的數量小多個數量級，因此這種對傳感場效應管單元造成的損害，將極大地影響所需的傳感比的準確性。雖然主場效應管元件也會受到引線接合作用所帶來的損害，但是受損的主場效應管單元的數量比主場效應管單元的總數小得多，從而不會極大地影響所需傳感比的準確性。傳感場效應管源極金屬108可以覆蓋整個傳感場效應管源極區，并延伸到有源傳感場效應管單元104之外的區域，傳感墊就直接形成在場效應管源極金屬108上，或在傳感場效應管源極金屬108上方的鈍化層上方。為了簡便，圖1并沒有表示出鈍化層。圖IA給出了與圖1 相同的俯視圖，但表示出了鈍化層208以及鈍化層208中所開的窗口，依據本發明的一個實施例，該窗口用于接合到主場效應管源極金屬106、傳感場效應管源極金屬108以及外部柵極金屬111。鈍化層208中的窗口所裸露的金屬，實際上構成了柵極墊120、主場效應管源極墊107以及傳感場效應管源極墊118。顯然，傳感場效應管104并不是直接位于傳感場效應管源極墊118的下方。主場效應管102和傳感場效應管104的柵極結構，通過一個公共柵極金屬110，相互電連接到一起。第一金屬隙112可以將主場效應管源極金屬106與公共柵極金屬110電絕緣。第二金屬隙114可以位于公共柵極金屬110和傳感場效應管源極金屬108之間。第三金屬隙115可以位于主場效應管源極金屬106和外部柵極金屬111之間。導體填充溝槽 (圖1沒有表示出)形成在襯底101的本體中，并通過內襯在溝槽側壁上的一層氧化物與襯底絕緣，例如通過導體填充溝槽，可以實現主場效應管102和傳感場效應管104的柵極端， 與公共柵極金屬110之間的電連接。這些導體填充溝槽還將公共柵極金屬110與外部柵極金屬111連接起來。主場效應管源極金屬106、傳感場效應管源極金屬108、外部柵極金屬 111以及公共柵極金屬110，可以形成于沉積在襯底101上方的單一帶圖案的金屬層。柵極墊120可以沉積在外部柵極金屬111上。主場效應管源極金屬106、傳感場效應管源極金屬108、外部柵極金屬111以及公共柵極金屬110，都可以被鈍化層208覆蓋(參見圖IA和圖幻。到主場效應管源極金屬 106上的外部電連接，可以通過鈍化層208中的通孔，連接到沉積在鈍化層208上的主場效應管源極墊上。還可選擇，主場效應管源極墊可以形成于一部分主場效應管源極金屬106， 主場效應管源極金屬106通過鈍化層208中的窗口裸露出來。與之類似，到傳感場效應管源極金屬108上的外部電連接，可以通過鈍化層208，連接到沉積在傳感場效應管源極金屬 108上方的鈍化層上的傳感場效應管源極金屬墊118(傳感墊)。還可選擇，傳感場效應管源極墊118可以形成于一部分傳感場效應管源極金屬108，傳感場效應管源極金屬108通過鈍化層108中的窗口裸露出來。幾乎主場效應管源極金屬106的整個表面，一般都可用于引線接合。另外，到柵極金屬110的外部電連接，可以通過鈍化層，連接到沉積在柵極金屬110上方的鈍化層上的柵極墊120。然而，在圖1、圖IA和圖2所示的實施例中，柵極墊 120形成于外部柵極金屬111。公共柵極金屬110和外部柵極金屬111，通過柵極滑道溝槽 222(圖幻，在下面連接在一起。主場效應管102和傳感場效應管104的漏極，可以通過襯底101的下部，電連接到一個公共漏極墊103(參見圖幻，公共漏極墊103可能形成在公共襯底101的背部。半導體器件100也含有一個電絕緣體122，它形成在主場效應管102和傳感場效應管104之間的公共襯底101的本體層中，如圖2所示。在圖1所示的示例中，電絕緣體122位于第一金屬隙112和第二金屬隙114之間。作為示例，可以以摻雜本體207和溝槽環209 的組合形式，制成電絕緣體122。電絕緣體122在公共襯底101的本體內，為主場效應管102 和傳感場效應管104的源極結構之間提供電絕緣。如圖2所示，主場效應管102可以含有多個場效應管結構，每個場效應管結構都包含一個帶有溝槽的柵極202、以及通過適當摻雜襯底101的部分本體區201所形成的源極 204。每個主場效應管器件的柵極202都以溝槽的形式，內襯有氧化物等絕緣體，并用導電的多晶硅填充。柵極202可以垂直于B-B橫截面，穿過一個或多個平行于B-B橫截面的溝槽柵極，電連接到柵極滑道溝槽222上，柵極滑道溝槽222通過絕緣層206，經由一個或多個導電通孔203，電連接到公共柵極金屬110上。柵極滑道溝槽222也連接到外部柵極金屬111上。一個主場效應管單元的源極204可以通過一個主場效應管源極金屬106，并聯到其他的這種器件上，源極區204可以穿過絕緣層206，通過導電通孔205，電連接到主場效應管源極金屬106上。主場效應管源極金屬106可以通過穿過一部分鈍化層208的導電通孔，電連接到主場效應管源極墊上，那部分鈍化層208位于源極墊下方，主場效應管源極金屬106上方。還可選擇，主場效應管源極墊可以形成于未被鈍化層108中的窗口覆蓋的那部分主場效應管源極金屬106。一般允許幾乎主場效應管源極金屬106的整個表面，用作接合引線的接合區。同樣地，傳感場效應管104也含有多個器件結構，每個器件結構都包含一個帶溝槽的柵極210，帶溝槽的柵極210通過一個或多個垂直的柵極溝槽，電耦合到柵極滑道224 上。柵極滑道2M通過通孔211，連接到公共柵極金屬110上。從公共柵極金屬110開始， 經由外部柵極金屬111和柵極滑道222，柵極滑道2 也電連接到柵極墊120上。傳感場效應管源極212經由傳感場效應管源極金屬108，通過通孔225，電耦合到其他傳感場效應管單元源極上。帶溝槽的柵極210、源極212以及本體區221都可以與上述主場效應管柵極202、源極204和本體201所述的方式配置。傳感場效應管源極金屬108可以通過形成在鈍化層208中的導電通孔，電連接到傳感場效應管源極墊(傳感墊)118上。還可選擇， 傳感墊形成于一部分傳感場效應管源極金屬108，那部分傳感場效應管源極金屬108通過鈍化層208中的窗口裸露出來。公共柵極金屬110將主場效應管102的帶溝槽的柵極滑道 222，與傳感場效應管104的帶溝槽的柵極滑道224電連接起來。第一金屬隙112將主場效應管源極金屬106與公共柵極金屬110電絕緣，第二金屬隙114將傳感場效應管源極金屬 108與公共柵極金屬110電絕緣。如上所述，主場效應管和傳感場效應管器件的源極和本體區都形成在同一個襯底 101中。電絕緣體122使這兩個源極和本體區絕緣。作為示例，電絕緣體122可能含有本體植入環207以及一個電絕緣和電浮動的多晶硅填充溝槽209，在主場效應管102和傳感場效應管104之間提供電絕緣。制備本體植入環207可以通過對部分襯底101進行適當地摻雜。溝槽209的結構類似于溝槽柵極202、210，但與溝槽柵極電絕緣。為了使主場效應管和傳感場效應管源極金屬106和108以及公共柵極金屬110電絕緣，鈍化層208可以填充在金屬隙112和114中，并且鈍化層208沉積在主場效應管源極金屬106、傳感場效應管源極金屬108和公共柵極金屬110上方。還可選擇，省去一部分或全部鈍化層208，接合引線直接分別連接到主場效應管源極金屬106、傳感場效應管源極金屬108以及公共柵極金屬110 上。
依據本發明的實施例，半導體器件還可能有多種不同的設計布局。圖3A-3D表示依據本發明的一個實施例，一種半導體器件的幾個可選的傳感場效應管結構的俯視示意圖。作為示例，半導體器件300可能含有一個傳感場效應管，位于主場效應管的有源區內部，如圖3A所示。半導體器件300含有一個傳感場效應管304，位于主場效應管302的中心附近。主場效應管302和傳感場效應管304的源極金屬位于場效應管以及相應的源極墊 303和308以及柵極墊306之間。形成在公共金屬層中的縫隙305、307，將公共金屬層分成主場效應管302和傳感場效應管304的柵極金屬區和源極金屬區。主場效應管和傳感場效應管的源極墊303、308位于相應的金屬區上方。柵極墊306位于一部分柵極金屬區上方。 用虛線表示的電絕緣體309可能形成在襯底的本體部分中，以一種適宜的方式，使主場效應管302和傳感場效應管304的源極區電絕緣。傳感場效應管304位于主場效應管302的拐角附近，如圖中的半導體器件301 所示。還可選擇，使傳感場效應管304位于主場效應管302的邊緣附近，如圖3C中的半導體321所示。僅僅改變一個源極掩膜層，就可以調節主場效應管和傳感場效應管之間的電流比。帶有不同電流比的多個傳感場效應管可以輕松地集成在主功率MOS場效應管內。 圖3D表示一種半導體器件310，它含有兩個傳感場效應管312和314，位于主場效應管302 的拐角附近。主場效應管和兩個傳感場效應管的源極金屬位于場效應管和相應的源極墊 311、313、315和柵極墊317之間。形成在公共金屬層中的縫隙316、318、319，將公共金屬層分成主場效應管和每個傳感場效應管的柵極金屬區和源極金屬區。主場效應管和傳感場效應管的源極墊311、313、315位于相應的金屬區上方。柵極墊317位于一部分柵極金屬區上方。用虛線表示的電絕緣體320可能形成在襯底的本體部分中，以一種適宜的方式，使主場效應管和傳感場效應管的源極區電絕緣。制備上述類型的半導體器件還可能有許多不同的方法。作為示例，圖4A-4H表示依據本發明的一個實施例，制備一種N-通道MOS場效應管半導體器件的一系列剖面示意圖。可以使用類似的工藝，制備P-通道MOS場效應管器件。如圖4A所示，N-外延層404 可以形成在N+襯底402上方。然后，在N-外延層404上方制備一個溝槽掩膜(圖中沒有表示出)。通過溝槽掩膜，將N-外延層404刻蝕到預設的深度，形成主場效應管柵極溝槽 403A、主場效應管柵極滑道溝槽40;3B、傳感場效應管柵極溝槽405A和傳感場效應管柵極滑道溝槽405B以及絕緣溝槽406，如圖4B所示。然后在溝槽403A、403B、405A、405B和406的側壁上，生長柵極氧化物410。用多晶硅等導電材料408填充溝槽403、405和406，并回刻， 如圖4C所示。按照這種方法，在公共的制備過程中，可以同時形成源極端、溝槽柵極以及絕緣溝槽。為了制備源極區和電絕緣體，可以對外延層404植入與其摻雜極性(即導電類型) 相反的摻雜物。作為示例，可將本體掩膜(圖中沒有表示出)植入P-型摻雜物412，并在主場效應管柵極溝槽403A、主柵極滑道溝槽40;3B、傳感場效應管柵極溝槽405A、傳感場效應管柵極滑道溝槽405B以及絕緣溝槽406附近的N-外延層404中退火。如圖4D所示，絕緣溝槽406附近的P-型摻雜物412構成本體環，有助于在主場效應管和傳感場效應管之間提供電絕緣。通過這種方式，主場效應管和傳感場效應管器件區域以及本體環都可以在公共的制備過程中同時形成。要注意的是，在本例中，為了制備N-通道器件，要在N-型摻雜外延層404中植入P-型摻雜物。還可選擇，在P-型摻雜外延層中植入N-型摻雜物，以制備 P-通道器件。如圖4E所示，植入N+型摻雜物，并退火，以制備主場效應管源極區413以及傳感場效應管源極區414。在N-外延層404上方，沉積一個絕緣層416，例如含有硼酸的硅玻璃 (BPSG)。如圖4F所示，回刻絕緣層416，以便分別在主場效應管柵極滑道溝槽40 和傳感場效應管柵極滑道溝槽405B的上方形成接觸開口 417和418 ；并且分別形成主場效應管源極和傳感場效應管源極的接觸開口 430和431。可以穿過接觸開口 430和431，植入接觸植入物 432、434。導電層沉積在絕緣層416上方的接觸開口 417、418、430和431內，形成圖案，以制成公共柵極金屬420 (電連接到主場效應管柵極滑道溝槽40 和傳感場效應管柵極滑道溝槽405B)、主場效應管源極金屬421和傳感場效應管源極金屬422。如圖4G所示，回刻導電層，形成開口 423，以便使公共柵極金屬420和主場效應管源極金屬421之間絕緣，并形成開口 424，以便使公共柵極金屬420和傳感場效應管源極金屬422之間絕緣。最后，如圖4H所示，沉積鈍化層426，在開口 423、似4內以及在公共柵極金屬420、主場效應管源極金屬421 以及傳感場效應管源極金屬422上方。圖4A-4H所示的方法僅僅表示在一個公共襯底上制備N-通道主場效應管和傳感場效應管，并且傳感場效應管并不在傳感場效應管源極墊下面。然而，利用本方法，無需使用額外的制備工藝以及額外的掩膜層，就能夠在一個帶有主場效應管的公共襯底上輕松制備帶有多種不同電流比的多個傳感場效應管。本發明的實施例使主場效應管、傳感場效應管以及它們之間的電絕緣，可以在公共的制備過程中，形成在同一半導體襯底上。盡管，依據本發明的實施例，制備器件所用的工藝特點和順序都很常見，但是制備過程中用于制備電絕緣以及場效應管器件的掩膜是不同的。依據本發明的一個可選實施例，可以在主場效應管的中心形成一個傳感場效應管探針，由于探針周圍的傳導電流減少，從而使主場效應管的電流比更加準確和穩定。該電流比是電流調節的重要參數。傳感場效應管探針的連接，是通過一個位于分立的功率MOS場效應管晶片邊緣的傳感墊實現的。這種集成不需要額外的掩膜層，也不需要額外的制備工藝。這種集成的傳感場效應管探針將與主場效應管共享相同的柵極端和相同的漏極端，但是源極端卻與主場效應管隔開。如圖5A-5B和圖6A-6C所示，半導體器件500的結構中，除了傳感場效應管探針位于主場效應管中心處，遠離傳感場效應管源極墊之外，其他都與圖3A所示的半導體器件 300的結構類似。半導體器件500包含一個位于半導體晶片501上方的主場效應管，以及一個位于主場效應管502中心處的傳感場效應管探針510。傳感場效應管探針510包含一個或多個形成在場效應管結構之間的傳感場效應管結構，這些場效應管結構構成主場效應管。傳感場效應管源極墊503位于半導體器件500的邊緣附近，遠離傳感場效應管探針 510。傳感場效應管探針510通過導電管腳511，連接到傳感場效應管源極墊503上，導電管腳511有時也稱為傳感場效應管探針金屬或傳感場效應管天線。可以利用與主場效應管源極金屬508和柵極金屬509相同的金屬層，制備傳感場效應管探針金屬511。最好選用銅或鋁等高導電材料，制備傳感場效應管探針金屬511，并且使傳感場效應管探針金屬511足夠寬，使導電管腳不會成為一個電阻。要讓傳感場效應管510(位于探針金屬511下方)不能比探針金屬511更寬或更長。傳感場效應管源極墊503最好位于器件500的外圍，并在空間上遠離傳感場效應管所在的位置。傳感場效應管510的晶體管部分在主場效應管晶體管周圍，大部分都被主場效應管晶體管包圍，以使測量的失真或差異降至最低。通過縫隙505以及下面的電絕緣結構，傳感場效應管探針510、導電管腳511以及傳感場效應管源極墊503都與主場效應管502電絕緣，這與上述圖2所示的帶有摻雜本體環合絕緣溝槽的電絕緣體122類似。縫隙505和絕緣結構包圍著傳感場效應管探針510。 作為示例，半導體器件500可以是一個分立的垂直功率MOS場效應管。主場效應管502與集成電路(IC)芯片不同的是，IC芯片具有多個沒有并聯在一起的晶體管，并且晶體管上帶有不同的柵極信號，而主場效應管502是由與公共柵極信號并聯工作的多個晶體管構成的，起一個單獨的分立的功率MOS場效應管的作用。電絕緣體(例如上述圖2所示的電絕緣體12 ，或帶有柵極溝槽、不帶有源極植入物的區域，或深勢阱植入物512，都可以以一種適當的模式形成在襯底頂部，以使主場效應管502的源極和本體區與傳感場效應管探針510的源極和本體區絕緣。深勢阱512的導電類型可以與主場效應管本體區相同，但摻雜濃度較低，例如約為4 X IOlfVcm3。深勢阱可以比主場效應管本體區更深，例如大約1-2微米(μ m)深，或更確切地說是在1. 4至2微米(或約為1. 7μπι)之間，但不能深過柵極溝槽。作為參考，典型的本體區深度約為0. 5至0. 7 μ m。 深勢阱絕緣可能是幾倍的晶體管單元間距的寬度，例如2至10 μ m寬。深勢阱絕緣的寬度可以小到一個晶體管單元的間距一樣小。這取決于制造設備的加工能力。傳感場效應管源極金屬608和主場效應管源極金屬618必須不短路或橋接，使它們兩個之間留有足夠的縫隙，縫隙的尺寸取決于制造設備的加工能力。傳感場效應管周圍的絕緣結構也終止了有源區電壓，從而使傳感場效應管探針 510、導電管腳511和傳感場效應管源極墊503由于縫隙505，而位于主場效應管有源區以及絕緣結構的“外部”，絕緣結構從有源區的邊緣開始延伸。然而，傳感場效應管探針510以及導電管腳511使傳感場效應管探針510位于帶有最小失真的主場效應管502晶體管中。形成傳感場效應管源極墊503、導電管腳511以及傳感場效應管探針源極金屬608的金屬層， 可以與柵極金屬509以及主場效應管源極金屬508 —樣。要注意的是，導電管腳511并不是一個電阻性元件。作為示例，如圖6A所示，它的寬度至少可以與傳感場效應管相同。縫隙507形成在一個公共金屬層中，為主場效應管502隔開柵極金屬509和主場效應管源極金屬508。柵極墊506位于一部分柵極金屬509上方。漏極端(圖中沒有表示出)位于半導體襯底的底部，被主場效應管502和傳感場效應管510所共用。圖5B表示與圖5A所示的半導體器件500相同的俯視圖，不同的是在該圖中，鈍化層533覆蓋了除主場效應管源極墊508、柵極墊506和傳感場效應管源極墊503之外的整個晶片。未被鈍化層533覆蓋的傳感場效應管探針510和導電管腳511的位置，用虛線表示。如圖5A和6B所示，傳感場效應管探針510位于主場效應管502的中心，通過縫隙 505，與主場效應管502和絕緣結構515絕緣。作為示例，絕緣結構515可能含有一個絕緣層516，例如BPSG。絕緣結構可能還含有深勢阱512，深勢阱512形成在N-外延層513的頂部，以及絕緣層516的下方。深勢阱512使傳感場效應管探針510的源極和本體區，與主場效應管502絕緣。深勢阱512的導電類型與本體區相同，但它比本體區更深。深勢阱512 的布局大致遵循了圖5A所示的縫隙505的布局。外延層沉積在半導體襯底層514的上方。
如圖5A和6C所示，導電管腳511、傳感場效應管源極墊503以及傳感場效應管探針510都通過縫隙505，與主場效應管源極墊508和絕緣結構515絕緣。深勢阱512使傳感場效應管探針510的源極和本體區，與主場效應管502的源極和本體區絕緣。深勢阱512 還提高了終止區和絕緣結構515中的擊穿，以確保擊穿不會首先在這里(在相對較小的終止和絕緣區中)發生，從而增強了器件的耐用性。深勢阱還可作為包圍著主場效應管(圖中沒有表示出)的終止結構的一部分，用在半導體器件中。可以配置絕緣結構515，使傳感場效應管510位于絕緣結構515外部，(因此也在主場效應管有源區的“外部”)但是傳感場效應管510的晶體管部分大致被主場效應管502 的有源晶體管單元包圍。此外，傳感場效應管502、探針金屬511以及傳感場效應管源極墊 503都可以位于絕緣結構515外部。深勢阱512也可以位于傳感場效應管源極墊503(圖 7)下方，以及傳感場效應管探針金屬511下方。與圖2類似，如圖6C所示，主場效應管502可以含有多個場效應管結構，每個場效應管結構都含有帶溝槽的柵極614，以及由適當摻雜N-外延層513的一部分本體區616所形成的源極612。每個主場效應管器件的柵極614都以溝槽的形式出現，溝槽內襯有氧化物等絕緣體，并用導電多晶硅填充，柵極614可以連接到柵極滑道(圖中沒有表示出)上， 柵極滑道將它們連接到柵極金屬(圖中沒有表示出)上。柵極614可以與沿A-A橫截面中的溝槽柵極垂直。還可選擇，柵極614與A-A橫截面中的那些元件平行，但此處表示得好像垂直一樣，是為了便于說明。一個主場效應管單元的源極612可通過主場效應管源極金屬 618，與其他此類器件并聯。源極區612可通過絕緣層515，經由導電通孔620、621，與主場效應管源極金屬618電接觸。可以在通孔620、621和623底部，植入本體接觸物610。與之類似，傳感場效應管探針510也含有多個器件結構，每個器件結構都含有一個帶溝槽的柵極622，電耦合到柵極滑道(圖中沒有表示出)。柵極滑道連接到公共柵極金屬(圖中沒有表示出)。柵極滑道通過外部柵極金屬509，電連接到柵極墊506上。傳感場效應管源極602通過傳感場效應管源極金屬608，經由通孔626，電耦合到其他傳感場效應管單元上。可以同上述主場效應管柵極614、源極612和本體616所述地那樣，配置帶溝槽的柵極622、源極602以及本體區606。主場效應管器件的源極和本體區，以及傳感場效應管探針形成在位于(N+)襯底 514上的同一個N-外延層513中。深勢阱512使這些主場效應管和傳感場效應管的源極和本體區絕緣。圖7表示圖5A-5B所示的半導體器件500沿C_C’線的剖面圖。如圖7所示，傳感場效應管源極墊503通過縫隙505，與主場效應管502、絕緣層516以及深勢阱512絕緣，絕緣層516以及深勢阱512可位于傳感場效應管源極墊503下方。如圖5、6B_6C和7所示，柵極墊506、傳感場效應管源極墊503以及傳感場效應管探針510可以位于有源區外部，即主場效應管502的終止區中。可以通過帶有傳感場效應管源極墊503的絕緣結構515，將柵極墊506、傳感場效應管源極墊503以及傳感場效應管探針510，與主場效應管502分隔開。參見圖3A，雖然傳感場效應管304位于主場效應管302的中心，但是卻在一個相對較大的源極墊303(例如150微米X150微米)下方，難以控制電流傳播，因此傳感場效應管電流與主場效應管電流的電流比很難控制。通過將一個相對較小的傳感場效應管探針(例如尺寸約為20微米X 20微米)置于主晶片場效應管的中心處，并通過一個狹窄的傳感場效應管探針導電管腳(如上述圖5A-5B所示地那樣)，將傳感場效應管探針連接到傳感場效應管墊上，就會很容易地控制電流傳播，從而獲得合適的電流比(例如真實的傳感比應在設計的傳感比的5%以內)。此外，這種設計將傳感場效應管置于一個與主場效應管更加接近的溫度(溫度會影響場效應管電阻/電流)下，以抵抗由于較大的傳感場效應管源極墊產生的溫差所帶來的失真。從主場效應管的邊緣到傳感場效應管探針之間的寬度，約為主場效應管寬度的一半。其特點是，主場效應管在形狀上接近約為I-IOmm2的正方形或長方形。此外，溫差較大也會影響電流比和I ds_。n。通過將傳感場效應管置于主場效應管中心處，并被主場效應管晶體管包圍，使主場效應管晶體管和傳感場效應管晶體管中間的溫差降低，避免了傳感場效應管源極墊帶來的過度失真。帶有各種不同電流比的多個傳感場效應管探針，也能夠輕松地集成到主場效應管的中心。圖8表示圖5A所示的那類半導體器件的主場效應管502和傳感場效應管探針510 中的電流線的剖面示意圖。如圖8所示，由于相對較大的傳感場效應管晶片墊(圖中沒有表示出)已經被移至遠離傳感場效應管探針510的地方，傳感場效應管探針和主場效應管中間的間距縮小，從而獲得較小的電流傳播。因此，可以更加準確地設計傳感場效應管的 Rds。n，使帶有最小失真的傳感場效應管探針獲得所需的電流比。圖5A所示的那類半導體器件可用于在柵極溝槽功率MOS場效應管(包含屏蔽柵極溝槽(SGT)或平面柵極功率MOS場效應管)的條紋或封閉式單元技術中。制備上述圖5A所示的那類半導體器件，還可能有許多不同的方法。作為示例，圖 9-9A和10B-B'至16B-B，和10C-C'至16C-C’為一系列表示制備圖5A和圖6沿B-B’和 C-C'線所示的那類N-通道MOS場效應管半導體器件的剖面示意圖。(一種相似的技術可以用來制備P-通道器件。)與圖4A-4H所示的工藝相比，該工藝不需要額外的制備過程以及額外的掩膜層。如圖9所示，N-外延層904形成在N+襯底902上方。深勢阱掩膜(圖中沒有表示出)形成在N-外延層904上方。如圖9A所示，將極性(即導電類型)與外延層904的摻雜相反的摻雜物，植入到外延層904中，以構成深勢阱905A。然后，在N-外延層904上方形成一個溝槽掩膜(圖中沒有表示出)。如圖10B-B’ 和10C-C’所示，通過溝槽掩膜，將N-外延層904刻蝕到預設深度，以形成主場效應管柵極溝槽903、傳感場效應管柵極溝槽905以及絕緣溝槽906。然后，在溝槽903、905和906的側壁上生長柵極電介質(例如氧化物)910。如圖11B-B’和11C-C’所示，用導電材料(例如多晶硅)908填充溝槽903、905和906，并回刻。按照這種方法，在公共的制備過程中，可以同時形成源極端、溝槽柵極。作為示例，如圖12B-B’和12C-C’所示，通過本體掩膜(圖中沒有表示出)，植入 P-型摻雜物，并在主場效應管柵極溝槽903、傳感場效應管柵極溝槽905附近的N-外延層 904中退火，以制成本體區912和909。本體植入的深度小于深勢阱植入的深度。要注意的是，在本例中，為了制備N-通道器件，要在N-型摻雜外延層904中植入P-型摻雜物，以制成本體區912和909。還可選擇，在P-型摻雜外延層中植入N-型摻雜物，以制成P-通道器件。
如圖i;3B-B，和13C-C，所示，植入N+型摻雜物(就n_通道MOS場效應管而言)， 并退火，以制成主場效應管源極區913和傳感場效應管源極區914。在N-外延層904上方， 沉積一個絕緣層916(例如含有硼酸的硅玻璃(BPSG))。如圖14B-B’和14C-C’所示，掩膜絕緣層916并回刻，以便在深勢阱905A上方制備接觸開口 917，并分別形成主場效應管源極和傳感場效應管源極的接觸開口 930和931。在接觸開口 917、930和931的底部，植入本體接觸植入物932。如圖15B-B，和15C-C，所示，導電層沉積在絕緣層916上方，以及接觸開口 917、 918,930和931內，形成圖案以制備主場效應管源極金屬921和傳感場效應管源極金屬 922，以及傳感場效應管源極墊925。如圖15B-B，和15C-C，所示，回刻導電層，形成開口 930， 使主場效應管源極金屬921和傳感場效應管源極金屬922之間絕緣，形成開口 932，使主場效應管源極金屬921和傳感場效應管源極墊925之間絕緣。最后，如圖16B-B’和16C-C’ 所示，鈍化層擬6沉積在開口 930、932內，并沉積在主場效應管源極金屬921和傳感場效應管源極金屬922上方。如圖9、9A、10B-B，至16B-B，和10C-C，至16C-C，所述的方法，僅僅表示在一個公
共襯底上制備N-通道主場效應管和傳感場效應管，并且傳感場效應管并不位于傳感場效應管源極墊下方。然而，利用此方法，無需額外的制備工藝以及額外的掩膜層，就可以在公共襯底上輕松地制成帶有各種不同電流比的多個傳感場效應管。本發明的實施例，可以在公共的制備過程中，通過同一半導體襯底，形成主場效應管、傳感場效應管以及它們之間的電絕緣。盡管，依據本發明的實施例，制備器件所用的工藝特點和順序都很常見，但是制備過程中用于制備電絕緣以及場效應管器件的掩膜是不同的。盡管本發明關于某些較佳的版本已經做了詳細的敘述，但是仍可能存在其他版本。因此，本發明的范圍不應由上述說明決定，與之相反，本發明的范圍應參照所附的權利要求書及其全部等效內容。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下權利要求中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或多個項目的數量。除非用“意思是”明確指出限定功能，否則所附的權利要求書并不應認為是意義和功能的局限。盡管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容后，對于本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護范圍應由所附的權利要求來限定。
權利要求
1.一種半導體器件，其特征在于，包含 一個含有源極、本體和柵極的主場效應管；一個含有源極、本體和柵極的傳感場效應管，其中傳感場效應管的晶體管部分被主場效應管的晶體管包圍，并位于主場效應管的晶體管附近；一個位于半導體器件邊緣處的傳感場效應管源極墊，其中傳感場效應管源極墊與傳感場效應管的晶體管部分分開，并通過傳感場效應管探針金屬，連接到傳感場效應管的晶體管部分；以及一個電絕緣結構，使主場效應管的源極和本體區與傳感場效應管的源極和本體區電絕緣，其中主場效應管、傳感場效應管以及電絕緣結構形成在一個單獨的半導體晶片中，通過配置絕緣結構使傳感場效應管的晶體管部分以及傳感場效應管源極墊位于主場效應管的有源區外部，其中半導體器件是一個分立的垂直場效應管。
2.權利要求1所述的半導體器件，其特征在于，其中傳感場效應管探針金屬、主場效應管源極金屬以及柵極金屬都是同一個單獨金屬層中分開的部分。
3.權利要求1所述的半導體器件，其特征在于，其中傳感場效應管探針金屬并不是一個電阻。
4.權利要求1所述的半導體器件，其特征在于，其中傳感場效應管的晶體管部分不如傳感場效應管探針金屬寬。
5.權利要求1所述的半導體器件，其特征在于，其中傳感場效應管的晶體管部分位于主場效應管的中心附近。
6.權利要求1所述的半導體器件，其特征在于，其中傳感場效應管晶體管部分、傳感場效應管探針金屬以及傳感場效應管源極墊都通過絕緣結構，與主場效應管分開，并且通過傳感場效應管源極墊，位于主場效應管的外圍。
7.權利要求1所述的半導體器件，其特征在于，其中絕緣結構含有一個或多個深勢阱， 形成在外延層的頂部，其中深勢阱使傳感場效應管的源極和本體區，與主場效應管的源極和本體區絕緣，其中深勢阱的導電類型與主場效應管本體區的導電類型相同。
8.權利要求7所述的半導體器件，其特征在于，其中深勢阱的深度大于主場效應管本體區的深度。
9.權利要求8所述的半導體器件，其特征在于，其中深勢阱的深度約在1微米至2微米之間，主場效應管的本體區深度約在0. 5微米至0. 7微米之間。
10.權利要求8所述的半導體器件，其特征在于，其中深勢阱的摻雜濃度小于主場效應管本體區的摻雜濃度。
11.權利要求10所述的半導體器件，其特征在于，其中深勢阱的摻雜濃度約為4XIO16/3cm ο
12.權利要求7所述的半導體器件，其特征在于，其中傳感場效應管的晶體管部分和主場效應管之間的深勢阱，約為兩倍的晶體管單元間距的寬度。
13.權利要求7所述的半導體器件，其特征在于，其中傳感場效應管的晶體管部分和主場效應管之間的深勢阱寬度約為2至10微米。
14.權利要求1所述的半導體器件，其特征在于，其中主場效應管和傳感場效應管是由金屬氧化物半導體場效應管MOSFET構成的。
15.權利要求1所述的半導體器件，其特征在于，其中傳感場效應管和主場效應管之間的電絕緣結構，是由絕緣溝槽附近的本體環構成的，其中一個位于電絕緣上方的金屬層，將傳感場效應管的柵極電連接到主場效應管的柵極。
16.一種用于制備含有一個主場效應管和一個傳感場效應管的半導體器件的方法，其特征在于，包含a)在一個襯底中，制備主場效應管的源極、本體和柵極；b)在襯底中，制備傳感場效應管的源極、本體和柵極，其中傳感場效應管位于主場效應管的中心附近，其中傳感場效應管的晶體管部分被主場效應管的晶體管包圍著，并位于主場效應管的晶體管附近，以減少傳感場效應管測量的失真和誤差，其中傳感場效應管和主場效應管為垂直場效應管，共享一個公共襯底；c)在襯底中，制備一個電絕緣結構，使主場效應管的源極和本體區，與傳感場效應管的源極和本體區電絕緣；并且d)制備一個位于主場效應管邊緣處的傳感場效應管源極墊，并通過傳感場效應管探針金屬連接到傳感場效應管上，其中傳感場效應管和傳感場效應管源極墊，通過電絕緣結構，與主場效應管分開。
17.權利要求16所述的方法，其特征在于，其中a)至d)包含i)在一個重摻雜的第一導電類型的襯底上方，制備一個第一導電類型的外延層； )在外延層上方制備一個深勢阱掩膜；并且iii)在半導體器件的絕緣結構區域中的外延層的頂部，植入第二導電類型的摻雜物， 以形成深勢阱區，第二導電類型與第一導電類型相反。
18.權利要求17所述的方法，其特征在于，其中iii)還包含制備深勢阱區，使深勢阱區的深度約為1至2微米，摻雜濃度約為4X 1016/cm3。
19.權利要求16所述的方法，其特征在于，還包含制備主場效應管柵極溝槽、傳感場效應管柵極溝槽以及絕緣溝槽，其中絕緣溝槽位于主場效應管和傳感場效應管之間，并構成一部分所述的電絕緣，其中絕緣溝槽不連接柵極電壓；在所述的電絕緣結構上方，沉積一個絕緣層；并且在所述的電絕緣上方的絕緣層，制備一個金屬層，所述的金屬層將傳感場效應管的柵極連接到主場效應管的柵極。
20.權利要求16所述的方法，其特征在于，其中所述的半導體器件是一個分立的垂直場效應管。
全文摘要
本發明涉及在不增加掩膜層以及制備工藝程序的數量的前提下，提供的一種在一個分立的功率MOS場效應管內集成一個或多個傳感場效應管的功率器件及其制備方法。該半導體器件包含一個主場效應管以及一個或多個傳感場效應管；傳感場效應管的晶體管部分被主場效應管的晶體管包圍著；包圍主場效應管的電絕緣結構，使主場效應管的源極和本體區，與傳感場效應管的源極和本體區電絕緣。傳感場效應管源極墊位于主場效應管的邊緣處，并與傳感場效應管的晶體管部分分隔開；傳感場效應管源極墊通過傳感場效應管探針金屬，連接到傳感場效應管的晶體管部分；配置絕緣結構，使傳感場效應管的晶體管部分以及傳感場效應管源極墊位于主場效應管的有源區外部。
文檔編號H01L27/02GK102386182SQ20111020004
公開日2012年3月21日 申請日期2011年7月6日 優先權日2010年8月27日
發明者安荷·叭剌, 蘇毅 申請人:萬國半導體股份有限公司