專利名稱：畫素結構及其制作方法
畫素結構及其制作方法
技術領域：
本發(fā)明是有關于一種畫素結構及其制作方法，且特別是有關于一種具有高開口率的畫素結構及其制作方法。
背景技術：
顯示器為人與信息的溝通界面，目前以平面顯示器為主要發(fā)展的趨勢。平面顯示器主要分為下列幾種有機電激發(fā)光顯示器(organic electroluminescence display)、 等離子體顯示器(plasma display panel)以及薄膜晶體管液晶顯示器等(thin film transistor liquid crystal display)。其中，低溫多晶硅薄膜晶體管液晶顯示器的優(yōu)點在于其厚度薄、重量輕、分辨率佳，特別適合應用于要求輕巧省電的行動終端產品上。雖然低溫多晶硅薄膜晶體管的畫素具有上述優(yōu)點，然而其制程可能導致柵極的側壁傾斜(taper)，因此后續(xù)必須使用具有較大厚度的柵介電層才能達到良好的階梯覆蓋 (step coverage)，但厚度較大的柵介電層會使儲存電容變小。為了要維持適當的儲存電容，必須增加形成儲存電容的導體面積，然而由于儲存電容通常配置于顯示區(qū)中，因此此舉會導致畫素結構的開口率下降。
發(fā)明內容本發(fā)明提供一種畫素結構的制作方法，可節(jié)省光罩使用的數量，且使畫素結構具有高開口率。本發(fā)明提供一種畫素結構，具有高開口率。本發(fā)明提出一種畫素結構的制作方法。于一基板上形成一圖案化半導體層，圖案化半導體層包括一下電極、一源極摻雜區(qū)、一漏極摻雜區(qū)以及一通道區(qū)，其中下電極與漏極摻雜區(qū)電性連接。于圖案化半導體層上形成一柵介電層。于柵介電層上形成一圖案化第一金屬層，圖案化第一金屬層包括一柵極、一掃描線以及一共享電極，其中通道區(qū)位于柵極下方。于圖案化第一金屬層上形成一第一介電層。于第一介電層上形成一第一保護層。于第一保護層上形成一圖案化第二金屬層，圖案化第二金屬層包括一源極、一漏極以及與源極電性連接的一數據線，其中源極與漏極分別與源極摻雜區(qū)及漏極摻雜區(qū)電性連接，數據線位于共享電極上方且兩者之間配置有第一介電層與第一保護層。于圖案化第二金屬層上形成一第二保護層。于第二保護層上形成一畫素電極，畫素電極與漏極電性連接。本發(fā)明另提出一種畫素結構。畫素結構包括一圖案化半導體層、一柵介電層、一圖案化第一金屬層、一第一介電層、一第一保護層、一圖案化第二金屬層、一第二保護層以及一畫素電極。圖案化半導體層配置于一基板上，包括一下電極、一源極摻雜區(qū)、一漏極摻雜區(qū)以及一通道區(qū)，其中下電極與漏極摻雜區(qū)電性連接。柵介電層配置于圖案化半導體層上。 圖案化第一金屬層配置于柵介電層上，包括一柵極、一掃描線以及一共享電極，其中通道區(qū)位于柵極下方。第一介電層覆蓋圖案化第一金屬層。第一保護層配置于第一介電層上。圖案化第二金屬層配置于第一保護層上，包括一源極、一漏極以及與源極電性連接的一數據線，其中源極與漏極分別與源極摻雜區(qū)及漏極摻雜區(qū)電性連接，數據線位于共享電極上方且兩者之間配置有第一介電層與第一保護層。第二保護層覆蓋圖案化第二金屬層。畫素電極配置于第二保護層上且與漏極電性連接?；谏鲜?，在本發(fā)明的畫素結構的制作方法中，是將共享電極配置于數據線下方， 共享電極與下電極形成儲存電容，于共享電極與數據線之間配置介電層與保護層，使得畫素結構具有適當的儲存電容與高開口率，且避免共享電極與數據線形成雜散電容。此外，本發(fā)明的畫素結構的制作方法能維持使用六道光罩的優(yōu)勢，以簡化制程并降低制作成本。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
圖IA至圖IE為本發(fā)明的一實施例的畫素結構的制作方法的流程上視示意圖。圖2A至圖2H為沿圖IA至圖IE的1_1，線與11-11，線的流程剖面示意圖。圖3A為本發(fā)明的一實施例的畫素結構的上視示意圖。圖;3B為沿圖3A的1-1’線與11-11’線的剖面示意圖。主要組件符號說明102、220:光阻層102a、10 :部分104a、104b、104c 多晶硅層106 側壁108 摻雜區(qū)200 畫素結構202 基板210 半導體材料層212:圖案化半導體層214:下電極212a,212b 半導體圖案222:下電極光阻圖案224 第一光阻區(qū)塊230:柵介電層232、234、262、292、294 開口M0:圖案化第一金屬層M2:柵極244 掃描線M6:共享電極248 周邊圖案250 ；源極摻雜區(qū)252 漏極摻雜區(qū)254 淡摻雜區(qū)
256 通道區(qū)洸0:介電層270、290 保護層278 凸塊觀0:圖案化第二金屬層282 源極284 漏極286 數據線觀7:反射電極288 焊墊300:畫素電極302 導體圖案tl、t2:厚度B:周邊區(qū)C 電容區(qū)N、P:組件區(qū)Px 畫素區(qū)
具體實施方式圖IA至圖IE為本發(fā)明的一實施例的畫素結構的制作方法的流程上視示意圖，以及圖2A至圖2H為沿圖IA至圖IE的I-I’線與II-II’線的流程剖面示意圖。請參照圖1A， 首先，于一基板202上形成一圖案化半導體層212，并對部分圖案化半導體層212進行一摻雜制程。在本實施例中，此步驟的流程如圖2A至圖2D所示，請參照圖2A，首先，于基板202 上形成一半導體材料層210。在本實施例中，基板202具有畫素區(qū)與電容區(qū)C。在本實施例中，后續(xù)于畫素區(qū)I3X中所形成的主動組件例如是N型多晶硅薄膜晶體管。當然，在另一實施例中，于畫素區(qū)&中所形成的主動組件亦可以是P型多晶硅薄膜晶體管。基板202 的材質可為玻璃、石英、有機聚合物或是金屬等等。半導體材料層210例如多晶硅層。半導體材料層210的方法例如是先沈積一層非晶硅材料，之后對所述非晶硅材料進行激光退火程序，以使非晶硅材料轉變成多晶硅層。在一實施例中(未繪示)，基板202與半導體材料層210之間更形成有一緩沖層。再者，一般來說，除了在畫素區(qū)中形成作為主動組件的第一型薄膜晶體管(諸如N型薄膜晶體管)以外，亦會在周邊區(qū)(未繪示)形成第二型薄膜晶體管(諸如P型薄膜晶體管)，由于第二型薄膜晶體管的制作流程為所屬領域具有通常知識者所周知，因此于本實施例中省略其相關描述。接著，于半導體材料層210上形成一第一光阻層220，其中第一光阻層220包含具有一第一厚度tl的一下電極光阻圖案222與具有一第二厚度t2的一第一光阻區(qū)塊224，其中第一厚度tl小于第二厚度t2。在本實施例中，畫素區(qū)的半導體材料層210上方有第一光阻區(qū)塊224，以及電容區(qū)C的半導體材料層210上方有下電極光阻圖案222。形成第一光阻層220的方法例如是先涂布一層光阻材料，之后利用灰階光罩或半色調光罩對光阻材料進行微影程序以圖案化光阻材料。
請參照圖2B，之后，以第一光阻層220為罩幕對半導體材料層210進行一蝕刻制程，以形成一圖案化半導體層212，其中圖案化半導體層212包括在畫素區(qū)內的第一半導體圖案212a，以及在電容區(qū)C內的第二半導體圖案212b。然后，在本實施例中，在進行上述的圖案化制程(蝕刻制程)之后，更包括對第一半導體圖案21 與第二半導體圖案212b 進行側向蝕刻制程。如此一來，可蝕刻掉第一半導體圖案21 與第二半導體圖案212b的側壁局部的厚度。換言之，第一半導體圖案21 與第二半導體圖案212b的側壁相對于第一光阻層220向內縮。請參照圖2C，之后，減少第一光阻層220的厚度，以移除下電極光阻圖案222并暴露出第二半導體圖案212b。在本實施例中，減少第一光阻層220的厚度例如是進行一光阻層灰化程序，以移除第一光阻層220的下電極光阻圖案222以及部分第一光阻區(qū)塊224，使第二半導體圖案212b暴露出。值得注意的是，由于用以減少第一光阻層220的厚度的制程會同時對第一光阻層220的側邊進行移除，因此剩余的第一光阻區(qū)塊224的側壁實質上與第一半導體圖案21 的側壁對齊，以覆蓋第一半導體圖案21加。請同時參照圖IA與圖2D，接著，以剩余的第一光阻區(qū)塊224為罩幕，對圖案化半導體層212進行一第一離子摻雜制程，以形成下電極214。之后，移除剩余的第一光阻區(qū)塊 224。在本實施例中，第一離子摻雜制程例如是P型離子摻雜制程，因而在進行上述的第一離子摻雜制程之后，下電極214成為摻雜P型離子的多晶硅圖案。請同時參照圖IB與圖2E，接著，于圖案化半導體層212上形成一柵介電層230。在本實施例中，形成柵介電層230的方法例如是利用化學氣相沈積法或是物理氣相沈積法， 且其材質可為氧化硅、氮化硅、氮氧化硅或其它合適的材料。在本實施例中，柵介電層230 的厚度與下電極214的厚度的比例范圍例如是介于2至3。然后，于柵介電層230上形成一圖案化第一金屬層M0，圖案化第一金屬層240包括一柵極M2、一掃描線M4以及一共享電極M6。在本實施例中，此步驟的流程例如是先于柵介電層230上形成一第一金屬層(未繪示)。接著，于第一金屬層上形成一第二光阻層 (未繪示)。以第二光阻層(未繪示)為罩幕，對第一金屬層進行一蝕刻制程，以形成圖案
化第一金屬層對0。請同時參照圖IC與圖2F，然后，于第一半導體圖案21 中形成源極摻雜區(qū)250 與漏極摻雜區(qū)252。在本實施例中，此步驟例如是以第二光阻層為罩幕，對圖案化半導體層 212進行一第二離子重摻雜制程。第二離子重摻雜制程例如是N型離子重摻雜制程，因而在進行上述的第二離子重摻雜制程之后，源極摻雜區(qū)250與漏極摻雜區(qū)252成為N型離子摻雜區(qū)。接著，此步驟更包括縮小第二光阻層的寬度，并去除未被第二光阻層覆蓋的第一金屬層，然后以剩余的第二光阻層為罩幕，對第一半導體圖案21 進行一第二離子輕摻雜制程，以形成淡摻雜區(qū)254。在本實施例中，第二離子輕摻雜制程例如是N型離子輕摻雜制程。因而，在進行上述的第二離子輕摻雜制程之后，通道區(qū)256形成于柵極242下方，淡摻雜區(qū)2M形成于通道區(qū)256與源極摻雜區(qū)250之間以及通道區(qū)256與漏極摻雜區(qū)252之間， 且淡摻雜區(qū)2M例如是N型離子淡摻雜區(qū)。請參照圖2G，之后，于圖案化第一金屬層240上形成一第一介電層沈0。在本實施例中，形成第一介電層260的方法例如是利用化學氣相沈積法或是物理氣相沈積法，且其材質可為氧化硅、氮化硅、氮氧化硅或其它合適的材料。接著，于第一介電層260上形成一第一保護層270。形成第一保護層270的方法例如是利用回旋涂布法，將有機物材料形成于第一介電層260上，有機物材料例如為壓克力樹脂或其它合適的材料。請同時參照圖ID與圖2G，接著，于第一保護層270上形成一圖案化第二金屬層 280,圖案化第二金屬層280包括一源極觀2、一漏極觀4以及與源極觀2電性連接的一數據線觀6，其中源極282與漏極284分別與源極摻雜區(qū)250及漏極摻雜區(qū)252電性連接，數據線286位于共享電極246上方且兩者之間配置有第一介電層260與第一保護層270。在本實施例中，于形成圖案化第二金屬層280之前，更包括于柵介電層230、第一介電層260以及第一保護層270中形成一第一開口 232與一第二開口 234，再分別于第一開口 232與第二開口 234中形成源極觀2與漏極觀4。如此一來，源極282經由第一開口 232與源極摻雜區(qū)250電性連接，以及漏極284經由第二開口 234與漏極摻雜區(qū)252電性連接。特別一提的是，如圖2G所示，圖案化第二金屬層280例如是更包括配置于周邊區(qū)B的焊墊觀8，焊墊 288經由第一介電層沈0與第一保護層270中的開口 262與圖案化第一金屬層MO的周邊圖案M8電性連接。請同時參照圖IE與圖2H，然后，于圖案化第二金屬層280上形成一第二保護層 2900之后，于第二保護層290上形成一畫素電極300，畫素電極300與漏極觀4電性連接。 在本實施例中，此步驟例如是先于第二保護層四0中形成一第三開口四2，再于第二保護層 290上形成畫素電極300，其中部分畫素電極300形成于第三開口 292中，使得畫素電極300 經由第三開口 292與漏極觀4電性連接。形成第二保護層四0的方法例如是利用化學氣相沈積法或是物理氣相沈積法，且其材質可為氧化硅、氮化硅、氮氧化硅，或是利用回旋涂布法，且其材質可為有機物材料，例如壓克力樹脂或其它合適的材料。另一方面，如圖3H所示，周邊區(qū)B的焊墊288上例如是形成有一導體圖案302，導體圖案302的材料例如是與畫素電極300的材料相同，且導體圖案302經由第二保護層四0中的開口 294與焊墊觀8電性連接。在本實施例中，畫素結構200包括圖案化半導體層212、柵介電層230、圖案化第一金屬層Mo、第一介電層沈0、第一保護層270、圖案化第二金屬層觀0、第二保護層四0以及畫素電極300。圖案化半導體層212配置于基板202上，包括下電極214、源極摻雜區(qū)250、 漏極摻雜區(qū)252以及通道區(qū)256，其中下電極214與漏極摻雜區(qū)252電性連接。柵介電層 230配置于圖案化半導體層212上。在本實施例中，源極摻雜區(qū)250與通道區(qū)256以及漏極摻雜區(qū)252與通道區(qū)256之間分別更包括淡摻雜區(qū)254。圖案化第一金屬層240配置于柵介電層230上，包括柵極M2、掃描線M4以及共享電極對6，其中通道區(qū)256位于柵極242下方。第一介電層260覆蓋圖案化第一金屬層 2400第一保護層270配置于第一介電層260上。圖案化第二金屬層280配置于第一保護層270上，包括源極觀2、漏極觀4以及與源極觀2電性連接的數據線觀6，其中源極282與漏極284分別與源極摻雜區(qū)250及漏極摻雜區(qū)252電性連接，數據線286位于共享電極246 上方且兩者之間配置有第一介電層沈0與第一保護層270。第二保護層290覆蓋圖案化第二金屬層觀0。畫素電極300配置于第二保護層290上且與漏極觀4電性連接。特別一提的是，在另一實施例中，如圖3A與圖:3B所示，圖案化第二金屬層280例如是更包括一反射電極287。第一保護層270表面例如是具有多個凸塊278，且反射電極287設置于凸塊278上。一般來說，會將反射電極287設置成與圖案化第一金屬層240或圖案化第二金屬層280重疊，以避免反射電極287影響畫素結構200的開口率。舉例來說，在本實施例中，反射電極287例如是設置于凸塊278上且位于柵極242與掃描線244上方。其中，反射電極287可以與漏極觀4電性連接(如圖3A與圖;3B所示)或不連接(未繪示)。 再者，以制程而言，本實施例的畫素結構的制造流程例如是包括于第一保護層270表面形成多個凸塊278，再將反射電極287形成于凸塊278上。 請參照圖2A與圖2B，在使用灰階光罩或半色調光罩所形成第一光阻層220的制程中，由于后續(xù)用以減少第一光阻層220的厚度的移除制程會同時移除第一光阻層220的側邊厚度，導致暴露出原本被其遮蔽的圖案化半導體層212的側邊，因此在減少第一光阻層 220的厚度之前，會先對圖案化半導體層212 (包括第一半導體圖案21 與第二半導體圖案 212b)進行側向蝕刻制程。然而，側蝕制程會導致第一半導體圖案21 與第二半導體圖案 212b具有傾斜的側壁，因此后續(xù)須使用具有較大厚度的柵介電層230才能達到良好的階梯覆蓋。由于共享電極246會與下電極214構成儲存電容Cst，用以穩(wěn)定畫素結構中的數據電壓，但厚度較大的柵介電層230會使上述儲存電容Cst變小。 然而，在本實施例中，通過將共享電極246配置于數據線286下方且使兩者至少部分重疊，使得共享電極246具有較大的面積且不影響畫素結構的開口率。如此一來，能大幅增加共享電極246與下電極214構成的儲存電容Cst，以補償較厚的柵介電層230所導致的儲存電容損失。此外，在共享電極246與數據線286之間配置第一介電層沈0與第一保護層270，能避免共享電極246與數據線觀6的重疊區(qū)域形成雜散電容。換言的，本實施例通過將共享電極246設計成位于數據線286下方且使兩者至少部分重疊，以補償較厚的柵介電層230所導致的儲存電容損失。如此一來，本實施例的畫素結構的制作方法能維持使用六道光罩的優(yōu)勢，以簡化制程并降低制作成本，且所形成的畫素結構仍具有適當的儲存電容與高開口率。綜上所述，在本發(fā)明的畫素結構的制作方法中，將共享電極配置于數據線下方且使兩者至少部分重疊，并于兩者之間配置介電層與保護層。如此一來，使得畫素結構具有適當的儲存電容與高開口率，且能避免共享電極與數據線的重疊區(qū)域形成雜散電容，因此畫素結構具有較佳的組件特性。此外，本發(fā)明的畫素結構的制作方法可與現有的六道光罩制程搭配，而不需額外制作光罩，因此能簡化制程并降低制作成本。雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。
權利要求
1.一種畫素結構的制作方法，包括于一基板上形成一圖案化半導體層，該圖案化半導體層包括一下電極、一源極摻雜區(qū)、 一漏極摻雜區(qū)以及一通道區(qū)，其中該下電極與該漏極摻雜區(qū)電性連接； 于該圖案化半導體層上形成一柵介電層；于該柵介電層上形成一圖案化第一金屬層，該圖案化第一金屬層包括一柵極、一掃描線以及一共享電極，其中該通道區(qū)位于該柵極下方； 于該圖案化第一金屬層上形成一第一介電層； 于該第一介電層上形成一第一保護層；于該第一保護層上形成一圖案化第二金屬層，該圖案化第二金屬層包括一源極、一漏極以及與該源極電性連接的一數據線，其中該源極與該漏極分別與該源極摻雜區(qū)及該漏極摻雜區(qū)電性連接，該數據線位于該共享電極上方且兩者之間配置有該第一介電層與該第一保護層；于該圖案化第二金屬層上形成一第二保護層；以及于該第二保護層上形成一畫素電極，該畫素電極與該漏極電性連接。
2.根據權利要求1所述的畫素結構的制作方法，其特征在于，該下電極的形成方法包括于該基板上形成一半導體材料層；于該半導體材料層上形成一第一光阻層，其中該第一光阻層包含具有一第一厚度的一下電極光阻圖案與具有一第二厚度的一第一光阻區(qū)塊，其中該第一厚度小于該第二厚度； 以該第一光阻層為罩幕對該半導體材料層進行一蝕刻制程； 減少該第一光阻層的厚度，以移除該下電極光阻圖案并暴露出該半導體材料層；以及以剩余的該第一光阻區(qū)塊為罩幕，對該半導體材料層進行一離子摻雜制程，以形成該下電極。
3.根據權利要求2所述的畫素結構的制作方法，其特征在于，該第一光阻層的形成方法包括一半色調曝光顯影。
4.根據權利要求2所述的畫素結構的制作方法，其特征在于，以該第一光阻層為罩幕對該半導體材料層進行一蝕刻制程之后，更包括對該半導體層進行一側向蝕刻制程。
5.根據權利要求1所述的畫素結構的制作方法，其特征在于，該源極摻雜區(qū)與該通道區(qū)以及該漏極摻雜區(qū)與該通道區(qū)之間分別更包括一淡摻雜區(qū)。
6.根據權利要求5所述的畫素結構的制作方法，其特征在于，該圖案化半導體層、該柵介電層與該圖案化第一金屬層的形成方法包括于該基板上形成一半導體材料層；于該半導體材料層上形成一第一光阻層，其中該第一光阻層包含具有一第一厚度的一下電極光阻圖案與具有一第二厚度的一第一光阻區(qū)塊，其中該第一厚度小于該第二厚度； 以該第一光阻層為罩幕對該半導體材料層進行一蝕刻制程； 減少該第一光阻層的厚度，以移除該下電極光阻圖案并暴露出該半導體材料層； 以剩余的該第一光阻區(qū)塊為罩幕，對該半導體材料層進行一第一離子摻雜制程，以形成該下電極；移除剩余的該第一光阻區(qū)塊；全面形成該柵介電層；于該柵介電層上形成一第一金屬層；于該第一金屬層上形成一第二光阻層；以該第二光阻層為罩幕，對該第一金屬層進行一蝕刻制程；以該第二光阻層為罩幕，對該圖案化半導體層進行一第二離子重摻雜制程，以形成該源極摻雜區(qū)與該漏極摻雜區(qū)；縮小該第二光阻層的寬度，并去除未被該第二光阻層覆蓋的該第一金屬層；以及以剩余的該第二光阻層為罩幕，對該圖案化半導體層進行一第二離子輕摻雜制程，以形成所述淡摻雜區(qū)。
7.根據權利要求1所述的畫素結構的制作方法，其特征在于，更包括于該柵介電層、該第一介電層以及該第一保護層中形成一第一開口與一第二開口，其中該源極經由該第一開口與該源極摻雜區(qū)電性連接，該漏極經由該第二開口與該漏極摻雜區(qū)電性連接。
8.根據權利要求1所述的畫素結構的制作方法，其特征在于，更包括于該第二保護層中形成一第三開口，其中該畫素電極經由該第三開口與該漏極電性連接。
9.根據權利要求1所述的畫素結構的制作方法，其特征在于，該圖案化第二金屬層更包括一反射電極。
10.根據權利要求9所述的畫素結構的制作方法，更包括于該第一保護層表面形成多個凸塊，且該反射電極形成于所述凸塊上。
11.根據權利要求1所述的畫素結構的制作方法，其特征在于，該第一保護層包括有機材料。
12.根據權利要求1所述的畫素結構的制作方法，其特征在于，該柵介電層的厚度與該下電極的厚度的比例范圍介于2至3。
13.一種畫素結構，包括一圖案化半導體層，配置于一基板上，包括一下電極、一源極摻雜區(qū)、一漏極摻雜區(qū)以及一通道區(qū)，其中該下電極與該漏極摻雜區(qū)電性連接； 一柵介電層，配置于該圖案化半導體層上；一圖案化第一金屬層，配置于該柵介電層上，包括一柵極、一掃描線以及一共享電極， 其中該通道區(qū)位于該柵極下方；一第一介電層，覆蓋該圖案化第一金屬層； 一第一保護層，配置于該第一介電層上；一圖案化第二金屬層，配置于該第一保護層上，包括一源極、一漏極以及與該源極電性連接的一數據線，其中該源極與該漏極分別與該源極摻雜區(qū)及該漏極摻雜區(qū)電性連接，該數據線位于該共享電極上方且兩者之間配置有該第一介電層與該第一保護層； 一第二保護層，覆蓋該圖案化第二金屬層；以及一畫素電極，配置于該第二保護層上且與該漏極電性連接。
14.根據權利要求13所述的畫素結構，其特征在于，該源極摻雜區(qū)與該通道區(qū)以及該漏極摻雜區(qū)與該通道區(qū)之間分別更包括一淡摻雜區(qū)。
15.根據權利要求13所述的畫素結構，其特征在于，更包括一第一開口與一第二開口， 位于該柵介電層、該第一介電層以及該第一保護層中，其中該源極經由該第一開口與該源極摻雜區(qū)電性連接，該漏極經由該第二開口與該漏極摻雜區(qū)電性連接。
16.根據權利要求13所述的畫素結構，其特征在于，更包括一第三開口，位于該第二保護層中，其中該畫素電極經由該第三開口與該漏極電性連接。
17.根據權利要求13所述的畫素結構，其特征在于，該圖案化第二金屬層更包括一反射電極。
18.根據權利要求17所述的畫素結構，其特征在于，該第一保護層表面具有多個凸塊， 且該反射電極設置于所述凸塊上。
19.根據權利要求11所述的畫素結構，其特征在于，該第一保護層包括有機材料。
20.根據權利要求11所述的畫素結構，其特征在于，該柵介電層的厚度與該下電極的厚度的比例范圍介于2至3。
全文摘要
一種畫素結構的制作方法。于基板上形成圖案化半導體層，包括下電極、源極摻雜區(qū)、漏極摻雜區(qū)以及通道區(qū)。于圖案化半導體層上形成柵介電層。于柵介電層上形成圖案化第一金屬層，包括柵極、掃描線及共享電極，通道區(qū)位于柵極下方。于圖案化第一金屬層上依序形成第一介電層與第一保護層。于第一保護層上形成圖案化第二金屬層，包括源極、漏極及數據線，數據線位于共享電極上方且兩者之間配置有第一介電層與第一保護層。于圖案化第二金屬層上形成第二保護層。于第二保護層上形成與漏極電性連接的畫素電極。
文檔編號H01L21/77GK102244037SQ20111019250
公開日2011年11月16日 申請日期2011年6月28日 優(yōu)先權日2011年5月5日
發(fā)明者李振岳, 游鎮(zhèn)宇, 陳明炎 申請人:友達光電股份有限公司