專利名稱：多柵器件的形成方法
技術領域：
本發明涉及半導體技術領域，特別涉及一種多柵器件的形成方法。
背景技術：
隨著半導體工藝技術的不斷發展，在45nm和32nm工藝節點下,后柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical Dimension)進一步下降時，即使采用后柵工藝,常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。鰭式場效應晶體管(FinFET)是一種常見的多柵器 件，圖I示出了現有技術的一種鰭式場效應晶體管的立體結構示意圖。如圖I所示，包括半導體襯底10，所述半導體襯底10上形成有突出的鰭部101，鰭部101 —般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部101的側壁的一部分；柵極結構12，橫跨在所述鰭部101上，覆蓋所述鰭部101的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極(圖中未示出)。對于FinFET，鰭部101的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。現有技術中，柵極結構12的剖面可以是多種形狀，如TI型、Q型、四邊形、圓柱形等。圖2至圖7示出了現有技術的一種多柵器件的形成方法。參考圖2，提供半導體襯底20，半導體襯底20上形成有硬掩膜層21。半導體襯底20 一般是娃襯底,硬掩膜層21的材料可以是氮化娃。參考圖3，對硬掩膜層21進行圖形化，定義出鰭部的圖形。參考圖4，以圖形化后的硬掩膜層21為掩膜，對半導體襯底20進行刻蝕，形成凸出的鰭部201。參考圖5，形成介質層22，覆蓋所述半導體襯底20、鰭部201和圖形化后的硬掩膜層21。介質層22的材料一般是氧化娃。參考圖6，使用化學機械拋光(CMP)對介質層22的表面進行平坦化，至暴露出圖形化后的硬掩膜層21。參考圖7，刻蝕去除介質層22的表面部分以及圖形化后的硬掩膜層，暴露出鰭部201的頂部和部分側壁。再之后，可以形成橫跨鰭部201的柵極結構，完成多柵器件的形成過程。但是，仍然參考圖6，現有技術中往往采用化學機械拋光來對介質層22的表面進行平坦化，最終介質層22的局部平坦度較差，因而之后對介質層22刻蝕之后，最終保留的部分介質層22的厚度的均勻性較差，影響了形成的多個多柵器件間參數的一致性。
發明內容
本發明解決的問題是提供一種多柵器件的形成方法，提高介質層的局部平坦度，改善介質層厚度的均勻性。為解 決上述問題，本發明提供了一種多柵器件的形成方法，包括提供半導體襯底，所述半導體襯底上形成有凸出的鰭部；依次形成介質層和犧牲層，所述介質層覆蓋所述半導體襯底和鰭部，所述犧牲層覆蓋所述介質層；對所述犧牲層進行第一反應離子刻蝕，至暴露出所述介質層；對剩余的犧牲層和所述介質層進行第二反應離子刻蝕，完全去除所述犧牲層并去除所述介質層的一部分，所述第二反應離子刻蝕對所述犧牲層的刻蝕速率小于對所述介質層的刻蝕速率；對剩余的介質層進行第三反應離子刻蝕，暴露出所述鰭部的頂部和部分側壁。可選的，所述第二反應離子刻蝕使得剩余的介質層在所述鰭部上方的剖面為上凸形。可選的，所述剩余的介質層的上凸形剖面的頂部和底部的高度差為Onm至40nm。可選的，所述犧牲層的材料為旋涂玻璃或光致抗蝕劑，其形成方法為旋涂法。可選的，所述犧牲層的材料為旋涂玻璃，所述第一反應離子刻蝕采用的刻蝕氣體為三氟甲烷、四氟化碳和氬氣的混合氣體。可選的，在所述第一反應離子刻蝕中，控制反應室中的壓強，使得對所述犧牲層位于所述半導體襯底中央位置的部分的刻蝕速率大于位于邊緣位置的部分的刻蝕速率，以使剩余的犧牲層具有凹形剖面。可選的，在所述第一反應離子刻蝕中，控制所述反應室中的壓強大于等于325mTorr。可選的，所述介質層為保形性材料。可選的，所述介質層的材料為低溫氧化層、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介電常數材料。可選的，所述介質層的材料為低溫氧化層，所述第二反應離子刻蝕采用的刻蝕氣體為三氟甲烷、四氟化碳和氬氣的混合氣體。可選的，所述介質層的厚度為IOnm至2000nm,所述犧牲層的厚度為IOnm至2000nm。可選的，所述方法在所述第三反應離子刻蝕后，還包括依次形成柵介質層和柵電極層，所述柵介質層覆蓋暴露出的鰭部的頂部和側壁，所述柵電極層覆蓋所述柵介質層。與現有技術相比，本發明的實施例有如下優點本發明實施例的多柵器件的形成方法中，在鰭部上依次形成介質層和犧牲層，之后對犧牲層進行第一反應離子刻蝕至暴露出介質層，然后對剩余的犧牲層和介質層進行第二反應離子刻蝕，其中第二反應離子刻蝕對犧牲層的刻蝕速率小于對介質層的刻蝕速率，從而得到局部平坦度較高的介質層表面。進一步的，第二反應離子刻蝕對犧牲層的刻蝕速率小于對介質層的刻蝕速率，使得剩余的介質層在鰭部上方的剖面為上凸形，有利于之后對介質層的第三反應離子刻蝕中保護尺寸細小的鰭部，避免鰭部損傷對器件性能的影響。此外，所述第一反應離子刻蝕中，通過控制反應室中的壓強，使得對位于半導體襯底中央位置的犧牲層的刻蝕速率大于位于邊緣位置的犧牲層的刻蝕速率，以得到具有凹形剖面的犧牲層，之后再通過第二反應離子刻蝕來補償對邊緣位置的介質層的過刻蝕，從而提高了介質層表面的全局平坦度。
圖I是現有技術的一種多柵器件的立體結構示意圖；圖2至圖7是現有技術的一種多柵器件的形成方法的剖面結構示意圖；圖8是本發明多柵器件的形成方法的實施例的流程示意圖；
圖9至圖15是本發明多柵器件的形成方法的實施例的剖面結構示意圖。
具體實施例方式現有技術中的多柵器件的形成方法中，往往采用化學機械拋光來對覆蓋鰭部的介質層的表面進行平坦化，其局部平坦度較低，影響了器件性能的一致性。本發明實施例的多柵器件的形成方法中，在鰭部上依次形成介質層和犧牲層，之后對犧牲層進行第一反應離子刻蝕至暴露出介質層，然后對剩余的犧牲層和介質層進行第二反應離子刻蝕，其中第二反應離子刻蝕對犧牲層的刻蝕速率小于對介質層的刻蝕速率，從而得到局部平坦度較高的介質層表面。進一步的，第二反應離子刻蝕對犧牲層的刻蝕速率小于對介質層的刻蝕速率，使得剩余的介質層在鰭部上方的剖面為上凸形，有利于之后對介質層的第三反應離子刻蝕中保護尺寸細小的鰭部，避免鰭部損傷對器件性能的影響。此外，所述第一反應離子刻蝕中，通過控制反應室中的壓強，使得對位于半導體襯底中央位置的犧牲層的刻蝕速率大于位于邊緣位置的犧牲層的刻蝕速率，以得到具有凹形剖面的犧牲層；由于現有技術中常規壓強下的刻蝕會對半導體襯底邊緣位置的介質層造成過刻蝕，而本實施例中通過第二反應離子刻蝕來進行補償，避免了對邊緣位置的介質層的過刻蝕，從而提高了介質層表面的全局平坦度。為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節以便于充分理解本發明。但是本發明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施方式
的限制。圖8示出了本實施例的多柵器件的形成方法，包括步驟S31 :提供半導體襯底，所述半導體襯底上形成有凸出的鰭部；步驟S32 :依次形成介質層和犧牲層，所述介質層覆蓋所述半導體襯底和鰭部，所述犧牲層覆蓋所述介質層；步驟S33 :對所述犧牲層進行第一反應離子刻蝕，至暴露出所述介質層；步驟S34，對剩余的犧牲層和所述介質層進行第二反應離子刻蝕，完全去除所述犧牲層并去除所述介質層的一部分，所述第二反應離子刻蝕對所述犧牲層的刻蝕速率小于對所述介質層的刻蝕速率；步驟S35，對剩余的介質層進行第三反應離子刻蝕，暴露出所述鰭部的頂部和部分側壁。圖9至圖15示出了本實施例的多柵器件的形成方法的剖面結構示意圖，下面結合圖8和圖9至圖15進行詳細描述。結合圖8和圖9，執行步驟S31，提供半導體襯底30，所述半導體襯底30上形成有凸出的鰭部301。所述半導體襯底30為硅襯底、鍺硅襯底、III-V族元素化合物襯底、碳化硅襯底或其疊層結構，或本領域技術人員公知的其他半導體材料襯底，本實施例中為硅襯底。與背景技術中所提及的方法類似的，鰭部301的形成方法可以是以圖形化后的硬掩膜層31為掩膜對硅襯底進行刻蝕，從而形成凸出的鰭部301。作為示例，圖9中鰭部301的個數為2個，但是根據實際應用的需要，所述鰭部301的個數還可以為任意個數，如3個、5個等。作為示例，圖9中仍然示出了覆蓋在鰭部301上的圖形化后的硬掩膜層31。
結合圖8和圖10至圖11，執行步驟S32，依次形成介質層32和犧牲層33，所述介質層32覆蓋所述半導體襯底30和鰭部301，所述犧牲層33覆蓋所述介質層32。首先參考圖10，形成介質層32，所述介質層32為保形性材料，其表面形貌隨其下方的半導體襯底30和鰭部301的表面形貌的改變而改變。具體的，介質層32的材料為低溫氧化層(LTO)、硼磷硅玻璃(BPSG)、氮化硅(SiN)、氟氧化硅(SiOF)、碳氧化硅(SiOC)或低介電常數(low k)材料，本實施例中采用的是低溫氧化層，其形成方法可以是化學氣相沉積(CVD)或本領域技術人員共知的其他方法，介質層32的厚度為IOnm至2000nm，其具體厚度可以根據器件的特征尺寸和實際工藝的需要進行調整。之后參考圖11，在介質層32上形成犧牲層33，其材料可以是旋涂玻璃(SOG)或光致抗蝕劑(即光刻膠)，其形成方法為旋涂法，本實施例中采用的是旋涂玻璃，其厚度為IOnm至2000nm，類似的，犧牲層33的厚度可以根據器件的特征尺寸和實際工藝的需要進行調整。當然，在其他具體實施例中，犧牲層33的材料還可以是其他可以旋涂形成的膠狀材料。由于犧牲層33采用旋涂法形成，其表面基本上為平整的表面。結合圖8和圖12至圖13，執行步驟S33，對所述犧牲層33進行第一反應離子刻蝕，至暴露出所述介質層32。具體的，首先參考圖12，對犧牲層33進行第一反應離子刻蝕，本實施例中犧牲層33的材料為旋涂玻璃，第一反應離子刻蝕所采用的刻蝕氣體為三氟甲烷(CHF3)、四氟化碳(CF4)和氬氣(Ar)的混合氣體。其中，CHF3的流量約為50sCCm，CF4的流量約為15sCCm，Ar的流量約為300sCCm。在第一反應離子刻蝕中，調整反應室中的壓強，使得對犧牲層33位于半導體襯底30的中央位置的部分的刻蝕速率大于位于邊緣位置的部分的刻蝕速率，本實施例中具體的，第一反應離子刻蝕中反應室的壓強大于等于325mTorr。發明人經過研究和實驗發現，對于犧牲層33的刻蝕，在常規的較低氣壓下(小于325mTorr)，對半導體襯底30邊緣位置的犧牲層33的刻蝕速率大于對中央位置的犧牲層33的刻蝕速率，使得刻蝕后的犧牲層33的剖面為凸形，導致在后續第二反應離子刻蝕后，半導體襯底30邊緣位置的介質層32的厚度過小，導致外圍區域的器件不可用，即降低了可用的晶片面積。而在本實施例中，控制第一反應離子刻蝕中的反應壓強，使其大于等于320mTOrr，從而使得第一反應離子刻蝕對半導體襯底30中央位置的部分犧牲層33的刻蝕速率較大，大于邊緣位置的部分犧牲層33的刻蝕速率，從而得到如圖12所示的凹形剖面。進一步的，發明人發現在350至550W(瓦)的RF刻蝕功率范圍內，更有利于形成凹形剖面，其中最優的反應壓強約為350mTorr，最優的RF刻蝕功率為450W，然而，可以理解，反應室氣壓以及RF功率的特定值取決于刻蝕機類型、電極間距、反應室容積、刻蝕氣體的組成、比例和流量。凹形剖面的犧牲層33有利于后續第二反應離子刻蝕后形成平整的表面，具體請參見下文的描述。之后參考圖13，繼續對犧牲層33進行第一反應離子刻蝕，至暴露出介質層32的表面。至此，剩余的犧牲層 33的剖面仍然為凹形，位于半導體襯底30邊緣位置的部分的厚度大于中央位置的部分的厚度。結合圖8和圖14，執行步驟S34，對剩余的犧牲層和所述介質層32進行第二反應離子刻蝕，完全去除所述犧牲層并去除所述介質層32的一部分，所述第二反應離子刻蝕對所述犧牲層的刻蝕速率小于對所述介質層32的刻蝕速率。具體的，本實施例中介質層32的材料為低溫氧化層，對應的第二反應離子刻蝕中的反應氣體為三氟甲烷、四氟化碳和氬氣的混合氣體，其中CHF3的流量約為25SCCm，CF4的流量約為25sccm, Ar的流量約為300sccm,反應室的反應氣壓約為250mtorr。第二反應離子刻蝕對犧牲層的刻蝕速率小于對介質層32的刻蝕速率，使得刻蝕后剩余的介質層32在鰭部301上方的剖面為上凸形，該上凸形剖面的頂部和底部的高度差h為Onm至40nm。由于鰭部301的尺寸往往非常的小，上凸形的剖面有利于在隨后的刻蝕過程中保護尺寸細小的鰭部301，避免鰭部301損傷對器件性能的影響。進一步的，第二反應離子刻蝕對第一反應離子刻蝕形成的凹形剖面進行了補償，提供了剩余的介質層32的全局平坦度。而且，與現有技術使用化學機械拋光進行平坦化相比，使用第一反應離子刻蝕和第二反應離子刻蝕相結合的方法可以有效地提高剩余的介質層32的局部平坦度。經過發明人測算，剩余的介質層32的全局平坦度大于等于70%，可以有效的改善器件的一致性，滿足工藝的需要。結合圖8和圖15，執行步驟S35，對剩余的介質層32進行第三反應離子刻蝕，暴露出所述鰭部301的頂部和部分側壁。第三反應離子刻蝕的參數請參考第二反應離子刻蝕的參數，這里不再贅述。經過第三離子刻蝕后，剩余的介質層32可以用于隔離相鄰的鰭部301。本發明具體實施例中，第三反應離子刻蝕也刻蝕去除了圖形化的硬掩膜層31。之后，與常規的FinFET或者其他類型的多柵器件類似的，還可以依次形成柵介質層和柵電極層，所述柵介質層覆蓋暴露出的鰭部301的頂部和側壁，所述柵電極層覆蓋所述柵介質層。本發明雖然已以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發明技術方案的保護范圍。
權利要求
1.一種多柵器件的形成方法,其特征在于,包括 提供半導體襯底，所述半導體襯底上形成有凸出的鰭部； 依次形成介質層和犧牲層，所述介質層覆蓋所述半導體襯底和鰭部，所述犧牲層覆蓋所述介質層； 對所述犧牲層進行第一反應離子刻蝕，至暴露出所述介質層； 對剩余的犧牲層和所述介質層進行第二反應離子刻蝕，完全去除所述犧牲層并去除所述介質層的一部分，所述第二反應離子刻蝕對所述犧牲層的刻蝕速率小于對所述介質層的刻蝕速率； 對剩余的介質層進行第三反應離子刻蝕，暴露出所述鰭部的頂部和部分側壁。
2.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述第二反應離子刻蝕使得剩余的介質層在所述鰭部上方的剖面為上凸形。
3.根據權利要求2所述的多柵器件的形成方法，其特征在于，所述剩余的介質層的上凸形剖面的頂部和底部的高度差為Onm至40nm。
4.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述犧牲層的材料為旋涂玻璃或光致抗蝕劑，其形成方法為旋涂法。
5.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述犧牲層的材料為旋涂玻璃，所述第一反應離子刻蝕采用的刻蝕氣體為三氟甲烷、四氟化碳和氬氣的混合氣體。
6.根據權利要求I所述的多柵器件的形成方法，其特征在于，在所述第一反應離子刻蝕中，控制反應室中的壓強，使得對所述犧牲層位于所述半導體襯底中央位置的部分的刻蝕速率大于位于邊緣位置的部分的刻蝕速率，以使剩余的犧牲層具有凹形剖面。
7.根據權利要求6所述的多柵器件的形成方法，其特征在于，在所述第一反應離子刻蝕中，控制所述反應室中的壓強大于等于325mT0rr。
8.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述介質層為保形性材料。
9.根據權利要求8所述的多柵器件的形成方法，其特征在于，所述介質層的材料為低溫氧化層、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介電常數材料。
10.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述介質層的材料為低溫氧化層，所述第二反應離子刻蝕采用的刻蝕氣體為三氟甲烷、四氟化碳和氬氣的混合氣體。
11.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述介質層的厚度為IOnm至2000nm,所述犧牲層的厚度為IOnm至2000nm。
12.根據權利要求I所述的多柵器件的形成方法，其特征在于，在所述第三反應離子刻蝕后，還包括依次形成柵介質層和柵電極層，所述柵介質層覆蓋暴露出的鰭部的頂部和側壁，所述柵電極層覆蓋所述柵介質層。
全文摘要
一種多柵器件的形成方法，包括提供半導體襯底，所述半導體襯底上形成有凸出的鰭部；依次形成介質層和犧牲層，所述介質層覆蓋所述半導體襯底和鰭部，所述犧牲層覆蓋所述介質層；對所述犧牲層進行第一反應離子刻蝕，至暴露出所述介質層；對剩余的犧牲層和所述介質層進行第二反應離子刻蝕，完全去除所述犧牲層并去除所述介質層的一部分，所述第二反應離子刻蝕對所述犧牲層的刻蝕速率小于對所述介質層的刻蝕速率；對剩余的介質層進行第三反應離子刻蝕，暴露出所述鰭部的頂部和部分側壁。本發明有利于提高介質層的全局平坦度和局部平坦度，改善器件的一致性。
文檔編號H01L21/336GK102856181SQ20111018242
公開日2013年1月2日 申請日期2011年6月30日 優先權日2011年6月30日
發明者殷華湘, 徐秋霞, 陳大鵬 申請人:中國科學院微電子研究所