多柵器件的形成方法

專利名稱：多柵器件的形成方法
技術領域：
本發明涉及半導體技術領域，特別涉及一種多柵器件的形成方法。
背景技術：
隨著半導體工藝技術的不斷發展，在45nm和32nm工藝節點下,后柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical Dimension)進一步下降時，即使采用后柵工藝,常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。鰭式場效應晶體管(FinFET)是一種常見的多柵器件，圖I示出了現有技術的一種鰭式場效應晶體管的立體結構示意圖。如圖I所示，包括半導體襯底10，所述半導體襯底 10上形成有凸出的鰭部101，鰭部101 —般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部101的側壁的一部分；柵極結構12，橫跨在所述鰭部101上，覆蓋所述鰭部101的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極(圖中未示出)。對于FinFET，鰭部101的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。現有技術中，柵極結構12的剖面可以是多種形狀，如Π型、Ω型、四邊形、圓柱形等。圖2至圖6示出了現有技術的一種多柵器件的形成方法。參考圖2，提供半導體襯底20，半導體襯底20上形成有圖形化后的硬掩膜層21，圖形化后的硬掩膜層21定義出了鰭部的圖形。半導體襯底20—般是硅襯底，硬掩膜層21的材料可以是氮化硅。參考圖3，以圖形化后的硬掩膜層21為掩膜，對半導體襯底20進行刻蝕，形成凸出的鰭部201。參考圖4，形成介質層22，覆蓋半導體襯底20、鰭部201和圖形化后的硬掩膜層21。介質層22的材料一般是氧化硅。參考圖5，使用化學機械拋光(CMP)對介質層22的表面進行平坦化，并刻蝕去除介質層22的表面部分以及圖形化后的硬掩膜層，暴露出鰭部201的頂部和部分側壁。位于半導體襯底20上的剩余的介質層22可以將相鄰的鰭部201隔離，但是，由于各個鰭部201的底部都是與半導體襯底20相接的，會導致相鄰鰭部201之間的漏電流等問題。因此，需要對鰭部201的底部進行離子注入，以形成摻雜的結(junction)來進行隔離。但是，離子注入的隔離方法隔離效果較差，而且注入工藝較難控制。圖6示出了另一種對鰭部201進行隔離的方法，主要是通過對剩余的介質層22進行橫向選擇氧化，使得介質層22橫向延伸后將相鄰的鰭部201隔離，但是這種方法的工藝復雜度較高，需要很高的氧化溫度，而且會對鰭部201引入額外的應力，影響形成的器件的性能。此外，現有技術中還可以在絕緣體上硅(SOI)襯底上形成鰭部，由于鰭部下方是SOI中的埋氧層，因而使得相鄰的鰭部完全隔離，但是SOI襯底的制備成本較高。關于多柵器件的更多詳細內容，請參見專利號為US6642090和US7449373的美國專利文獻。

發明內容
本發明解決的問題是提供一種多柵器件的形成方法，以簡單的工藝實現體硅多柵器件中鰭部之間的隔離。為解決上述問題，本發明提供了一種多柵器件的形成方法，包括提供半導體襯底；對所述半導體襯底進行刻蝕以形成凸出的鰭部；

對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙；形成介質層，覆蓋所述半導體襯底和鰭部，并填充所述空隙；對所述介質層進行刻蝕，暴露出所述鰭部的頂部和部分側壁。可選地，所述對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙包括在所述鰭部的側壁上形成側墻；以所述側墻為掩膜，使用各向同性刻蝕對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙。可選地，所述凸出的鰭部是采用各向異性刻蝕形成的；所述對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙包括以所述各向異性刻蝕過程中形成的反應聚合物為掩膜，使用各向同性刻蝕對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙。可選地，所述各向異性刻蝕的反應氣體包括Cl2、HBr, He和O2，其中Cl2的流量為90至110sccm，HBr的流量為50至70sccm，刻蝕過程中的反應壓強為3至30mtorr，RF刻蝕功率為300至600W，偏置刻蝕功率為50 100W。可選地，所述各向同性刻蝕的反應氣體為Cl2、HBr, He和O2，其中Cl2的流量為15至25sccm，HBr的流量為O. 5至2sccm，刻蝕過程中的反應壓強為50至lOOmtorr，RF刻蝕功率為800至1500W，偏置刻蝕功率為60 120W。可選地，所述半導體襯底的材料選自硅、鍺、應變硅、應變鍺、GaAs, InP, InGaAs,AlGaAs, InAlAs, InAs, AlSb, InSb、AllnSb、GaN、AlGaN 單晶材料、多層量子阱材料、二維石墨烯材料、以及多晶半導體與非晶態半導體材料其中之一。可選地,使用保形性(conformal)沉積形成所述介質層。可選地，所述介質層的材料為低溫氧化層、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介電常數材料。可選地，對所述介質層進行刻蝕之前，所述多柵器件的形成方法還包括對所述介質層的表面進行平坦化。可選地，所述多柵器件的形成方法，對所述介質層進行刻蝕后，還包括依次形成柵介質層和柵電極層，所述柵介質層覆蓋暴露出的鰭部的頂部和側壁，所述柵電極層覆蓋所述柵介質層。與現有技術相比，本發明的實施例有如下優點本發明實施例的多柵器件的形成方法中，在形成鰭部之后，對鰭部底部的半導體襯底進行刻蝕，在鰭部和半導體襯底之間形成鏤空的空隙；然后形成介質層，覆蓋半導體襯底和鰭部并填充二者之間的空隙；之后對介質層進行刻蝕，暴露出鰭部的頂部和部分側壁，而剩余的介質層實現了鰭部之間的完全隔離。本實施例的方法的工藝復雜度較低，成本較低，便于大規模工業應用。進一步的，本實施例在鰭部的側壁上形成側墻，然后以側墻為保護層對鰭部底部的半導體襯底進行刻蝕來形成空隙，避免了刻蝕過程對微小尺寸的鰭部的損傷。



圖I是現有技術的一種多柵器件的立體結構示意圖；圖2至圖6是現有技術的多柵器件的形成方法中各步驟的剖面結構示意圖；圖7本發明實施例的多柵器件的形成方法的流程示意圖；圖8至圖15是本發明實施例的多柵器件的形成方法中各步驟的剖面結構示意圖。
具體實施例方式現有技術中的多柵器件的形成方法中，往往采用離子注入法、橫向選擇氧化法或SOI襯底來實現鰭部之間的隔離，但是上述方法或者工藝復雜度較高，或者成本過高，不利于大規模工業應用。本發明實施例的多柵器件的形成方法中，在形成鰭部之后，對鰭部底部的半導體襯底進行刻蝕，在鰭部和半導體襯底之間形成鏤空的空隙；然后形成介質層，覆蓋半導體襯底和鰭部并填充二者之間的空隙；之后對介質層進行刻蝕，暴露出鰭部的頂部和部分側壁，而剩余的介質層實現了鰭部之間的完全隔離。本實施例的方法的工藝復雜度較低，成本較低，便于大規模工業應用。進一步的，本實施例在鰭部的側壁上形成側墻，然后以側墻為保護層對鰭部底部的半導體襯底進行刻蝕來形成空隙，避免了刻蝕過程對微小尺寸的鰭部的損傷。為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節以便于充分理解本發明。但是本發明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施方式
的限制。圖7示出了本實施例的多柵器件的形成方法的流程示意圖，包括步驟S31，提供半導體襯底；步驟S32，對所述半導體襯底進行刻蝕以形成凸出的鰭部；步驟S33，對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙；步驟S34，形成介質層，覆蓋所述半導體襯底和鰭部，并填充所述空隙；步驟S35，對所述介質層進行刻蝕，暴露出所述鰭部的頂部和部分側壁。
圖8至圖15示出了本實施例的多柵器件的形成方法中各步驟的剖面結構，下面結合圖7和圖8至圖15對本實施例進行詳細描述。結合圖7和圖8，執行步驟S31，提供半導體襯底30。所述半導體襯底30的材料可以選自娃、錯、應變娃、應變錯、GaAs> InP、InGaAs> AlGaAs> InAlAs、InAs> AlSb、InSb、AllnSb、GaN、AlGaN等單晶材料、多層量子阱材料、二維石墨烯材料、以及多晶硅、氧化物半導體等多晶半導體與非晶態半導體材料其中之一，本實施例中為硅襯底，即體硅襯底。結合圖7和圖9，執行步驟S32，對所述半導體襯底30進行刻蝕以形成凸出的鰭部301。具體的，鰭部301的形成過程可以包括在半導體襯底30上形成硬掩膜層31并圖形化，定義出鰭部301的圖形；以圖形化后的硬掩膜層31為掩膜，對半導體襯底30進行刻蝕，形成一個或多個凸出的鰭部301。作為示例，圖9中鰭部301的個數為2個,但是根據實際應用的需要，所述鰭部301的個數還可以為任意個數，如3個、5個等。作為示例，圖9中仍 然示出了覆蓋在鰭部301上的圖形化后的硬掩膜層31。結合圖7和圖12，執行步驟S33，對所述鰭部301底部的半導體襯底30進行刻蝕，在所述鰭部301和半導體襯底30之間形成空隙33。具體的，首先參考圖10，在鰭部301的側壁上形成側墻32，其材料在本實施例中為氧化硅。側墻32的形成過程可以包括形成氧化層，覆蓋半導體襯底30、鰭部301的側壁和圖形化后的硬掩膜層31 ;對該氧化層進行各向異性刻蝕，去除半導體襯底30和圖形化后的硬掩膜層31表面的氧化層，殘留在鰭部301側壁上的氧化層即為側墻32。之后參考圖11，以側墻32為掩膜，使用各向同性刻蝕對鰭部301底部的半導體襯底30進行刻蝕，在鰭部301和半導體襯底30之間形成空隙33。本實施例中各向同性刻蝕的反應氣體為Cl2、HBr, He和O2，其中Cl2的流量為15至25sccm，HBr的流量為O. 5至2sccm，刻蝕過程中的反應壓強為50至lOOmtorr，RF刻蝕功率為800至1500W，偏置刻蝕功率為60 120W。由于鰭部301的側壁形成有側墻32，在各向同性刻蝕中保護了鰭部301，防止其在刻蝕中受到損傷。接下來參考圖12，去除鰭部301側壁上的側墻。需要說明的是，由于圖12是剖面圖，因此圖12中所示出的空隙33將鰭部301和半導體30襯底隔離，但可以理解的是，實際上鰭部301沿垂直于紙面方向上的兩端的下方并沒有被刻蝕，其仍然與半導體襯底30相連，作為整個鰭部301的支撐。本實施例中是采用側墻來保護鰭部301，防止在刻蝕形成空隙33的時候損傷鰭部，在其他具體實施例中，所述鰭部301是采用各向異性刻蝕形成的，其側壁上留有各向異性刻蝕過程中生成的聚合物，該聚合物也可以在后續各向同性刻蝕形成空隙33的過程中起到保護鰭部301的作用。具體的，形成鰭部301的各向異性刻蝕的工藝參數可以為C12、HBr, He和O2，其中Cl2的流量為90至IlOsccm, HBr的流量為50至70sccm，刻蝕過程中的反應壓強為3至30mtorr，RF刻蝕功率為300至600W，偏置刻蝕功率為50 100W。后續形成空隙33的各向同性刻蝕的工藝參數仍然可以參照以上實施例中的具體參數。結合圖7和圖13，執行步驟S34，形成介質層33，覆蓋所述半導體襯底30和鰭部301，并填充所述空隙。介質層33的形成方法為保形性沉積，其材料可以是低溫氧化層、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介電常數材料等，本實施例中采用的是低溫氧化層。
結合圖7和圖15，執行步驟S35，對所述介質層33進行刻蝕，暴露出所述鰭部301的頂部和部分側壁。具體的，首先參考圖14，對介質層33的表面進行平坦化，至暴露出圖形化后的硬掩膜層31。平坦化的方法可以是化學機械拋光(CMP)或各向異性刻蝕等。之后參考圖15，對介質層33繼續進行刻蝕，至剩余的介質層33的厚度為預設的厚度范圍內，并去除鰭部301頂部 的圖形化后的硬掩膜層。剩余的介質層33貫穿于鰭部301和半導體襯底30之間，使得相鄰的鰭部301之間完全隔離。本實施例的隔離方法主要通過刻蝕來形成鏤空的空隙并填充介質層來實現，其工藝復雜度較低，成本也不高，便于大規模工業應用。在該具體實施例中，對介質層33繼續進行刻蝕時也刻蝕去除了圖形化后的硬掩月旲層31.之后，與常規的FinFET或者其他類型的多柵器件類似的，還可以依次形成柵介質層和柵電極層，柵介質層覆蓋暴露出的鰭部301的頂部和側壁，柵電極層覆蓋柵介質層。本發明雖然已以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發明技術方案的保護范圍。
權利要求
1.一種多柵器件的形成方法,其特征在于,包括 提供半導體襯底； 對所述半導體襯底進行刻蝕以形成凸出的鰭部； 對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙； 形成介質層，覆蓋所述半導體襯底和鰭部，并填充所述空隙； 對所述介質層進行刻蝕，暴露出所述鰭部的頂部和部分側壁。
2.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙包括 在所述鰭部的側壁上形成側墻； 以所述側墻為掩膜，使用各向同性刻蝕對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙。
3.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述凸出的鰭部是采用各向異性刻蝕形成的；所述對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙包括以所述各向異性刻蝕過程中形成的反應聚合物為掩膜，使用各向同性刻蝕對所述鰭部底部的半導體襯底進行刻蝕,在所述鰭部和半導體襯底之間形成空隙。
4.根據權利要求3所述的多柵器件的形成方法，其特征在于，所述各向異性刻蝕的反應氣體包括Cl2、HBr、He和O2，其中Cl2的流量為90至110sccm，HBr的流量為50至70sccm，刻蝕過程中的反應壓強為3至30mtorr，RF刻蝕功率為300至600W，偏置刻蝕功率為50 IOOff0
5.根據權利要求2或3所述的多柵器件的形成方法，其特征在于，所述各向同性刻蝕的反應氣體為Cl2、HBr、He和O2，其中Cl2的流量為15至25sccm，HBr的流量為O. 5至2sccm，刻蝕過程中的反應壓強為50至lOOmtorr，RF刻蝕功率為800至1500W，偏置刻蝕功率為60 120W。
6.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述半導體襯底的材料選自娃、錯、應變娃、應變錯、GaAs、InP、InGaAs、AlGaAs、InAlAs、InAs、AlSb、InSb、AlInSb、GaN、AlGaN單晶材料、多層量子阱材料，二維石墨烯材料、以及多晶半導體與非晶態半導體材料其中之一。
7.根據權利要求I所述的多柵器件的形成方法，其特征在于，使用保形性沉積形成所述介質層。
8.根據權利要求I所述的多柵器件的形成方法，其特征在于，所述介質層的材料為低溫氧化層、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介電常數材料。
9.根據權利要求I所述的多柵器件的形成方法，其特征在于，對所述介質層進行刻蝕之前，還包括對所述介質層的表面進行平坦化。
10.根據權利要求I所述的多柵器件的形成方法，其特征在于，對所述介質層進行刻蝕后，還包括依次形成柵介質層和柵電極層，所述柵介質層覆蓋暴露出的鰭部的頂部和側壁，所述柵電極層覆蓋所述柵介質層。
全文摘要
一種多柵器件的形成方法，包括提供半導體襯底；對所述半導體襯底進行刻蝕以形成凸出的鰭部；對所述鰭部底部的半導體襯底進行刻蝕，在所述鰭部和半導體襯底之間形成空隙；形成介質層，覆蓋所述半導體襯底和鰭部，并填充所述空隙；對所述介質層進行刻蝕，暴露出所述鰭部的頂部和部分側壁。本發明能夠以簡單的工藝實現鰭部之間的隔離，其成本較低，便于大規模工業應用。
文檔編號H01L21/336GK102856205SQ201110182408
公開日2013年1月2日 申請日期2011年6月30日 優先權日2011年6月30日
發明者殷華湘, 徐秋霞, 陳大鵬 申請人:中國科學院微電子研究所