專利名稱：高壓電阻半導體裝置與制造高壓電阻半導體裝置的方法
技術領域：
本發明是有關于半導體技木，特別是有關于適合用以提供高壓電阻的半導體裝置及其制造方法。
背景技術：
半導體高壓(HV) ニ極管例如圖I中所示的HV ニ極管100是已知的，舉例而言，是用于半導體裝置中的驅動器或類似的元件中。ニ極管100包含陰極102與陽極104。一般的方法是排列陰極與多晶硅電阻110并聯以達隔離目的。圖IB顯示圖IA中二極管100與電阻110的等效電路圖。高壓輸入112是典型地提供至陰極102與電阻110之間的ニ極管100的陰極102。
如圖IA中所示，多晶硅電阻110是典型地形成包含伸長的條紋的圖案。伸長的條紋被連接在一起以形成多晶硅結構。多晶硅結構具有根據期望的電阻而選擇出的長度。結果，圖IA中顯示的一般的電阻110占據半導體裝置的布局面積的ー些部分114，額外于ニ極管100的布局面積。因此期望減少電阻110占據的布局面積114，以縮減包含HV ニ極管的半導體布局的尺寸。
發明內容
一種半導體裝置與半導體裝置相關的方法。根據本發明的一方面，半導體裝置可包括半導體襯底與橫向半導體ニ極管，橫向半導體ニ極管形成在半導體襯底的表面區域中。ニ極管可具有陰極電極與陽極電扱。場絕緣結構可設置在陰極電極與陽極電極之間。多晶硅電阻可形成在場絕緣結構上或在陰極電極與陽極電極之間。多晶硅電阻可電性連接至陰極電極并電性絕緣于陽極電扱。于ー些實施例中，多晶硅電阻可形成在場絕緣結構的上表面上以至少部分圍繞陰極電扱。多晶硅電阻可包括多個半環區塊，同心排列在陰極電極與陽極電極之間。區塊可包含至少ー最內區塊，電性連接至陰極電扱。鄰近的區塊被電性連接以從陰極電極至半導體ニ極管外部的末端形成連續的多晶硅電阻結構。于ー些實施例中，陽極電極包含環狀結構，圍繞陰極電扱。于ー些實施例中，多晶娃電阻包含多個半環區塊排列成一同心圖案，陽極電極圍繞半環區塊。根據本發明的另一方面，制造半導體裝置的方法可包括提供半導體襯底，與形成橫向半導體ニ極管于半導體襯底的表面區域中。橫向半導體ニ極管的形成可包含形成陰極電極與形成陽極電扱。方法也可包含形成場絕緣結構于陰極電極與陽極電極之間，與形成多晶硅電阻于場絕緣結構上，與陰極電極與陽極電極之間。多晶硅電阻的形成可包含形成多晶硅電阻電性連接至陰極電極并電性絕緣于陽極電扱。于ー些實施例中，多晶娃電阻的形成可包含形成多晶娃電阻于場絕緣結構的上表面上以至少部分圍繞陰極電扱。多晶硅電阻的形成可包含形成多晶硅電阻以包含多個半環區塊，半環區塊同心排列在陰極電極與陽極電極之間。多晶硅電阻的形成可包含形成區塊以包含至少ー最內區塊，最內區塊電性連接至陰極電扱。多晶硅電阻的形成可包含形成鄰近的區塊以電性連接，以從陰極電極至半導體ニ極管外部的末端形成連續的多晶硅電阻結構。于ー些實施例中，陽極電極的形成包含形成環狀結構，如陽極電極圍繞陰極電扱。于ー些實施例中，多晶娃電阻的形成可包含形 成多晶娃電阻以包含多個半環區塊排列成一同心圖案。陽極電極可圍繞半環區塊。下文特舉較佳實施例，并配合所附圖式，作詳細說明如下
圖IA顯示一般HV ニ極管與多晶硅電阻裝置的平面圖。圖IB顯示對應圖IA中顯示的裝置的電路圖。圖2顯示根據本發明的HV ニ極管與多晶硅電阻裝置的平面圖。圖3A與圖3B顯示對應于圖2中所示的裝置的電路圖。圖4A顯示沿圖2中剖面線A-A繪制的剖面圖。圖4B顯示沿圖2中剖面線B-B繪制的剖面圖。圖5顯示ー實施例的多晶硅電阻的部分平面圖。圖6A-圖60顯示半導體裝置的エ藝。主要元件符號說明先前技術102 陰極104 陽極100 ニ極管110多晶硅電阻112高壓輸入114 部分實施方式200 :半導體裝置202 : ニ極管204:多晶硅電阻204a:電阻結構204a_l、204a_2 :電阻結構204b:區塊204c:電阻次結構204d:電阻次區塊204e :接觸區域206 :半導體襯底208:陰極電極210:陽極電極
212 :漂移通道212a :表面區域212b :襯層214 :場氧化結構216 :接觸218、220 :末端230:高壓n型阱區域232 :第一 P 型阱 234 :第二 P 型阱236 :P+埋藏擴散區域238 N+埋藏擴散區域240 P+刺激區域242 N+埋藏擴散區域244 :柵極結構246 :柵氧化層246a :氧化層247:多晶硅層248:層間介電結構249 :硅化鎢層250:陽極接觸區域252:陰極接觸區域254:電阻接觸區域260 :掩模層262 :氧化層264:多晶硅層266 :掩模材料268 :間隙壁270,272 :掩模層al、a2:寬度cl、c2、dl、el :尺寸
具體實施例方式本申請的實施例請參照圖2至圖6L作詳細說明。圖2顯示半導體裝置200的平面圖。半導體裝置200包含HV ニ極管202與多晶硅電阻204。圖3A-圖3B顯示半導體裝置200的等效電路圖。圖4A顯示半導體裝置200沿著圖2中剖面線A-A所繪制的剖面圖。圖4B顯示半導體裝置200沿著圖2中剖面線B-B所繪制的剖面圖。請參照圖2，ニ極管202是橫向半導體裝置，形成在半導體襯底206 (顯示在圖4A與圖4B中)的表面區域中。ニ極管202包含中心的陰極電極208。陽極電極210圍繞陰極電極208。陰極電極208可為環狀的盤形電扱，且陽極電極210可為環狀電極其同心地圍繞陰極電極208。陰極電極208與陽極電極210是通過漂移區域212 (顯示在圖4A與圖4B中)分開，漂移區域212以一般符合ニ極管的方法控制陰極電極208與陽極電極210之間的電流流動。電阻204配置在陰極電極208與陽極電極210之間的空間中的漂移區域212上。更明確地來說，如顯示圖4A與圖4B所示，電阻204可以ー組配置在場氧化(FOX)結構214上的多晶硅結構204a形成，FOX結構214被配置在漂移區域212上。注意雖然圖顯示電阻204是直接形成在FOX結構214的上表面上，然也能使用其它的排列方式，舉例來說，ー或更多額外的薄膜被配置在FOX結構214與電阻204之間。電阻204電性連接至在接觸216的陰極電極208。電阻204電性絕緣于陽極電極210，然而延伸至陽極電極210上至末端218以連接其它裝置。電阻204可因此形成在FOX結構214的上表面上。電阻204至少部分圍繞陰極電極208，且陽極電極210也至少部分圍繞電阻204。此排列有利地允許提供裝置200電阻204，而不占據ニ極管202外部的額外布局區域，這與圖IA所示的占據額外布局面積114的·電阻110不同。圖3A顯示半導體裝置200的等效電路圖。ニ極管202是與電阻204并聯，如此電阻204是提供于陰極電極208與外部的末端218之間。陰極電極208也電性連接至高壓(HV)末端 220。在圖2顯示的布局中，電阻204是由ー對多晶硅電阻結構204a構成，多晶硅電阻結構204a在陰極電極208與外部的末端218之間平行地互相連接。每個多晶硅電阻結構204a是由ー組同心的環狀電阻區塊204b構成，每個區塊204b在圖3A中是繪示成個別的電阻。在圖2顯示的實施例中，最內的電阻區塊204b可連接至陰極電極208，而最外的電阻區塊204b可連接至外部的末端218。最內的與最外的區塊204b之間的鄰近的電阻區塊204b被連接在一起以在陰極電極208與外部的末端218之間形成兩組平行的電阻。圖3B中所示,ー或更多區塊204b可通過改變布局設計任選地進一步分成ー組兩或更多平行的電阻次結構204c，電阻次結構204c各由一些電阻次區塊204d構成。熟悉本技藝的人士將了解此改變將允許微調電阻204的總電阻。應注意電阻結構204a、區塊204b、次結構204c與次區塊204d的確實數目可從圖示所繪示的實施例提供的數目改變。圖5顯示部分電阻204的平面圖。更明確地來說，圖5顯示ー對電阻結構204a(在圖5中分開表示成204a_l與204a_2)各個的ー對區塊204b。圖5更清楚繪示區塊204b能怎樣排列成ー組同心的環狀多晶硅結構。各結構可具有預定的寬度al或a2。根據電阻204期望的總電阻值與其它考慮例如布局限制，寬度al可等于寬度a2，或寬度al可異于寬度a2。同心鄰近的區塊204b之間的空間可根據設計限制，例如為了避免在制造過程中短路來做選擇。區塊204b是通過金屬接觸區域204e互相連接。尺寸Cl與c2表示形成部分接觸區域204e的金屬結構的各別長度。尺寸dl表示電阻區塊204b的鄰近末端之間的距離。尺寸el表示電阻區塊204b的鄰近的接觸結構204e之間的距離。電阻結構204a_l與204a_2是等距離自陰極電極208，因此構成相対的對應電阻結構204a。較佳的，每個此相対的對應電阻結構204a對是對稱的，如此相對的對應電阻結構204a對的各個的尺寸是相同的。
請參照圖4A與圖4B，之后將說明可用來制造半導體裝置200的エ藝(顯示在圖6A-圖60中)的實施例。圖4A顯示半導體裝置200沿圖2中剖面線A-A繪制的剖面圖。圖4B顯示半導體裝置200沿圖2中剖面線B-B繪制的剖面圖。半導體裝置200可形成在半導體襯底206上。半導體襯底206典型地為硅，具有第一導電型，典型地為P導電型。漂移通道212具有第二導電型，典型地為N導電型。漂移通道212被形成在襯底206的高壓n型阱(HVNW)區域230中。漂移信道212可包含n型表面區域212a，通過p型襯層212b自HVNW區域230分開。陽極區域210包含第一 P型阱232與第二 P型阱234。第一 P型阱232形成在襯底206中，且第二 P型阱234形成在HVNW區域230中。P+埋藏擴散區域236形成在第一 P型阱232中。N+埋藏擴散區域238形成在第二 P型阱234中。此外，P+刺激(pickup)區 域240形成在鄰近于N+埋藏擴散區域238的第二 P型阱234中。陰極區域208包含N+埋藏擴散區域242，形成在HVNW區域230中。多層柵極結構244包含柵氧化層246與一或更多額外的柵極層，其可包含，舉例來說，多晶娃層247位于柵氧化層246上,與娃化鶴(WSi)層249于多晶娃層247上。部分柵極結構244稱為場板，延伸于FOX結構214上。FOX結構214是相當厚的絕緣區域延伸在陰極208與陽極210之間。舉例來說，也在裝置200的角落與第一 P阱232及第ニ P阱234之間形成額外的FOX區域214以作為隔離結構。圖4A與圖4B也顯示電阻區塊204b，形成在陰極208與陽極210之間的FOX結構214的上表面上。電阻區塊204b可為單或多層多晶硅結構。電阻區塊204在圖4A中通過層間介電(ILD)結構248互相電性絕緣。圖4B顯示金屬結構用作接觸區域204e，電性連接至鄰近的電阻區塊204b。圖4A顯示陽極接觸區域250與陰極接觸區域252。陽極接觸區域250是導電材料，典型地為金屬，提供電性連接至埋藏擴散區域236、238與240，與柵極結構244。陰極接觸區域252也為導電材料，典型地為金屬，提供電性連接至埋藏擴散區域242。圖4B顯示陰極接觸區域252如何也通過連接埋藏擴散區域242至最內電阻區塊204b而在陰極208與電阻204之間提供電性連接。圖4B也顯示電阻接觸區域254，在最外的電阻區塊204b與外部的末端218(顯示在圖2中)之間提供電性連接。請參照圖6A-圖60，其繪示ー實施例中適合用以制造半導體裝置200的エ藝。圖6A-圖6K顯示的圖標與沿著圖2中剖面線A-A與剖面線B-B繪制的剖面圖相同。圖6L與圖6M顯示沿剖面線A-A的金屬化過程，而圖6N與圖60顯示沿剖面線B-B的金屬化過程。從圖6A的P型硅襯底206開始，舉例來說，首先使用已知的光刻與HVNW注入エ藝形成HVNW區域230。然后，在圖6B，再次通過已知的光刻與離子注入エ藝形成第一 P型阱232與第二 P型阱234。在圖6C，根據已知的光刻與離子注入エ藝形成n型表面區域212a與P型襯層212b。然后，圖6D顯示可用以形成FOX區域214的光刻、氧化與刻蝕エ藝的結果。然后，通過如圖6E與圖6F所示的エ藝形成柵極結構244。圖6E顯示將變成柵氧化層246的氧化層246a。氧化層246a可利用犧牲氧化(sacrificial oxidation ；SAC)エ藝形成。然后)，使用沉積エ藝在氧化層246a上沉積多晶硅層247，然后在多晶硅層247上沉積WSi層249。然后在WSi層249上選擇性地沉積掩模層260，且隨后進行的刻蝕結果顯示在圖6F所示的結構中。在圖6G，接著開始形成電阻204的エ藝。電阻區塊204b可為多層結構結構包含，舉例來說，下氧化層與上多晶硅層。為形成這樣的結構，可使用例如典型地用以形成PIP電容結構的高溫氧化(HTO)エ藝來形成下氧化層262，然后后續的PIP多晶硅沉積エ藝可用來在氧化層262上沉積多晶硅層264。如圖6G中所繪示，多晶硅層264的導電性可通過用以摻雜多晶硅層264的離子注入エ藝調變。然后利用光刻エ藝刻蝕最終結構以形成如圖6H中所示的電阻區塊204b。圖6H也顯示掩模材料266。圖61中顯示的間隙壁268也可使用四氧燒基娃(tetra-ethyl-ortho silicate ；TE0S)沉積然后進行光刻與刻蝕エ藝來形成在電阻區塊204b的側壁上與柵極結構244的側壁上。然后，圖6J與圖6K顯示用以形成埋藏擴散區域236、238、240與242的エ藝。圖 6J顯示使用光刻法選擇性地形成的掩模層270。然后，使用離子注入法擴散露出的區域以形成N+埋藏擴散區域238與242。類似地，圖6K顯示首先使用光刻法選擇性地形成的掩模層272，然后進行離子注入以擴散露出的區域以形成P+埋藏擴散區域236與240。圖6L與圖6M顯示沿剖面線A-A的金屬化工藝，而圖6N與圖60顯示沿剖面線B-B的金屬化工藝。金屬化工藝可包含沉積ILD、光刻與刻蝕以制得圖6L與圖6N中顯示的結構。然后進行金屬沉積、光刻與刻蝕以制得圖6M與圖60中所示的結構。雖然本發明已以各種實施例發明如上，然其并非用以限定本發明。任何熟悉此項技藝者，在不脫離本發明的精神和范圍內，當可做些許更動與潤飾，因此本發明的保護范圍當視隨附的權利要求范圍所界定的為準。
權利要求
1.一種半導體裝置，包括 一半導體襯底； 一橫向半導體ニ極管，形成在該半導體襯底的一表面區域中，該ニ極管具有一陰極電極與ー陽極電扱； ー場絕緣結構，配置在該陰極電極與該陽極電極之間；以及 一多晶硅電阻，形成在該場絕緣結構上，井介于該陰極電極與該陽極電極之間，該多晶硅電阻被電性連接至該陰極電極，并電性絕緣于該陽極電極。
2.根據權利要求I所述的半導體結構，其中該多晶硅電阻被形成在該場絕緣結構的一上表面上以至少部分圍繞該陰極電扱。
3.根據權利要求2所述的半導體結構，其中該多晶硅電阻包含多個半環區塊，同心排列在該陰極電極與該陽極電極之間。
4.根據權利要求3所述的半導體結構，其中該些區塊包含至少ー最內區塊，電性連接至該陰極電極。
5.根據權利要求4所述的半導體結構，其中鄰近的該些區塊被電性連接以從該陰極電極至該半導體ニ極管外部的一末端形成一連續的多晶硅電阻結構。
6.根據權利要求I所述的半導體結構，其中該陽極電極包含ー環狀結構，圍繞該陰極電極。
7.根據權利要求I所述的半導體結構，其中該多晶硅電阻包含多個半環區塊排列成一同心圖案，該陽極電極圍繞該半環區塊。
8.—種制造半導體裝置的方法，該方法包括 提供一半導體襯底； 形成一橫向半導體ニ極管于該半導體襯底的一表面區域中，該橫向半導體ニ極管的形成包含形成一明極電極與形成ー陽極電極； 形成ー場絕緣結構于該陰極電極與該陽極電極之間；以及 形成一多晶硅電阻于該場絕緣結構上，與該陰極電極與該陽極電極之間，該多晶硅電阻的形成包含形成該多晶硅電阻電性連接至該陰極電極并電性絕緣于該陽極電扱。
9.根據權利要求8所述的制造半導體裝置的方法，其中該多晶硅電阻的形成包含形成該多晶硅電阻于該場絕緣結構的ー上表面上以至少部分圍繞該陰極電扱。
10.根據權利要求9所述的制造半導體裝置的方法，其中該多晶硅電阻的形成包含形成該多晶硅電阻以包含多個半環區塊，該些半環區塊同心排列在該陰極電極與該陽極電極之間。
全文摘要
本發明公開了一種高壓電阻半導體裝置與制造高壓電阻半導體裝置的方法。半導體裝置包括半導體襯底、橫向半導體二極管、場絕緣結構與多晶硅電阻。二極管形成在半導體襯底的表面區域中，且包含陰極電極與陽極電極。場絕緣結構配置陰極電極與陽極電極之間。多晶硅電阻形成在場絕緣結構上，并介于陰極電極與陽極電極之間。多晶硅電阻電性連接至陰極電極，并電性絕緣于陽極電極。
文檔編號H01L27/06GK102842577SQ201110170369
公開日2012年12月26日 申請日期2011年6月20日 優先權日2011年6月20日
發明者林鎮元, 林正基, 連士進, 葉清本 申請人:旺宏電子股份有限公司