專利名稱：一種提高電容密度的結構及方法
技術領域：
本發明一般涉及半導體集成電路制造領域，更確切的說，本發明涉及一種提高電容密度的結構及方法。
背景技術：
隨著半導體集成電路制造技術的不斷進步，性能不斷提升的同時也伴隨著器件小型化，微型化的進程；在越來越先進的制程，要求在盡可能小的區域內實現盡可能多的器件，以獲得盡可能高的性能。電容器是集成電路中的重要組成單元，廣泛運用于存儲器、微波、射頻、智能卡、高壓和濾波等芯片中，隨著芯片尺寸的減少，以及性能對大電容的需求，如何在有限的面積下獲得高密度的電容成為一個非常有吸引力的課題。如圖1所示，目前最常用的傳統工藝形成的電容結構單層電容器金屬11 一絕緣層 12 —金屬13的平板電容模型；例如目前典型的電容器結構就是由銅金屬層一氮化硅介質層一坦金屬層構成的三明治結構，其中金屬層的選擇有多種材料，如銅、鋁、鉭、鈦及其合金等，而介質層也有多種不同介電常數的材料可選。為了獲得較高單位面積電容密度，通常采用的方法有三種，但都有其一定的局限性，其中一種是采用更高介電常數的介電材料來提高電容密度，此種方法中目前可用的介電材料有限，可以與現有工藝結合的更少，即換用高介電常數材料的提升空間有限；二是減少介電層厚度，但是介質層厚度降低，則擊穿電壓會降低，所以這種方法應用范圍有限； 三是通過增加面積來提高電容，比如利用起伏的形貌來增加單位面積上的電容極板面積， 但是這種工藝降低了失配參數，從而降低了單層電容器金屬一絕緣層一金屬結構的電學性能。
發明內容
鑒于上述問題，本發明提供了一種提高電容密度的結構，其中，包括
一襯底，所述襯底上設置有襯底金屬銅和下絕緣層；一下金屬層設置在所述下絕緣層上，一中絕緣層設置在所述下金屬層上，一中金屬層設置在所述中絕緣層上，一上絕緣層設置在所述中金屬層上，一上金屬層設置在所述上絕緣層上；
基底端子、第一端子、第二端子和第三端子分別通過互連線依次與基底金屬銅、所述下金屬層、所述中金屬層和所述上金屬層連接，基底端子和第三端子連接，第一端子和第二端子連接，形成并聯電容。上述的提高電容密度的結構，其中，所述下絕緣層、所述下金屬層、所述中金屬層和所述上金屬層長度依次減小形成階梯形結構。上述的提高電容密度的結構，其中，所述中絕緣層與所述中金屬層長度相同，所述上絕緣層與所述上金屬層長度相同。上述的提高電容密度的結構，其中，所述第三端子通過兩互連線與所述上金屬層連接。上述的提高電容密度的結構，其中，所述金屬層的材質為Ti、TiNTa化合物、TaN, AlCu合金或Cu金屬，其厚度為500A 2000A。上述的提高電容密度的結構，其中，所述絕緣層的材質為Si02，SiN, Ta205, BaTi03, Hf02, Zr02 或 A1203，其厚度為 150A 600A。上述的提高電容密度的結構，其中，還包括一覆蓋上述絕緣層和金屬層的刻蝕阻擋層。本發明還提供了一種提高電容密度的方法，其中，包括以下步驟
利用金屬層化學機械研磨工藝制備一設置有襯底金屬銅的襯底，于其上表面淀積SiN 薄膜形成下絕緣層，金屬淀積所述下絕緣層上形成下金屬層，淀積絕緣材料于所述下金屬層形成一中絕緣層，依次重復淀積金屬材料和絕緣材料，以形成中金屬層、上絕緣層和上金
屬層；
依次采用光刻、刻蝕和光阻去除工藝刻蝕上金屬層和上絕緣層，重復同樣工藝刻蝕中金屬層和中絕緣層、下金屬層和下絕緣層；淀積刻蝕阻擋層覆蓋上述絕緣層和金屬層后，繼續以薄膜淀積所述金屬層，利用光刻、刻蝕和填充及化學機械研磨于每層金屬層均形成數個通孔，并于所述通孔上設置有互連線，基底端子、第一端子、第二端子和第三端子分別依次通過所述互連線設置于其下的襯底金屬銅、下金屬層、中金屬層和上金屬層上；所述基底端子和所述第三端子連接，所述第一端子和所述第二端子連接，形成并聯電容。上述的提高電容密度的方法，其中，所述下金屬層、所述中金屬層和所述上金屬層長度依次減小形成階梯形結構。上述的提高電容密度的方法，其中，所述下絕緣層與所述下金屬層長度相同，所述中絕緣層與所述中金屬層長度相同，所述上絕緣層與所述上金屬層長度相同。上述的提高電容密度的方法，其中，所述金屬層的材質為Ti、TiNTa化合物、TaN, AlCu合金或Cu金屬，其厚度為500A 2000A。上述的提高電容密度的方法，其中，所述絕緣層的材質為Si02，SiN, Ta205, BaTi03, Hf02, Zr02 或 A1203，其厚度為 150A 600A。本發明提高電容密度的結構及其制造方法，在傳統工藝的金屬一絕緣層一金屬 (MIM)結構的電容基礎上，通過繼續增加絕緣層和金屬層以增加電容密度，即采用電容的疊加，以形成并聯的兩個電容，從而大大增加了電容密度。本領域的技術人員閱讀以下較佳實施例的詳細說明，并參照附圖之后，本發明的這些和其他方面的優勢無疑將顯而易見。
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。圖1是本發明背景技術中傳統工藝制成的電容的結構示意圖； 圖2是本發明提高電容密度的結構示意圖3—7是本發明提高電容密度的方法的流程圖； 圖8是本發明提高電容密度的結構及方法的電路圖。
具體實施例方式參見圖2所示，本發明一種提高電容密度的結構，其中，包括
一襯底41嵌入設置有基底銅金屬40，下絕緣層42設置在襯底41上且覆蓋基地金屬銅 40，下金屬層43設置在下絕緣層42上，中絕緣層44設置在下金屬層43上，中金屬45層設置在中絕緣層44上，上絕緣層46設置在中金屬層45上，上金屬層47設置在上絕緣層46 上；基底端子50、第一端子51、第二端子52和第三端子53分別通過互連線49依次與基底金屬銅40、下金屬層43、中金屬層45和上金屬層47連接。其中，中絕緣層44和中絕緣層45長度相同，上絕緣層46和上金屬層47長度相同； 且下絕緣層42、下金屬層43、中金屬層45和上金屬層47長度依次減小，形成階梯形結構。進一步的，上述金屬層的材質為Ti、TiNTa化合物、TaN、AlCu合金或Cu等金屬，其厚度設置為500A 2000A ；絕緣層的材質為SiO2, SiN, Ta2O5, BaTiO3, HfO2, ZrO2或Al2O3等絕緣材料，其厚度設置為150A 600A。其中，刻蝕阻擋層48覆蓋上述的絕緣層和金屬層。第三端子51采用兩根互連線與金屬層47連接，基底端子50和第三端子53連接， 第一端子51和第二端子52連接，形成并聯的電容，即如圖8所示的，電容C等于電容Cl、電容C2和電容C3相加之和。上述設置條件只是作為參考，所列出的各項參數并不過構成對本發明的限制。例如，厚度、金屬材料、絕緣材料等條件均可以進行適應性的調整。如圖3— 7所示，本發明一種提高電容密度的方法，其中，包括以下步驟
利用金屬層化學機械研磨工藝制備襯底21，并于其上制備基底金屬銅20，于襯底21上表面淀積SiN薄膜形成下絕緣層22，金屬淀積下絕緣層22上形成下金屬層23，淀積絕緣材料于下金屬層23形成中絕緣層24，依次重復淀積金屬材料和絕緣材料，以形成中金屬層 25、上絕緣層沈和上金屬層27 ；
依次采用光刻、刻蝕和光阻去除工藝刻蝕上金屬層27和上絕緣層26，以形成最短的上金屬層271和最短的上絕緣層沈1，重復上述同樣的工藝刻蝕中金屬層25和中絕緣層M以形成較短的中金屬層251和較短的中絕緣層M1，同樣刻蝕下金屬層23和下絕緣層22以形成與襯底21同長度的下金屬層231和下絕緣層221 ；其上金屬層271和上絕緣層261長度相同，中金屬層251和中絕緣層241長度相同，以和下金屬層231、下絕緣層22形成四級階梯形結構；淀積刻蝕阻擋層觀覆蓋上述金屬層和絕緣層，然后繼續以薄膜淀積上述的金屬層， 利用光刻、刻蝕和填充及化學機械研磨形成4組通孔，分別穿過刻蝕后的刻蝕阻擋層281于金屬層27^25^231和基底銅金屬20上，并于每組通孔上均設置有互連線四，基底端子30、 第一端子31、第二端子32和第三端子33分別依次通過互連線四與設置于下的基底銅金屬 20、金屬層231、中金屬層251和上金屬層271連接；其中，基底端子30與第三端子33連接， 第一端子31和第二端子32連接，形成并聯的電容，即如圖8所示，基底端子30和第三端子 33形成的電容C為基底端子30和第一端子31形成的電容Cl，第一端子31和第二端子32 形成的電容C2，第二端子32和第三端子33形成的電容C3之和，即電容C等于電容Cl、電容C2和電容C3之和。其中，上述金屬層的材質采用Ti、TiNTa化合物、TaN、AlCu合金或Cu等金屬，其厚度為500A 2000A ；上述絕緣層的材質采用SiO2, SiN, Ta2O5, BaTiO3, HfO2, ZrO2或Al2O3等絕緣材料，其厚度為150A 600A。本發明的提高電容密度的結構及其制造方法，在傳統工藝的金屬一絕緣層一金屬 (MIM)結構的電容基礎上，通過繼續增加絕緣層和金屬層以增加電容密度，即采用電容的疊加，以形成并聯的兩個電容，從而提高電容密度近兩倍，且在占有晶片面積沒有變化的情況下，保持了與兩層金屬板層結構同樣的電學特性，特別是失配參數，即同一塊板做電極， 失配參數可互相消減，同時還與傳統工藝有很強的兼容性。通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例，例如，本案是以兩電容疊加進行闡述，基于本發明精神，電容疊加數目還可作其他的轉換。盡管上述發明提出了現有的較佳實施例，然而，這些內容并不作為局限。對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。 因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發明的意圖和范圍內。
權利要求
1.一種提高電容密度的結構，其特征在于，包括一襯底，所述襯底上設置有襯底金屬銅和下絕緣層；一下金屬層設置在所述下絕緣層上，一中絕緣層設置在所述下金屬層上，一中金屬層設置在所述中絕緣層上，一上絕緣層設置在所述中金屬層上，一上金屬層設置在所述上絕緣層上；基底端子、第一端子、第二端子和第三端子分別通過互連線依次與基底金屬銅、所述下金屬層、所述中金屬層和所述上金屬層連接，基底端子和第三端子連接，第一端子和第二端子連接，形成并聯電容。
2.如權利要求1所述的提高電容密度的結構，其特征在于，所述下絕緣層、所述下金屬層、所述中金屬層和所述上金屬層長度依次減小形成階梯形結構。
3.如權利要求1所述的提高電容密度的結構，其特征在于，所述中絕緣層與所述中金屬層長度相同，所述上絕緣層與所述上金屬層長度相同。
4.如權利要求1所述的提高電容密度的結構，其特征在于，所述第三端子通過兩互連線與所述上金屬層連接。
5.如權利要求1所述的提高電容密度的結構，其特征在于，所述金屬層的材質為Ti、 TiNTa化合物、TaN, AlCu合金或Cu金屬，其厚度為500A 2000A。
6.如權利要求1所述的提高電容密度的結構，其特征在于，所述絕緣層的材質為SiO2, SiN, Ta2O5, BaTiO3, HfO2, ZrO2 或 Al2O3，其厚度為 150A 600A。
7.如權利要求1所述的提高電容密度的結構，其特征在于，還包括一覆蓋上述絕緣層和金屬層的刻蝕阻擋層。
8.一種提高電容密度的方法，其特征在于，包括以下步驟利用金屬層化學機械研磨工藝制備一設置有襯底金屬銅的襯底，于其上表面淀積SiN 薄膜形成下絕緣層，金屬淀積所述下絕緣層上形成下金屬層，淀積絕緣材料于所述下金屬層形成一中絕緣層，依次重復淀積金屬材料和絕緣材料，以形成中金屬層、上絕緣層和上金屬層；依次采用光刻、刻蝕和光阻去除工藝刻蝕上金屬層和上絕緣層，重復同樣工藝刻蝕中金屬層和中絕緣層、下金屬層和下絕緣層；淀積刻蝕阻擋層覆蓋上述絕緣層和金屬層后，繼續以薄膜淀積所述金屬層，利用光刻、刻蝕和填充及化學機械研磨于每層金屬層均形成數個通孔，并于所述通孔上設置有互連線，基底端子、第一端子、第二端子和第三端子分別依次通過所述互連線設置于其下的襯底金屬銅、下金屬層、中金屬層和上金屬層上；所述基底端子和所述第三端子連接，所述第一端子和所述第二端子連接，形成并聯電容。
9.如權利要求8所述的提高電容密度的方法，其特征在于，所述下金屬層、所述中金屬層和所述上金屬層長度依次減小形成階梯形結構。
10.如權利要求8所述的提高電容密度的方法，其特征在于，所述下絕緣層與所述下金屬層長度相同，所述中絕緣層與所述中金屬層長度相同，所述上絕緣層與所述上金屬層長度相同。
11.如權利要求8所述的提高電容密度的方法，其特征在于，所述金屬層的材質為Ti、 TiNTa化合物、TaN, AlCu合金或Cu金屬，其厚度為500A 2000A。
12.如權利要求8所述的提高電容密度的方法，其特征在于，所述絕緣層的材質為 SiO2, SiN, Ta2O5, BaTiO3, HfO2, ZrO2 或 Al2O3，其厚度為 150A 600A。
全文摘要
本發明一般涉及半導體集成電路制造領域，更確切的說，本發明涉及一種提高電容密度的結構及方法。本發明提高電容密度的結構及其制造方法，在傳統工藝的金屬－絕緣層－金屬(MIM)結構的電容基礎上，通過繼續增加絕緣層和金屬層以增加電容密度，即采用電容的疊加，以形成并聯的兩個電容，從而大大增加了電容密度。
文檔編號H01L23/522GK102420209SQ20111016384
公開日2012年4月18日 申請日期2011年6月17日 優先權日2011年6月17日
發明者張文廣, 徐強, 鄭春生 申請人:上海華力微電子有限公司