專利名稱：Cmos圖像傳感器及其形成方法
技術領域：
本發明涉及半導體技術領域，特別涉及CMOS圖像傳感器及其形成方法。
背景技術：
圖像傳感器的作用是將光學圖像轉化為相應的電信號。圖像傳感器分為互補金屬氧化物(CMOS)圖像傳感器和電荷耦合器件(CCD)圖像傳感器。CCD圖像傳感器的優點是對圖像敏感度較高，噪聲小，但是CCD圖像傳感器與其他器件的集成比較困難，而且CCD圖像傳感器的功耗較高。相比之下，CMOS圖像傳感器具有工藝簡單、易與其他器件集成、體積小、重量輕、功耗小、成本低等優點。目前CMOS圖像傳感器已經廣泛應用于靜態數碼相機、 照相手機、數碼攝像機、醫療用攝像裝置(例如胃鏡)、車用攝像裝置等。圖1為現有技術的CMOS圖像傳感器的截面結構示意圖，請參考圖1，現有技術的圖像傳感器包括位于基底內(未示出)的多個感光單元101，多個感光單元形成感光單元陣列，位于感光單元101表面的互連層102以及位于互連層內的金屬層103，位于互連層102 表面的第二平坦層104，位于第二平坦層104表面的彩色濾光片105，位于彩色濾光片105 表面的第一平坦層106，以及位于第一平坦層106表面的微透鏡107。現有技術的CMOS圖像傳感器的形成方法，包括請參考圖2，提供基底200，所述基底200內形成有感光單元201 ；形成位于所述基底200表面的第一層間介質層203 ；形成位于所述第一層間介質層203內的第一導電插塞 204 ；請參考圖3，形成位于所述第一層間介質層203表面、與所述第一導電插塞204相連的第一金屬層205 ；請參考圖4 圖5，形成覆蓋所述第一層間介質層203和第一金屬層205的第二層間介質層206，平坦化所述第二層間介質層206。現有技術的CMOS圖像傳感器的形成方法還包括后續步驟，形成圖1所示的第二平坦層、彩色濾光片、第一平坦層以及微透鏡。現有技術的CMOS圖像傳感器現有技術的CMOS 圖像傳感器成像質量較差，形成工藝復雜。更多關于圖像傳感器的結構，以及工作原理請參考公開號為CN1875486A的中國專利。
發明內容
本發明解決的問題是提供一種提高成像質量的CMOS圖像傳感器及其形成方法。為解決上述問題，本發明提供一種CMOS圖像傳感器，包括基底；位于基底表面的層間介質層；第一導電插塞和與所述第一導電插塞相連的第一金屬層，所述第一導電插塞和第一金屬層均位于所述層間介質層內；
位于所述層間介質層表面的隔離層，所述隔離層內具有暴露出所述第一金屬層的通孔；填充滿所述通孔的第二導電插塞；位于所述隔離層表面、與第二導電插塞相連的第二金屬層。可選地，所述隔離層的厚度為500 2000 A。可選地，所述第二導電插塞和第二金屬層的材料為熱鋁。可選地，所述層間介質層的厚度為3000 6000 A。可選地，所述層間介質層的材料為SiO2 ；所述第一導電插塞和第一金屬層的材料為鎢；所述隔離層的材料為Si02。可選地，所述基底內包括至少一個感光單元。一種如上所述的CMOS圖像傳感器的形成方法，包括提供基底；在所述基底表面形成層間介質層；形成第一導電插塞和第一金屬層，所述第一導電插塞和第一金屬層均位于所述層間介質層內；形成位于所述層間介質層表面的隔離層，所述隔離層內具有暴露出第一金屬層的通孔；形成填充滿所述通孔的第二導電插塞；形成位于所述隔離層表面、與第二導電插塞相連的第二金屬層。可選地，所述隔離層的厚度為500 2000 A。可選地，所述第二導電插塞和第二金屬層在同一工藝步驟中形成，形成所述第二導電插塞和第二金屬層具體步驟為在溫度為420 460°C的環境下，向所述通孔內和隔離層表面沉積熱鋁；然后采用刻蝕工藝刻蝕所述熱鋁。可選地，在所述層間介質層表面形成隔離層前，還包括平坦化所述第一金屬層。可選地，所述隔離層的形成工藝為高密度等離子體化學氣相沉積或TEOS工藝。與現有技術相比，本發明的實施例具有以下優點一方面，本發明的實施例的第一導電插塞和第一金屬層均形成在層間介質層內， 且在同一工藝步驟中形成，節省了工藝步驟，形成工藝簡單；并且本發明實施例的第一金屬層表面與層間介質層表面齊平，使得后續形成的隔離層表面平整，避免了由于化學機械拋光的精度問題而對隔離層的厚度形成的限制，形成的隔離層的厚度比現有技術中的薄，減小了光線從微透鏡到感光單元表面的距離，降低了光線的損失，提高了 CMOS圖像傳感器的成像質量。另一方面，本發明實施例的隔離層的厚度較薄，有助于形成深寬比較為合適的通孔，鋁在所述通孔內更易填充，并且本發明實施例的發明人在沉積溫度為420 460°C時， 向所述通孔內和隔離層表面沉積填充性能更好的熱鋁形成第二導電插塞和第二金屬層，既節省了工藝步驟，所述第二導電插塞和第二金屬層之間連接強度和導電性能又好。
圖1是現有技術的CMOS圖像傳感器的剖面結構示意圖2 圖5是現有技術的CMOS圖像傳感器的形成過程的剖面結構示意圖；圖6是本發明實施例的CMOS圖像傳感器的流程示意圖；圖7 圖11是本發明實施例的CMOS圖像傳感器的形成過程的剖面結構示意圖。
具體實施例方式正如背景所述，現有技術的CMOS圖像傳感器的成像質量不夠理想。本發明實施例的發明人經過研究后發現，現有技術的CMOS圖像傳感器，光線依次穿過微透鏡、第二平坦層、彩色濾光片、第一平坦層、互連層后到達感光單元，光線的損失較為嚴重，影響了 CMOS 圖像傳感器的成像質量。經過研究后，本發明實施例的發明人發現可以通過減小光線從微透鏡表面到達感光單元的表面的距離，減小光線的損失，從而達到提高CMOS圖像傳感器的成像質量的目的。本發明實施例的發明人經過進一步研究后發現，可以通過改善互連層的形成工藝來減小互連層的厚度，從而達到減小光線由微透鏡表面到達感光單元的表面的距離。為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節以便于充分理解本發明。但是本發明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施方式
的限制。請參考圖6，圖6示出了本發明實施例的CMOS圖像傳感器的形成方法的流程示意圖，包括步驟S301，提供基底，在所述基底表面形成層間介質層；步驟S303，形成第一導電插塞、與所述第一導電插塞相連的第一金屬層，所述第一導電插塞和第一金屬層均位于所述層間介質層內；步驟S305，在所述層間介質層表面形成隔離層，所述隔離層內形成有暴露出第一金屬層的通孔；步驟S307，形成填充滿所述通孔的第二導電插塞和位于所述隔離層表面、與第二導電插塞相連的第二金屬層。圖7 圖11示出了本發明實施例的CMOS圖像傳感器的形成過程的剖面結構示意圖。 執行步驟S301，請參考圖7，提供基底400，在所述基底400表面形成層間介質層 403。所述基底400的材料為半導體材料，例如硅，所述基底400內形成有與所述基底表面齊平的感光單元401，所述感光單元401用于接收光線產生電子。在所述基底400內形成感光單元401的工藝為離子注入。具體為在所述基底400 表面形成光刻膠層(未圖示)，所述光刻膠層具有開口(未圖示)，所述開口的位置與所述感光單元401的位置相對應；以所述光刻膠層為掩膜，向所述基底400內注入離子。在本發明的實施例中，所述基底400為N型摻雜，所述感光單元為P型摻雜；或者所述基底400為P型摻雜，所述感光單元為N型摻雜。需要說明的是，在本發明的實施例中，所述基底400表面還形成有與所述感光單元401相連的多晶硅層404，用于形成晶體管或其他器件。所述層間介質層403用于隔離晶體管、感光單元和金屬連線。在本發明的實施例中，所述層間介質層403的材料為SiO2，所述層間介質層403的厚度為3000 6000人；所述層間介質層403除覆蓋基底400外，還覆蓋所述多晶硅層404。執行步驟S303，請參考圖8 圖9，形成第一導電插塞406、與所述第一導電插塞 406相連的第一金屬層407，所述第一導電插塞406和第一金屬層407均位于所述層間介質層403內。請參考圖8，在所述層間介質層403內形成開口 405，所述開口 405包括用于填充形成第一導電插塞的第一開口(未表示)和用于填充形成第一金屬層的第二開口(未標示)°其中，所述第二開口的與基底表面平行的截面大于第一開口的與基底表面平行的截面；所述開口 405的形成步驟中，可以先形成第一開口，再形成第二開口，也可以先形成第二開口，再形成第一開口，在此不再贅述。請參考圖9，向所述開口 405內填充金屬材料，形成第一導電插塞406、與所述第一導電插塞相連的第一金屬層407。所述第一導電插塞406和第一金屬層407用于與外界傳遞信號。在本發明的實施例中，所述層間介質層403內形成有多個第一導電插塞406和多個第一金屬層407，其中一部分第一導電插塞406與所述基底400相連，另一部分第一導電插塞406與所述多晶硅層 404相連。另外，在本發明的其他實施例中，所述第一導電插塞406還可以與基底400、多晶硅層404中的一個相連。在本發明的實施例中，在所述層間介質層403內形成第一導電插塞406和第一金屬層407的工藝為大馬士革工藝；所述第一導電插塞406和第一金屬層407的材料為鎢。本發明的實施例的第一導電插塞406和第一金屬層407均形成在層間介質層內， 且在同一工藝步驟中形成，而不用在第一層間介質層內形成第一導電插塞，再在所述第一層間介質層表面形成第一金屬層，然后形成覆蓋第一層間介質層和第一金屬層的第二層間介質層，最后還要化學機械拋光所述第二層間介質層(詳情見圖2 5)，節省了工藝步驟， 形成工藝簡單；并且本發明的實施例在層間介質層內形成第一導電插塞和第一金屬層，有助于后續形成較薄的隔離層和電連接性能好的第二導電插塞、第二金屬層，詳情請參考后續步驟。執行步驟S305，請參考圖10，在所述層間介質層403表面形成隔離層408，所述隔離層408內形成有通孔411。在所述層間介質層403表面形成隔離層408前，還包括平坦化所述第一金屬層 407使所述第一金屬層407與所述層間介質層403齊平。其中，平坦化采用化學機械拋光工藝。在本發明的實施例中，由于采用大馬士革工藝形成第一導電插塞406和第一金屬層407，經過平坦化后所述第一金屬層407與層間介質層403的表面已經齊平，所以在采用高密度等離子體化學氣相沉積或TEOS工藝沉積SiO2薄膜形成隔離層408后，無需對所述隔離層408進行化學機械拋光，所述隔離層408的表面也很平整。避免了如圖5所示的需要對第二層間介質層206進行化學機械拋光，而由于化學機械拋光本身存在的精度問題，被拋光物體表面的中心與邊緣的厚度存在差異，使得拋光后的第二層間介質層206表面到第一金屬層表面的部分的厚度至少大于3500 A,才能保證化學機械拋光后第一金屬層不會暴露出。因此，本發明實施例中形成的隔離層408的厚度不受化學機械拋光精度的限制，可以形成更薄的隔離層408，而所述更薄的隔離層408更有助于后續形成滿足工藝要求的通孔 411。本發明實施例的發明人經過研究后發現，當隔離層408的厚度在500 2000 A范圍內時，形成的滿足工藝要求的通孔411的深寬比小，有助于后續填充形成第二導電插塞
和第二金屬層。需要說明的是，在本發明的實施例中，所述通孔411的工藝為干法刻蝕，所述通孔 411暴露出第一金屬層407表面，用于后續形成第二導電插塞409。本發明實施例的隔離層的厚度小于現有技術中第二層間介質層的厚度，與現有技術相比，本發明的實施例中減少了入射光線從微透鏡表面到感光單元表面的距離，入射光光程縮短，減少了光在傳輸過程的損失，改善了相鄰像素之間由于散射光而造成的串擾；進一步的，由于入射光線從微透鏡表面到感光單元表面的距離減小，有效減小了由于光程差所造成的暗角和顏色不均勻等問題，提高了 CMOS圖像傳感器的成像質量。需要說明的是，在本發明的實施例中，所述互連層包括層間介質層、位于所述層間介質層內的第一導電插塞和第一金屬層、隔離層、位于所述隔離層內的第二導電插塞、與所述第二導電插塞相連的第二金屬層。本發明的實施例中是通過減小隔離層的厚度達到減小互連層的厚度的目的的。執行步驟S307，請參考圖11，填充滿所述通孔形成第二導電插塞409和位于所述隔離層408表面、與第二導電插塞409相連的第二金屬層410。所述第二導電插塞409和第二金屬層410的材料相同，均為鋁，用于與外界的信號相連。在本發明的實施例中，為節省工藝步驟，所述第二導電插塞409和第二金屬層410 在同一工藝步驟中采用沉積工藝形成。考慮到鋁在所述通孔內的填充性能會影響到第二導電插塞409和第二金屬層410的連接強度和導電性能，為使鋁更好的填充滿所述通孔，使得形成的第二導電插塞409和第二金屬層410的導電性能更好且第二導電插塞409與第二金屬層410之間連接的更好，本發明實施例的發明人選擇在沉積溫度為420 460°C時，向所述通孔內和隔離層408表面沉積填充性能更好的熱鋁，然后采用刻蝕工藝，例如干法刻蝕， 刻蝕所述熱鋁以形成第二導電插塞409和與所述第二導電插塞409相連的第二金屬層410， 所述第二金屬層410定義出金屬連線。需要說明的是，根據實際需要，CMOS圖像傳感器中還可以形成與所述第二金屬層相連的第三導電插塞和與所述第三導電插塞相連的第三金屬層、甚至還可以形成第四導電插塞和第四金屬層或者更多，所述第三導電插塞、第三金屬層以及第四導電插塞、第四金屬層的形成步驟請參考上述步驟中的步驟S305和步驟S307，在此不再贅述。本發明實施例的發明人還提供了一種采用上述形成方法形成的CMOS圖像傳感器，請繼續參考圖11，包括基底400，所述基底400內包括至少一個感光單元401 ；位于基底400表面且與所述感光單元401相連的多晶硅層404，覆蓋所述基底400
8和多晶硅層404表面的層間介質層403 ；位于所述層間介質層403內的第一導電插塞406和與所述導電插塞406相連的第一金屬層407 ；位于所述層間介質層403表面的隔離層408，所述隔離層408內有通孔(未標示)； 填充滿所述通孔的第二導電插塞409 ；位于所述隔離層408表面、與第二導電插塞409相連的第二金屬層410。其中，所述層間介質層的材料為Si02，厚度為3000 6000 A;所述第一導電插塞和第一金屬層的材料為鎢；所述隔離層的材料為SiO2,厚度為500 2000 A;所述第二導電插塞和第二金屬層的材料為熱鋁。綜上，一方面，本發明的實施例的第一導電插塞和第一金屬層均形成在層間介質層內，且在同一工藝步驟中形成，節省了工藝步驟，形成工藝簡單；并且本發明實施例的第一金屬層表面與層間介質層表面齊平，使得后續形成的隔離層表面平整，避免了由于化學機械拋光的精度問題而對隔離層的厚度形成的限制，形成的隔離層的厚度比現有技術中的薄，減小了光線從微透鏡到感光單元表面的距離，降低了光線的損失，提高了 CMOS圖像傳感器的成像質量。另一方面，本發明實施例的隔離層的厚度較薄，有助于形成深寬比較為合適的通孔，鋁在所述通孔內更易填充，并且本發明實施例的發明人在溫度為420 460°C的環境下向所述通孔內和隔離層表面沉積填充性能更好的熱鋁形成第二導電插塞和第二金屬層，既節省了工藝步驟，所述第二導電插塞和第二金屬層之間連接強度和導電性能又好。本發明雖然已以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發明技術方案的保護范圍。
權利要求
1.一種CMOS圖像傳感器，包括基底；位于基底表面的層間介質層； 其特征在于，還包括第一導電插塞和與所述第一導電插塞相連的第一金屬層，所述第一導電插塞和第一金屬層均位于所述層間介質層內；位于所述層間介質層表面的隔離層，所述隔離層內具有暴露出所述第一金屬層的通孔；填充滿所述通孔的第二導電插塞；位于所述隔離層表面、與第二導電插塞相連的第二金屬層。
2.如權利要求1所述的CMOS圖像傳感器，其特征在于，所述隔離層的厚度為500 2000 A0
3.如權利要求1所述的CMOS圖像傳感器，其特征在于，所述第二導電插塞和第二金屬層的材料為熱鋁。
4.如權利要求1所述的CMOS圖像傳感器，其特征在于，所述層間介質層的厚度為 3000 6000 A
5.如權利要求1所述的CMOS圖像傳感器，其特征在于，所述層間介質層的材料為SiO2； 所述第一導電插塞和第一金屬層的材料為鎢；所述隔離層的材料為Si02。
6.如權利要求1所述的CMOS圖像傳感器，其特征在于，所述基底內包括至少一個感光單元。
7.—種如權利要求1 6中的任一項所述的CMOS圖像傳感器的形成方法，包括提供基底；在所述基底表面形成層間介質層； 其特征在于，還包括形成第一導電插塞和第一金屬層，所述第一導電插塞和第一金屬層均位于所述層間介質層內；形成位于所述層間介質層表面的隔離層，所述隔離層內具有暴露出第一金屬層的通孔；形成填充滿所述通孔的第二導電插塞；形成位于所述隔離層表面、與第二導電插塞相連的第二金屬層。
8.如權利要求7所述的CMOS圖像傳感器的形成方法，其特征在于，所述隔離層的厚度為 500 2000 A。
9.如權利要求7所述的CMOS圖像傳感器的形成方法，其特征在于，所述第二導電插塞和第二金屬層在同一工藝步驟中形成，形成所述第二導電插塞和第二金屬層具體步驟為 在沉積溫度為420 460°C時，向所述通孔內和隔離層表面沉積熱鋁；然后采用刻蝕工藝刻蝕所述熱鋁。
10.如權利要求7所述的CMOS圖像傳感器的形成方法，其特征在于，在所述層間介質層表面形成隔離層前，還包括平坦化所述第一金屬層。
11.如權利要求7所述的CMOS圖像傳感器的形成方法，其特征在于，所述隔離層的形成工藝為高密度等離子體化學氣相沉積或TEOS工藝。
全文摘要
本發明的實施例提供了一種CMOS圖像傳感器，包括基底；位于基底表面的層間介質層；第一導電插塞和與所述導電插塞相連的第一金屬層，所述第一導電插塞和第一金屬層均位于所述層間介質層內；位于所述層間介質層表面的隔離層，所述隔離層內具有暴露出所述第一金屬層的通孔；填充滿所述通孔的第二導電插塞；位于所述隔離層表面、與第二導電插塞相連的第二金屬層。相應的，本發明的實施例還提供了一種CMOS圖像傳感器的形成方法。采用本發明的實施例形成的CMOS圖像傳感器的成像質量高，形成工藝簡單。
文檔編號H01L21/768GK102231381SQ20111016312
公開日2011年11月2日 申請日期2011年6月16日 優先權日2011年6月16日
發明者霍介光 申請人:格科微電子(上海)有限公司