專利名稱：半導體器件和半導體器件制造方法
技術領域：
本發明涉及一種半導體器件和半導體器件制造方法。
背景技術：
具有雙向耐壓特性的反向阻斷型半導體元件作為用于功率轉換器件等的功率半導體元件是公知的。對于反向阻斷型半導體元件，為了確保反向耐壓，需要使pn結從半導體元件的背面延伸到正面。為了形成從背面延伸到正面的pn結，在半導體元件的元件端部設置由擴散層形成的分離層。而且，反向阻斷型半導體元件是公知的該反向阻斷型半導體元件在元件端部的背面設置有凹部，且包括比有源區側要薄的部分(下文中稱為帽檐部)。在這種情況下，在作為元件端部的帽檐部中設置分離層。而且，為了形成從背面延伸到正面的pn結，還在凹部的側壁和底面上設置Pn結。作為這種反向阻斷型半導體元件，半導體器件包括第一導電型半導體襯底；第二導電型第一區域，該第二導電型第一區域形成在半導體襯底的第一主面的表面層的外周部；第二導電型阱區，該第二導電型阱區形成在半導體襯底的第一主面的表面層上，與第一區域分離且被第一區域包圍；第一導電型發射區，該第一導電型發射區形成在阱區的表面層上；柵電極，該柵電極夾在發射區和半導體襯底之間，跨柵絕緣膜形成在阱區上；層間絕緣膜，該層間絕緣膜的在柵電極上所包含的表面被覆蓋；發射電極，該發射電極形成在層間絕緣膜上且與阱區和發射區接觸；鈍化膜，該鈍化膜形成在發射電極上、第一區域上、和半導體襯底上；集電層，該集電層形成在半導體襯底的第二主面的表面層上；第二導電型分離層，該第二導電型分離層與第一主面和第二主面接觸且形成在半導體襯底的側壁的表面層上以使得與第一區域和集電層接觸；以及集電電極，該集電電極形成在集電層上，在該半導體器件中，提出了半導體襯底的側壁由第一側壁和第二側壁形成的元件，第一側壁與第一主面垂直接觸且與第一區域接觸，第二側壁與第一側壁和第二主面連接，且與第一側壁形成的角度為90度或更大(例如，參照國際公開No. 2009/139417小冊子)。而且，作為通過設置從半導體元件的背面貫通到正面的凹部、從而不設置帽檐部的反向阻斷型半導體元件，提出了如下元件，該元件包括第二導電型基區，該第二導電型基區選擇性地設置在第一導電型半導體襯底的第一主面的表面區域；第一導電型發射區，該第一導電型發射區選擇性地設置在基區的表面區域；MOS柵結構，該MOS柵結構包含形成于夾在半導體襯底和發射區之間的基區的表面部分上的柵絕緣膜和設置在柵絕緣膜上的柵電極；發射電極，該發射電極與發射區和基區接觸；第二導電型集電層，該第二導電型集電層設置在半導體襯底的第二主面的表面層上；集電電極，該集電電極與集電層接觸；以及第二導電型分離層，該第二導電型分離層與集電層鏈接，包圍MOS柵結構，且從第二主面相對于第一主面傾斜地到達第一主面，其中分離層用集電電極覆蓋(例如，參照 JP-A-2006-303410)。而且，作為元件端部與有源區側相比較薄的半導體元件，提出了如下元件半導體襯底的基底層上的第一半導體區域由與基底層相同導電型的半導體層形成，與第一半導體區域pn接合的第二半導體區域由與第一半導體區域不同的導電型的半導體層形成， 在半導體襯底的外周邊緣部形成臺面部，該臺面部形成斜面，形成保護膜以覆蓋臺面部的斜面，將第二半導體區域均勻地分割成與第一電極接觸的主區和不與第一電極接觸的副區而形成，第一半導體區域的一部分介于第二半導體區域的主區和副區之間(例如，參照 JP-A-2008-130622)。而且，作為反向阻斷型半導體元件的制造方法，提出了如下的方法。利用雙面粘合帶將形成有構成半導體芯片的正面結構和背面結構的薄半導體晶片粘附于支承襯底，通過濕法各向異性蝕刻使晶面暴露在薄半導體晶片上來形成作為劃線的溝槽，在晶面暴露的溝槽的側面通過離子注入和低溫退火或激光退火形成維持反向耐壓的分離層，以使得延伸到正面側，與作為背面擴散層的P-集電區接觸。在進行激光切割，在分離層下將集電電極完好地切割適當的量之后，將雙面粘合帶從集電電極除去，獲得半導體芯片(例如，參照 JP-A-2006-303410 和 JP-A-2006-156926)。而且，作為另一方法，提出了如下方法。在半導體晶片的表面上形成表面元件，使形成表面元件的表面朝上。然后，使用雙面對準器形成蝕刻掩模。接下來，將支承襯底與表面元件側接合，并通過蝕刻形成溝槽。接著，除去蝕刻掩模，并形成金屬膜。此時，例如，在溝槽上方形成電極保護膜，以使得不在半導體晶片的側面和溝槽中形成金屬膜。然后，使支承襯底脫離，通過切割獲得芯片(例如，參照JP-A-2007-123357)。而且，提出了具有如下封裝結構的功率器件，其中通過與平坦的半導體芯片相同的方法，將形成有上述反向阻斷型半導體元件的半導體芯片接合于絕緣襯底上。圖36是示出現有的半導體器件的結構的主要部分的截面圖。圖36中示出的半導體器件包括半導體芯片100、和諸如陶瓷絕緣襯底(DBC襯底直接接合銅襯底)的絕緣襯底112。在圖36中， 為了闡明絕緣襯底112和半導體芯片100之間的接合部，附圖中省略了樹脂外殼、外部端子、引線接合等(同樣也適用于下面的圖1、10、13、18、和35)。在半導體芯片100上形成上述的反向阻斷型半導體元件。具體而言，在由半導體芯片100形成的η型漂移區101的正面上設置諸如MOS柵電極結構或耐壓結構的正面元件結構102。附圖中省略了設置在漂移區101的表面層上的基區、發射區等(同樣也適用于下面的圖1到20、37、和38)。在半導體芯片100的元件端部的側面上設置ρ型分離層103。通過在半導體芯片100的背面上的元件端部設置到達分離層103的凹部104，形成帽檐部105。而且，在半導體芯片100的背面上，在漂移區101的表面層上設置ρ型集電層 106以作為背面元件結構。集電層106延伸到凹部104的側壁和底面，并與分離層103連接。在集電層106的整個表面上方設置集電電極107。設置在半導體芯片100的整個背面上方的集電電極107經由焊料層111與絕緣襯底112上的由銅(Cu)等形成的電路圖案(下文中稱為Cu圖案)接合。即，焊料層111相比于在有源區側，在帽檐部105下的區域形成得更厚。然后，半導體芯片100的整個背面經由焊料層111與絕緣襯底112的Cu圖案(下文中簡單稱為絕緣襯底11 接合。盡管在附圖中進行了省略，但絕緣襯底112的與設置有Cu圖案的表面相反側的表面通過焊接例如與用于冷卻的Cu基底接合。圖37和38是依次示出現有的半導體器件制造方法的說明圖。這里，盡管半導體晶片在圖中示出為正面朝上，但在每個步驟中適當地將半導體晶片的表面反轉(同樣地適用于下面的圖2到9、11、12、14到17、19、和20)。首先，如圖37所示，在η型半導體晶片201 的正面上依次形成由P型擴散層形成的分離層103、和諸如MOS柵結構或耐壓結構的正面元件結構102。接下來，在半導體晶片201的背面上形成到達分離層103的凹部104 ；和集電層 106，該集電層106延伸到凹部104的側壁和底面，并與分離層103連接。凹部104例如形成在半導體晶片201的劃線上。接下來，形成集電電極107，該集電電極107與集電層106 接觸并延伸到凹部104的側壁和底面。接下來，如圖38所示，將切割帶204粘附于半導體晶片的背面，并將半導體晶片例如放置在平臺上。然后，沿劃線切割半導體晶片，將半導體晶片切割成各個半導體芯片100。 接下來，通過將半導體芯片100經由焊料層111與絕緣襯底112接合，完成圖36中示出的半導體器件。這樣，作為具有半導體芯片經由焊料層與絕緣襯底接合的封裝結構的半導體器件，提出了如下器件，該器件包括安裝部件，該安裝部件在下表面內側具有焊料附連表面，該焊料附連表面具有焊料潤濕性且比安裝部件的外形尺寸小，并形成為使得焊料附連表面在安裝部件的外側表面下方突出；被安裝體，該被安裝體的周邊被不具有焊料潤濕性的阻焊劑包圍，且具有阻焊劑開口部，該阻焊劑開口部具有焊料潤濕性且在其上放置安裝部件的焊料附連表面；以及焊料，該焊料將安裝部件的焊料附連表面和被安裝體的阻焊劑開口部接合，其中被安裝體的阻焊劑開口部被阻焊劑包圍，以使得比安裝部件的焊料附連表面的尺寸稍大的窄部、和比安裝部件的外形尺寸大的寬部在每個邊緣相鄰(例如，參照 JP-A-2006-049777)。然而，在圖36所示的半導體器件中，諸如半導體芯片100、絕緣襯底112、絕緣襯底 112上的Cu圖案(未示出)、和Cu基底(未示出)的每個構件具有不同的熱膨脹率。而且，在半導體芯片100的元件端部設置比有源區側薄的帽檐部105。然后，帽檐部105經由焊料層111與絕緣襯底112完全接合。在利用例如溫度循環(H/C)將諸如熱應力的熱沖擊施加到這種半導體器件時，構成半導體器件的每個構件以不同的熱膨脹率進行膨脹。因此，由其他構件的膨脹所引起的應力會從外部施加到與其他構件完全接合的半導體芯片100上，且彎曲應力被施加到比有源區側薄的帽檐部105上。由此，會在半導體芯片10的元件端部產生如下問題。圖35是詳細示出現有的半導體器件的結構的主要部分的截面圖。如圖35所示， 在半導體芯片的元件端部設置P+場限制環(FLR) 121、場電極(FP) 122、鈍化膜123等，以例如作為耐壓結構。如上所述在帽檐部105上施加彎曲應力時，會在帽檐部105的基部、即帽檐部105和半導體芯片100比帽檐部105厚的部分之間產生裂縫131。由此，存在半導體芯片100中產生破裂或碎裂的危險。而且，會在FP 122和設置在帽檐部105上的鈍化膜123 中產生裂縫132和脫離133。由此，會產生半導體器件的器件特性劣化的危險。而且，會因施加到半導體器件的諸如熱應力的熱沖擊而在例如由鋁(Al)合金形成的FP 122的內部，生長由Al合金組分形成的金屬問化合物，且會因金屬間化合物的生長而產生空隙。由此，存在半導體器件的器件特性劣化的危險。而且，由于施加到半導體芯片的帽檐部105上的應力，設置在帽檐部105上的FP 122的內部的空隙會改變形狀，且存在FP 122和與FP 122接觸的鈍化膜123中產生破裂或脫離的危險。上述的問題并不局限于圖35中示出的半導體器件，會在安裝有未設置帽檐部的半導體芯片的JP-A-2006-303410中示出的半導體器件中以相同方式發生。例如，對于 JP-A-2006-303410中示出的半導體器件，會在設置在半導體芯片的正面上的鈍化膜中產生破裂或脫離。
發明內容
為了消除上述現有技術的問題，本發明的目的在于，提供一種防止半導體芯片破裂和碎裂的半導體器件和半導體器件制造方法。而且，本發明的目的在于，提供一種防止器件特性劣化的半導體器件和半導體器件制造方法。而且，本發明的目的在于，提供一種提高器件特性的半導體器件和半導體器件制造方法。為了解決上述問題，并實現本發明的目的，根據本發明的第一方面的半導體器件包括正面元件結構，該正面元件結構設置在第一導電型襯底的第一主面上；第二導電型第一半導體區域，該第二導電型第一半導體區域設置在襯底的第一主面的元件端部；凹部， 該凹部從襯底的第二主面到達第一半導體區域；第二導電型第二半導體區域，該第二導電型第二半導體區域設置在襯底的第二主面上且與第一半導體區域電連接；以及電極，該電極設置在第二半導體區域的整個表面且由至少超過一層的電極膜形成。設置在凹部的側壁上的電極的最外層電極膜的厚度為0. 05 μ m或更小而且，根據本發明的第二方面，對于本發明的第一方面的半導體器件，設置在凹部的底面上的電極的最外層電極膜的厚度為0. 05 μ m或更小。而且，根據本發明的第三方面，根據本發明的第一方面的半導體器件還包括焊料層，該焊料層覆蓋設置在凹部的側壁和底面上的電極以外的電極。而且，根據本發明的第四方面，對于根據本發明的第三方面的半導體器件，焊料層還覆蓋設置在凹部的開口端部上的電極。而且，為了解決上述問題，且實現本發明的目的，根據本發明的第五方面的半導體器件包括正面元件結構，該正面元件結構設置在第一導電型襯底的第一主面上 ’第二導電型第一半導體區域，該第二導電型第一半導體區域設置在襯底的第一主面的元件端部； 凹部，該凹部從襯底的第二主面到達第一半導體區域；第二導電型第二半導體區域，該第二導電型第二半導體區域設置在襯底的第二主面上且與第一半導體區域電連接；以及電極， 該電極從襯底的第二主面的元件中央部延伸地設置到凹部的側壁，且與第二半導體區域接觸。而且，為了解決上述問題，且實現本發明的目的，根據本發明的第六方面的半導體器件包括正面元件結構，該正面元件結構設置在第一導電型襯底的第一主面上 ’第二導電型第一半導體區域，該第二導電型第一半導體區域設置在襯底的第一主面的元件端部； 凹部，該凹部從襯底的第二主面到達第一半導體區域；第二導電型第二半導體區域，該第二導電型第二半導體區域設置在襯底的第二主面上且與第一半導體區域電連接；以及電極， 該電極設置在第二半導體區域的整個表面。利用由焊料潤濕性較差的材料形成的膜，來覆蓋設置在凹部的側壁和底面上的電極。而且，根據本發明的第七方面，對于根據本發明的第六方面的半導體器件，由焊料潤濕性較差的材料形成的膜僅覆蓋設置在凹部的底面上的電極。而且，根據本發明的第八方面，對于根據本發明的第六方面的半導體器件，由焊料潤濕性較差的材料形成的膜是聚酰亞胺樹脂膜。而且，根據本發明的第九方面，根據本發明的第五方面的半導體器件還包括焊料層，該焊料層覆蓋暴露在襯底的第二主面側的電極。而且，為了解決上述問題，且實現本發明的目的，根據本發明的第十方面的半導體器件制造方法包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在晶片的第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從晶片的第二主面到達第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在晶片的第二主面上形成與第一半導體區域電連接的第二導電型第二半導體區域；以及電極形成步驟，在該電極形成步驟中，在第二半導體區域的整個表面上形成由至少超過一層的電極膜形成的電極。在電極形成步驟中，形成在凹部的側壁上的電極的最外層電極膜的厚度為0. 05 μ m或更小。而且，根據本發明的第十一方面，對于根據本發明的第十方面的半導體器件制造方法，在電極形成步驟中，形成在凹部的底面上的電極的最外層電極膜的厚度為0. 05 μ m 或更小。而且，為了解決上述問題，且實現本發明的目的，根據本發明的第十二方面的半導體器件制造方法包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在晶片的第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從晶片的第二主面到達第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在晶片的第二主面上形成與第一半導體區域電連接的第二導電型第二半導體區域；掩模形成步驟，在該掩模形成步驟中，形成覆蓋凹部的底面的掩模；以及電極形成步驟，在該電極形成步驟中，使用掩模作為掩模在第二半導體區域的表面上形成電極。而且，根據本發明的第十三方面，根據本發明的第十方面的半導體器件制造方法還包括切割步驟，在該切割步驟中，在電極形成步驟之后將晶片切割成各個芯片；以及接合步驟，在該接合步驟中，隔著焊料層將芯片的第二主面與電路襯底接合。而且，為了解決上述問題，并實現本發明的目的，根據本發明的第十四方面的半導體器件制造方法包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在晶片的第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從晶片的第二主面到達第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在晶片的第二主面上形成與第一半導體區域電連接的第二導電型第二半導體區域；電極形成步驟，在該電極形成步驟中，在第二半導體區域的整個表面上形成電極；第一膜形成步驟，在該第一膜形成步驟中，在電極的整個表面上形成由焊料潤濕性較差的材料形成的膜；以及除去步驟，在該除去步驟中，除去由焊料潤濕性較差的材料形成的膜，而使其僅在凹部的側壁和底面上保留。
而且，根據本發明的第十五方面，對于根據本發明的第十四方面的半導體器件制造方法，在除去步驟中，除去由焊料潤濕性較差的材料形成的膜，而使其僅在凹部的底面上保留。而且，根據本發明的第十六方面，根據本發明的第十四方面的半導體器件制造方法還包括切割步驟，在該切割步驟中，在除去步驟之后將晶片切割成各個芯片；以及接合步驟，在該接合步驟中，隔著焊料層將芯片的第二主面與電路襯底接合。而且，為了解決上述問題，并實現本發明的目的，根據本發明的第十七方面的半導體器件制造方法包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在晶片的第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從晶片的第二主面到達第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在晶片的第二主面上形成與第一半導體區域電連接的第二導電型第二半導體區域；電極形成步驟，在該電極形成步驟中，在第二半導體區域的整個表面上形成電極；以及第二膜形成步驟，在該第二膜形成步驟中，僅在凹部的側壁和底面上形成由焊料潤濕性較差的材料形成的膜。而且，根據本發明的第十八方面，對于根據本發明的第十七方面的半導體器件制造方法，在第二膜形成步驟中，僅在凹部的底面上形成由焊料潤濕性較差的材料形成的膜。而且，根據本發明的第十九方面，根據本發明的第十七方面的半導體器件制造方法還包括切割步驟，在該切割步驟中，在電極形成步驟之后且在第二膜形成步驟之前將晶片切割成各個芯片；以及接合步驟，在該接合步驟中，隔著焊料層將芯片的第二主面與電路襯底接合。而且，根據本發明的第二十方面，對于根據本發明的第十四方面的半導體器件制造方法，由焊料潤濕性較差的材料形成的膜是聚酰亞胺樹脂膜。根據本發明，能夠使至少凹部的底面和底面的隅角部中的焊料潤濕性變差。由此， 至少凹部的底面和底面隅角部(帽檐部)不會通過焊料層與電路襯底接合。因而，即使在電路襯底等因熱沖擊而膨脹，且應力從外部施加到襯底上時，也能夠防止彎曲應力施加到帽檐部上。而且，由于能夠防止彎曲應力施加到帽檐部上，因此能夠防止設置在帽檐部上的 FP和鈍化膜中產生破裂和脫離。而且，根據本發明的第五方面，將焊料層設置成覆蓋襯底的背面的平坦部(平坦部)和凹部的側壁。由此，與僅在襯底的背面的平坦部設置焊料層的半導體器件相比，襯底和例如通過電路襯底接合的用于冷卻的Cu基底之間的接合面積增加，且能夠提高散熱性。而且，根據本發明的第十到第二十方面，通過使得凹部的側壁上的電極的最外層電極膜的厚度為0. 05 μ m或更小，不在形成凹部的底面上形成電極，而形成覆蓋凹部的至少底面和底面隅角部上的電極的膜，能夠使凹部的底面和底面隅角部中的焊料潤濕性變差。由此，不會在接合步驟中發生熔化后的焊料從襯底的背面的平坦部側爬到凹部的底面上。因而，能夠將焊料層形成為使得至少凹部的底面和底面隅角部(帽檐部)與電路襯底不會接合。因而，即使在電路襯底等因熱沖擊而膨脹，且應力從外部施加到襯底上時，也能夠防止彎曲應力施加到帽檐部上。而且，根據本發明的第十、第十五、和第十八方面，能夠形成覆蓋凹部的底面和底面隅角部上的電極的膜，且能夠將焊料層形成為覆蓋襯底的背面的平坦部(平坦部)和凹部的側壁。由此，與僅在襯底的背面的平坦部設置焊料層的半導體器件相比，襯底和例如跨電路襯底接合的用于冷卻的Cu基底之間的接合面積增加，且能夠提高散熱性。根據本發明的半導體器件和半導體器件制造方法，可獲得如下優點能夠防止半導體芯片的破裂和碎裂。而且，可獲得如下優點能夠防止器件特性的劣化。而且，可獲得如下優點能夠提高器件特性。
圖1是示出根據第一實施方式的半導體器件的主要部分的截面圖。圖2是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖3是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖4是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖5是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖6是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖7是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖8是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖9是依次示出根據第一實施方式的半導體器件制造方法的說明圖。圖10是示出根據第二實施方式的半導體器件的主要部分的截面圖。圖11是依次示出根據第二實施方式的半導體器件制造方法的說明圖。圖12是依次示出根據第二實施方式的半導體器件制造方法的說明圖。圖13是示出根據第三實施方式的半導體器件的主要部分的截面圖。圖14是依次示出根據第三實施方式的半導體器件制造方法的說明圖。圖15是依次示出根據第三實施方式的半導體器件制造方法的說明圖。圖16是依次示出根據第三實施方式的半導體器件制造方法的說明圖。圖17是依次示出根據第三實施方式的半導體器件制造方法的說明圖。圖18是示出根據第四實施方式的半導體器件的主要部分的截面圖。圖19是依次示出根據第四實施方式的半導體器件制造方法的說明圖。圖20是依次示出根據第四實施方式的半導體器件制造方法的說明圖。圖21是依次示出根據第五實施方式的半導體器件制造方法的說明圖。圖22是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖23是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖24是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖25是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖26是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。
圖27是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖觀是示出圖27中示出的鈍化膜的最外周部的平面形狀的一部分的放大概念圖。圖四是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖30是示出圖四中示出的鈍化膜的最外周部的平面形狀的一部分的放大概念圖。圖31是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖32是示出溫度和濕度測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。圖33是示出圖32中示出的鈍化膜的最外周部的平面形狀的一部分的放大概念圖。圖34是示出金屬電極膜的厚度和焊料潤濕性之間的關系的特性圖。圖35是詳細示出現有的半導體器件的結構的主要部分的截面圖。圖36是詳細示出現有的半導體器件的結構的主要部分的截面圖。圖37是依次示出現有的半導體器件制造方法的說明圖。圖38是依次示出現有的半導體器件制造方法的說明圖。
具體實施例方式下面，參照附圖，對根據本發明的半導體器件和半導體器件制造方法的優選實施方式進行詳細說明。在本說明書和附圖中，標記η或ρ分別表示層或區域具有大量的電子或空穴載流子。在下面對各個實施例和附圖的說明中，相同的附圖標記和符號表示相同的結構，并省去重復的說明。第一實施方式圖1是示出根據第一實施方式的半導體器件的主要部分的截面圖。圖1中示出的半導體器件包括半導體芯片10、和諸如陶瓷絕緣襯底(DBC襯底)的絕緣襯底(電路襯底)12。在半導體芯片10上形成具有雙向耐壓特性的反向阻斷型半導體元件。具體而言， 在由半導體芯片10形成的η型(第一導電型)漂移區1的正面(第一主面)上設置正面元件結構2。在有源區側(元件中央部側)，設置由P+型基區、η+型發射區、發射電極、柵電極等構成的金屬氧化物半導體(MOS)柵結構，以作為正面元件結構2。而且，在元件端部側上設置由作為浮置P型區的場限制環(FLR)、作為浮置導電膜的場電極(FP)、鈍化膜等構成的耐壓結構。在元件端部的側面，在漂移區1的表面層中設置P+型分離層(第一半導體區域)3。在半導體芯片10的背面(第二主面)的元件端部，設置到達分離層3的凹部4。 即，在元件端部，形成厚度比有源區側上的半導體芯片10小的部分(帽檐部)5。凹部4的側壁22例如相對于半導體芯片10的背面傾斜。而且，在半導體芯片10的背面，在漂移區 1的表面層設置P型集電層(第二半導體區域)，以作為反向阻斷型半導體元件的背面元件
12結構。集電層6延伸到凹部4的側壁22和底面23，并與分離層3連接。在集電層6的整個表面上設置集電電極7。即，集電電極7不僅設置在半導體芯片 10的背面的平坦部(背面的除了凹部4以外的部分下文中稱為平坦部)21，而且延伸到凹部4的側壁22和底面23。而且，設置集電電極7，以作為由至少超過一層的電極膜形成的多層膜(未示出)。凹部4的側壁22上的集電電極7的厚度比半導體芯片10的背面的平坦部21上的集電電極7的厚度小。凹部4的側壁22上的集電電極7成為，最外層電極膜的厚度為 0. 05 μ m或更小。而且，凹部4的底面23上的集電電極7的厚度可以比半導體芯片10的背面的平坦部21上的集電電極7的厚度小。凹部4的底面23上的集電電極7可以成為，最外層電極膜的厚度為0. 05 μ m或更小。設置在半導體芯片10的背面上的集電電極7經由焊料層11與在絕緣襯底12上由銅(Cu)等形成的電路圖案(Cu圖案未示出)接合。將焊料層11設置成覆蓋設置在半導體芯片10的背面的平坦部21上的集電電極7。焊料層11未設置在凹部4的側壁22和底面23上。S卩，凹部4的底面23和底面23隅角部(帽檐部幻未通過焊料層11與絕緣襯底12的Cu圖案(下文中簡單稱為絕緣襯底1 接合。凹部4的底面23隅角部是凹部4 的側壁22和底面23之間的邊界。而且，焊料層11可以覆蓋從半導體芯片10的背面的平坦部12延伸地設置到凹部 4的開口端部的集電電極7。在這種情況下，從半導體芯片10的背面的平坦部21到凹部4 的開口端部經由焊料層11與絕緣襯底12接合。與設置Cu圖案的表面相反側的絕緣襯底 12的表面通過焊接與例如用于冷卻的銅基底(未示出)接合。接下來，對根據第一實施方式的半導體器件制造方法進行說明。圖2到9是依次示出根據第一實施方式的半導體器件制造方法的說明圖。首先，如圖2所示，在η型半導體晶片31的正面上形成熱氧化膜(SiO2),從而形成使分離層形成區域開口的氧化膜掩模32。 然后，使用氧化膜掩模32作為掩模，將硼(B)作為摻雜劑離子注入到半導體晶片31的正面。接下來，如圖3所示，在除去氧化膜掩模32之后，使用例如擴散爐進行熱處理，從而形成由P型擴散層形成的分離層3 (第一半導體區域形成步驟)。接下來，如圖4所示，在未形成分離層3的半導體晶片31的正面的區域，形成諸如 MOS柵結構或耐壓結構的正面元件結構2 (正面元件結構形成步驟)。然后，研磨半導體晶片31的背面，使得分離層3不暴露在半導體晶片31的背面上，從而使半導體晶片31均勻變薄。接下來，如圖5所示，使用表面保護膜33來覆蓋半導體晶片31的正面，從而保護形成在半導體晶片31的正面上的正面元件結構2、分離層3等。隨后，在半導體晶片31的背面上形成使凹部4的形成區域開口的氧化膜掩模(未示出)。然后，使用氧化膜掩模作為掩模，通過使用例如氫氧化四甲銨(TMAH)堿溶液的濕法各向異性蝕刻，在半導體晶片31 的背面形成到達分離層3的凹部4(凹部形成步驟)。在例如半導體晶片31的劃線上形成凹部4。而且，利用使用了堿溶液的濕法各向異性蝕刻，凹部4的側壁22相對于半導體晶片 31的背面傾斜例如54. V (參照圖1)。接下來，如圖6所示，在除去氧化膜掩模之后，將硼作為摻雜劑離子注入到半導體晶片31的背面。接下來，如圖7所示，在半導體晶片31的背面進行激光退火處理。通過這樣做，形成延伸到凹部4的側壁22和底面23且與分離層3連接的集電層6 (第二半導體區域形成步驟)。隨后，除去覆蓋半導體晶片31的正面的表面保護膜(未示出)。接下來，如圖8所示，使用例如化學氣相沉積(CVD)或諸如濺射法的物理氣相沉積 (PVD)，在半導體晶片31的整個背面上形成由至少超過一層的電極膜形成的集電電極7(電極形成步驟)。而且，在電極形成步驟中，將集電電極7形成為，使得凹部4的側壁上的集電電極7 的最外層電極膜的厚度比半導體晶片31的背面的平坦部21上的集電電極7的厚度小。凹部4的側壁上的集電電極7的最外層電極膜的厚度為0. 05 μ m或更小。例如，當集電電極 7是將Al電極膜和金(Au)電極膜以該順序進行層疊的多層膜時，凹部4的側壁22上的Au 電極膜的厚度為0. 05 μ m或更小。而且，凹部4的底面23上的集電電極7的最外層電極膜的厚度可以為0. 05 μ m。具體而言，在電極形成步驟中形成由多層膜形成的集電電極7時，將氬(Ar)氣引入到濺射裝置的腔體(未示出)，并在溫度控制成200°C或更低的正電極上沉積半導體晶片 31。腔體內的壓力維持在例如0. IPa以上且l.OPa以下。然后，在半導體晶片31的背面上沉積鋁硅(AlSi)電極膜，以作為集電電極7的最下層第一電極膜。AlSi電極膜中的硅的濃度例如可以為重量或更小。而且，AlSi電極膜的厚度例如可以為550nm。接著，在第一電極膜的表面上，將鈦(Ti)電極膜和鎳(Ni)電極膜以該順序進行層疊，以作為第二電極膜和第三電極膜。而且，Ti電極膜的厚度例如可以為75nm。Ni電極膜的厚度例如可以為700nm。隨后，使用濺射法在第三電極膜的表面上形成金(Au)電極膜。 此時，根據由形成在半導體晶片31的背面的凹部4的側壁22和半導體晶片31的背面的平坦部21所形成的角度，來調整Au電極膜的厚度。例如，當由凹部4的側壁22和半導體晶片31的背面的平坦部21所形成的角度為 54. 7°時，將形成在半導體晶片31的背面的平坦部21上的Au電極膜的厚度調整成處于 0.085μπι( = 0.05μπι/(3Ο8(Μ. 7° ))的范圍內。通過這樣做，能夠使得凹部4的側壁22 上的Au電極膜的厚度處于0. 05 μ m的范圍內。即使凹部4的形成方法與上述的蝕刻方法不同，也只要基于凹部4的側壁22的傾角來設置電極膜的厚度即可。通過這樣做，在集電層6的整個表面上形成集電電極7。即，集電電極7不僅形成在半導體晶片31的背面的平坦部(背面的除凹部4以外的部分平坦部)21，而且形成在凹部4的側壁22和底面23上。隨后，在半導體晶片31的背面上，例如使用激光進行燒結， 從而在集電電極7和半導體晶片31之間的界面上形成歐姆接觸。接下來，如圖9所示，將切割帶34粘附于圖8中示出的半導體晶片的背面，且將半導體晶片31例如放置在平支承臺(未示出)上，以使背面側朝下。然后，沿著劃線切割半導體晶片，將半導體晶片切割成各個半導體芯片10 (切割步驟)。接下來，在例如印刷有糊狀焊料的絕緣襯底12上安裝半導體芯片10。此時，優選將糊狀焊料涂敷到如下程度只有半導體芯片10的背面的平坦部21通過焊接與絕緣襯底 12接合。接下來，例如通過直接加熱絕緣襯底12使焊料熔化，形成焊料層11。通過這樣做， 半導體芯片10經由焊料層11與絕緣襯底12接合(接合步驟)。使用上述步驟，完成圖1 中示出的半導體器件。將半導體晶片的背面的平坦部21上的集電電極7的最外層電極膜形成為大于0. 05 μ m的厚度是合乎需要的。通過這樣做，能夠改善半導體芯片10的背面的平坦部21中的焊料潤濕性。因而，能夠在半導體芯片10的背面的平坦部21上均勻地形成焊料層，且能夠將半導體芯片10與絕緣襯底12較好地接合。如上所述，根據第一實施方式，通過使得凹部4的側壁22和底面23上的集電電極 7的最外層電極膜的厚度成為0. 05 μ m或更小，能夠使凹部4的側壁22和底面23中的焊料潤濕性變差。由此，至少凹部4的底面23和底面23隅角部(帽檐部幻不通過焊料層11 與絕緣襯底12接合。由此，即使在絕緣襯底12等因熱沖擊而膨脹，且應力從外部施加到半導體芯片10上時，也能夠防止彎曲應力施加到帽檐部5上，且能夠防止在帽檐部5中形成破裂。因而，能夠防止半導體芯片10的元件端部中產生破裂或碎裂。而且，由于能夠防止彎曲應力施加到帽檐部5上，因此能夠防止設置在帽檐部5上的FP或鈍化膜中產生破裂或脫離。由此，能夠防止半導體器件的器件特性劣化。而且，在電極形成步驟中，將凹部4的側壁22上的集電電極7的最外層電極膜形成為其厚度為0.05 μ m或更小。由此，能夠使凹部4的側壁22中的焊料潤濕性變差。由此，不會在接合步驟中發生熔化后的焊料從半導體芯片10的背面的平坦部21側爬到凹部4的側壁22上。因而，能夠將焊料層11形成為， 使得凹部4的底面23和底面23隅角部(帽檐部幻不與絕緣襯底12接合。通過這樣做， 能夠形成具有上述優點的半導體器件(參照圖1)。第二實施方式圖10是示出根據第二實施方式的半導體器件的主要部分的截面圖。在第一實施方式中，其結構可以為不在凹部4的底面23上設置集電電極47。在第二實施方式中，如圖10所示，集電電極47從半導體芯片40的背面的平坦部 21延伸地設置到凹部4的側壁22。S卩，不在凹部4的底面23或底面23隅角部上設置集電電極47。集電電極47的厚度可以是在半導體芯片40的背面的平坦部21和凹部4的側壁 22上都均勻的厚度，或者凹部4的側壁22上的厚度從開口端部側朝凹部4的底面23隅角部逐漸變小。而且，集電電極47可以為多層膜。焊料層41覆蓋暴露在半導體芯片40的背面側上的集電電極47。即，將焊料層41 設置成覆蓋半導體芯片40的背面的平坦部21和凹部4的側壁22，且不設置在凹部4的底面23上。由此，凹部4的底面23和底面23隅角部(帽檐部)不通過焊料層41與絕緣襯底12接合。除此以外的結構與第一實施方式的半導體器件(參照圖1)相同。接下來，對根據第二實施方式的半導體器件制造方法進行說明。圖11到12是依次示出根據第二實施方式的半導體器件制造方法的說明圖。首先，與第一實施方式相同地， 進行第一半導體區域形成步驟、正面元件結構形成步驟、凹部形成步驟、和第二半導體區域形成步驟(參照圖1到7)。接下來，如圖11所示，形成覆蓋凹部4的底面23和底面23隅角部的掩模35 (掩模形成步驟)。接下來，使用掩模35作為掩模，例如使用CVD或PVD在集電層6的表面上形成集電電極47 (電極形成步驟)。然后，與第一實施方式相同地，例如使用激光進行燒結。在電極形成步驟中，通過使用掩模35，不在凹部4的底面23或底面23隅角部上形成集電電極 47。這里，為了闡明集電電極47形成之后半導體晶片31的狀態，在附圖中示出掩模35，其不與半導體晶片31接觸。而且，在電極形成步驟中，當集電電極47為多層膜時，結構可以為只有由例如焊料潤濕性較好的金屬材料形成的最外層電極膜不形成在凹部4的底面23上。具體而言，在例如將Al電極膜和Au電極膜以該順序形成為集電電極47時，在集電層6的整個表面上形成Al電極膜。然后，在半導體晶片31的背面的平坦部21和凹部4的側壁22上形成Au電極膜。在這種情況下，掩模形成步驟可以在電極形成步驟的中途進行，例如，掩模35可以在形成Al電極膜之后且形成Au電極膜之前形成。接下來，如圖12所示，與第一實施方式相同地，將半導體晶片切割成各個半導體芯片40(切割步驟)。接下來，與第一實施方式相同地，半導體芯片40經由焊料層41與絕緣襯底12接合(接合步驟)。通過這樣做，完成圖10中示出的半導體器件。如上所述，根據第二實施方式，通過不在凹部4的底面23和底面23隅角部上設置集電電極47，能夠使凹部4的底面23和底面23隅角部中的焊料潤濕性變差。由此，不會在接合步驟中發生熔化后的焊料從凹部4的底面23隅角部爬到底面23側上。由此，能夠獲得與第一實施方式相同的優點。而且，將焊料層41設置成覆蓋半導體芯片40的背面的平坦部21和凹部4的側壁22。因此，與焊料層僅設置在半導體芯片的背面的平坦部上的半導體器件相比，半導體芯片40和集電電極7的接合面積增大，且能夠提高散熱性。由此，能夠提高半導體器件的器件特性。第三實施方式圖13是示出根據第三實施方式的半導體器件的主要部分的截面圖。在第一實施方式中，其結構可以為使用聚酰亞胺樹脂膜來覆蓋設置在凹部4的側壁22和底面23上的集電電極。在第三實施方式中，如圖13所示，集電電極57從半導體芯片50的背面的平坦部 21延伸地設置到凹部4的底面23。集電電極57的厚度可以為從半導體芯片50的背面的平坦部21到凹部4的底面23都均勻的厚度。而且，集電電極57可以為多層膜。使用由焊料潤濕性較差的材料形成的膜52，來覆蓋凹部4的側壁22和底面23上的集電電極57。由焊料潤濕性較差的材料形成的膜52可以是例如聚酰亞胺樹脂膜，或者可以是由旋涂玻璃 (SOG)形成的膜。焊料層51覆蓋暴露在半導體芯片50的背面側上的集電電極57。即，將焊料層51 設置成覆蓋半導體芯片50的背面的平坦部21，而不設置在由焊料潤濕性較差的材料形成的膜52上。因此，凹部4的底面23和底面23隅角部(帽檐部)不通過焊料層51與絕緣襯底12接合。除此以外的結構與第一實施方式的半導體器件(參照圖1)相同。接下來，對根據第三實施方式的半導體器件制造方法進行說明。圖14到17是依次示出根據第三實施方式的半導體器件制造方法的說明圖。首先，與第一實施方式相同地， 進行第一半導體區域形成步驟、正面元件結構形成步驟、凹部形成步驟、和第二半導體區域形成步驟(參照圖1到7)。接下來，如圖14所示，使用例如CVD或PVD在半導體晶片31的整個背面上形成集電電極57 (電極形成步驟)。通過這樣做，從半導體晶片31的背面的平坦部21到凹部4的底面23形成集電電極57。集電電極57的厚度可以在半導體晶片31的整個背面上都均勻。 隨后，與第一實施方式相同地，使用例如激光進行燒結。接下來，如圖15所示，在集電電極57的整個表面上形成由焊料潤濕性較差的材料形成的膜52(第一膜形成步驟)。在第一膜形成步驟中，例如，可形成聚酰亞胺樹脂膜以
16作為由焊料潤濕性較差的材料形成的膜52。在這種情況下，在使用例如旋涂機在集電電極 57的整個表面上涂敷聚酰亞胺樹脂之后，進行聚酰亞胺樹脂固化處理。接下來，如圖16所示，除去由焊料潤濕性較差的材料形成的膜52，僅使其在凹部4的側壁22和底面23上保留 (除去步驟)。接下來，如圖17所示，與第一實施方式相同地，將半導體晶片切割成各個半導體芯片50 (切割步驟)。接下來，與第一實施方式相同地，半導體芯片50經由焊料層51與絕緣襯底12接合(接合步驟)。通過這樣做，完成圖13中示出的半導體器件。如上所述，根據第三實施方式，通過在凹部4的側壁22和底面23上設置由焊料潤濕性較差的材料形成的膜52，能夠使凹部4的側壁22和底面23中的焊料潤濕性變差。由此，能夠獲得與第一實施方式相同的優點。第四實施方式圖18是示出根據第四實施方式的半導體器件的主要部分的截面圖。在第三實施方式中，其結構可以為使用聚酰亞胺樹脂膜僅覆蓋設置在凹部4的底面23和底面23隅角部上的集電電極。在第四實施方式中，如圖18所示，使用由焊料潤濕性較差的材料形成的膜62來覆蓋凹部4的底面23和底面23隅角部上的集電電極57。由焊料潤濕性較差的材料形成的膜 62僅覆蓋設置在凹部4的底面23和底面23隅角部上的集電電極57。將焊料層61設置成覆蓋半導體芯片60的背面的平坦部21和凹部4的側壁22，而不設置在由焊料潤濕性較差的材料形成的膜62上。因此，凹部4的底面23和底面23隅角部(帽檐部)不通過焊料層 61與絕緣襯底12接合。除此以外的結構與第三實施方式的半導體器件(參照圖13)相同。接下來，對根據第四實施方式的半導體器件制造方法進行說明。圖19到20是依次示出根據第四實施方式的半導體器件制造方法的說明圖。首先，與第一實施方式相同地， 進行第一半導體區域形成步驟、正面元件結構形成步驟、凹部形成步驟、和第二半導體區域形成步驟(參照圖1到7)。接下來，與第三實施方式相同地，進行電極形成步驟(參照圖 14)。接下來，與第三實施方式相同地，在第一膜形成步驟中，在集電電極57的整個表面上形成由焊料潤濕性較差的材料形成的膜62(參照圖15)。接下來，如圖19所示，除去由焊料潤濕性較差的材料形成的膜62，僅使其在凹部4的底面23和底面23隅角部上保留 (除去步驟)。接下來，如圖20所示，與第一實施方式相同地，將半導體晶片切割成各個半導體芯片60 (切割步驟)。接下來，與第一實施方式相同地，半導體芯片60經由焊料層61與絕緣襯底12接合(接合步驟)。通過這樣做，完成圖18中示出的半導體器件。如上所述，根據第四實施方式，通過在凹部4的底面23和底面23隅角部上設置由焊料潤濕性較差的材料形成的膜62，能夠使凹部4的底面23和底面23隅角部中的焊料潤濕性變差。由此，不會在接合步驟中發生熔化后的焊料從凹部4的底面23隅角部爬到底面23側上。由此，能夠獲得與第一到第三實施方式相同的優點。而且，由于將焊料層61設置成覆蓋半導體芯片60的背面的平坦部21和凹部4的側壁22，因此能夠獲得與第二實施方式相同的優點。第五實施方式
圖21是依次示出根據第五實施方式的半導體器件制造方法的說明圖。在第三實施方式中，可以將由焊料潤濕性較差的材料形成的膜從一開始就僅形成在凹部的側壁和底面上，而不形成在半導體晶片的整個背面上。在第五實施方式中，首先，與第一實施方式相同地，進行第一半導體區域形成步驟、正面元件結構形成步驟、凹部形成步驟、和第二半導體區域形成步驟(參照圖1到7)。 接下來，與第三實施方式相同地，進行電極形成步驟(參照圖14)。接下來，如圖21所示，使用例如給料器或噴墨器將焊料潤濕性較差的材料僅涂覆于半導體晶片70的背面的期望部分。即，不將焊料潤濕性較差的材料從一開始涂覆于半導體晶片70的背面的進行焊接接合的表面71，而將焊料潤濕性較差的材料僅涂覆于凹部72的側壁和底面。通過這樣做，在凹部72的側壁和底面上形成由焊料潤濕性較差的材料形成的膜73 (第二膜形成步驟)。接下來，與第三實施方式相同地，進行切割步驟和接合步驟(參照圖17)，且完成例如圖13中示出的半導體器件。在第二膜形成步驟中，可以形成聚酰亞胺樹脂膜以作為由焊料潤濕性較差的材料形成的膜73。在這種情況下，可以在對半導體晶片70的背面的所有期望部分涂敷完聚酰亞胺樹脂之后，進行聚酰亞胺樹脂固化處理，或者可以在對半導體晶片70的背面涂敷聚酰亞胺樹脂的同時進行聚酰亞胺樹脂固化處理。而且，在第二膜形成步驟中，焊料潤濕性較差的材料可以僅涂覆于凹部72的底面和底面隅角部。在這種情況下，僅在凹部72的底面和底面隅角部上形成由焊料潤濕性較差的材料形成的膜。隨后，與第四實施方式相同地，進行切割步驟和接合步驟(參照圖20)，完成例如圖18中示出的半導體器件。如上所述，根據第五實施方式，在至少凹部72的底面和底面隅角部上形成由焊料潤濕性較差的材料形成的膜。由此，能夠獲得與第三到第四實施方式相同的優點。而且，由于焊料潤濕性較差的材料僅涂覆于期望部分，因此無需對涂覆于不需要部分的焊料潤濕性較差的材料進行除去處理。因此，能夠減少制造步驟。而且，能夠減少除去和丟棄的焊料量。 由此，能夠降低制造成本。實施例1圖22到27、四、31、和32是示出溫度和濕度(H/S)測試后的半導體芯片的元件端部的正面的平面形狀的概念示意圖。而且，圖觀、30、和33是示出圖27、29、和32中分別示出的鈍化膜的最外周部的平面形狀的一部分的放大概念圖。首先，根據第三和第四實施方式(參照圖13和18)，制造安裝了形成有反向阻斷型半導體元件的半導體芯片的半導體器件(下文中稱為第一和第二實施例)。在第一實施例中，通過濺射形成集電電極57。使用聚酰亞胺樹脂膜(由焊料潤濕性較差的材料形成的膜5 來覆蓋凹部4的側壁22和底面23。形成由Al合金形成的金屬電極以作為FP，該FP形成在半導體芯片上以作為耐壓結構。形成氮化膜，以作為覆蓋FP 的鈍化膜。而且，在第二實施例中，使用聚酰亞胺樹脂膜(由焊料潤濕性較差的材料形成的膜6 僅覆蓋凹部4的底面23。除此以外的狀態與第一實施例相同。作為比較，制造安裝了使用聚酰亞胺樹脂膜僅覆蓋凹部的底面的元件端部側的半導體芯片的半導體器件(下文中稱為比較例)。在比較例中，不使用聚酰亞胺樹脂膜覆蓋凹部的底面隅角部側。然后，從半導體芯片的背面的平坦部到凹部的底面隅角部側經由焊料層與絕緣襯底接合。除此以外的狀態與第一實施例相同。而且，制造半導體芯片的整個背面經由焊料層與絕緣襯底接合的現有的半導體器件(參照圖36)(下文中稱為第一現有例)。在第一現有例中，不在凹部的側壁或底面上形成聚酰亞胺樹脂膜。除此以外的狀態與第一實施例相同。對于第一和第二實施例、比較例、和第一現有例，進行一般的液槽式溫度和濕度(ΗΛ)測試，將半導體器件暴露在溫度快速變化的環境下，并評價半導體器件的耐性。 具體而言，作為H/S測試的測試條件，將溫度設為-40到125°C，將一個循環設為40分鐘，評價100個循環后和200個循環后的半導體器件的耐性。將氟系熱介質(全氟聚酯 (perfluoropolyester)化合物PPFE)用作為液槽中的溶劑。圖22到M中示出H/S測試之后的第一實施例的正面的平面形狀(100、200、和300 個循環)。而且，圖25到沈中示出H/S測試之后的第二實施例的正面的平面形狀(100和 200個循環)。而且，圖27到30中示出H/S測試之后的比較例的正面的平面形狀(100和 200個循環)。而且，圖31到33中示出H/S測試之后的第一現有例的正面的平面形狀(100 和200個循環)。對于第一和第二實施例，即使在進行100個循環的H/S測試(參照圖22和25)，然后繼續進行直到200個循環為止之后(參照圖23和26)，也未在形成在半導體芯片的表面上的鈍化膜等中確認出破裂或脫離。而且，對于第一實施例，進一步繼續進行H/S測試，即使在完成300個循環的時間點(參照圖24)上，也未在形成在半導體芯片的表面上的鈍化膜等中確認出破裂或脫離。而且，對于第一和第二實施例，在H/S測試之后，未在半導體芯片的例如分離層的硅(Si)部分或FP中確認出破裂。同時，對于比較例，在進行100個循環的H/S測試之后，在鈍化膜的最外周部80中確認出破裂81 (參照圖27和28)。而且，繼續進行H/S測試，雖然在完成200個循環的時間點上在比較例中未確認出鈍化膜的脫離(參照圖四和30)，但在FP的內部觀察到由Au合金組分形成的金屬間化合物的生長(未示出)。因金屬間化合物的生長而會在FP的內部產生空隙，并且由于空隙會因施加到半導體芯片的帽檐部上的應力而改變形狀，因此推測出會在FP和鈍化膜中產生破裂或脫離。而且，對于第一現有例，確認出產生了鈍化膜從Si部分的脫離82 (參照圖31)。圖 31中，用重陰影示出鈍化膜的平面形狀被破壞、鈍化膜在多處脫離的狀態。而且，對于第一現有例，繼續進行H/S測試，在完成200個循環的時間點，鈍化膜脫離的范圍變大，且確認出產生了 FP從半導體芯片的表面完全脫離的部分83(參照圖32和33)。在圖33中，用重陰影示出鈍化膜和FP完全脫離的狀態。而且，對于第一現有例，在FP的內部觀察到由Au合金組分形成的金屬間化合物的生長(未示出)。其原因與比較例相同。而且，制造了具有與第一現有例相同結構的半導體器件(下文中稱為第二現有例)。然后，對第二現有例進行一般的氣槽式熱循環(H/C)測試，半導體器件暴露在高溫和低溫反復交替的環境下，且評價半導體器件的耐久性。將H/C測試的測試條件設定成，溫度為-40到125°C，一個循環為180分鐘，測試循環為100個循環。對于第二現有例，也在FP 的內部觀察到由Au合金組分形成的金屬間化合物的生長(未示出)。從上述結果可知，在使用聚酰亞胺樹脂膜來覆蓋半導體芯片的凹部的至少底面和底面隅角部時(第一和第二實施例)，即使在進行200個循環的H/S測試之后，也未在半導體芯片的元件端部中產生破裂或脫離。推測出其原因為，由于因聚酰亞胺樹脂膜而未在凹部的底面或底面隅角部上形成焊料層，半導體芯片的帽檐部未通過焊料層與絕緣襯底接合，因此其意味著沒有彎曲應力施加到半導體芯片的帽檐部上。同時，對于第一現有例，由于半導體芯片的元件端部與有源區側相比因帽檐部而較薄，且帽檐部通過焊料層完全固定于絕緣襯底，因此元件端部容易因來自外部的應力而彎曲。因此，對于第一和第二現有例，推測出在半導體芯片的元件端部中局部產生變形，且鈍化膜變得脫離。與此相反，對于第一和第二實施例，如上所述，帽檐部不通過焊料層固定于絕緣襯底。因此，對于第一和第二實施例，推測出未在半導體芯片的元件端部中產生局部變形，即使在進行200個循環的H/S測試之后，也未產生破裂或脫離。由此可知，第一和第二實施例的耐性與比較例和第一現有例相比較高。而且可知， 對于根據第一和第二實施方式的半導體器件，也由于凹部的底面和底面隅角部未通過焊料層與絕緣襯底接合，因此能夠獲得與第一和第二實施例相同的優點。實施例2圖34是示出金屬電極膜的厚度和焊料潤濕性之間的關系的特性圖。圖34是示出涂覆于具有不同厚度的Au電極膜的表面上的焊料的平面形狀的概念示意圖。圖34中，用陰影示出液化焊料和Au電極膜。在圖34中，相對亮部是液化焊料，最暗部是Au電極膜。 首先，制造在Si襯底的表面上形成Au電極膜的第一到第四試樣。對于第一到第四試樣，Au 電極膜的厚度分別為0.05 μ m、0. ΙΟμπκΟ. 15 μ m、和0. 20 μ m。然后，將相同量和相同大小的糊狀焊料涂覆于第一到第四試樣的表面并熔化，驗證相對于金屬電極膜的厚度的焊料潤濕性。對于每個試樣進行五次驗證。對于第一試樣(膜厚0. 05 μ m)，確認出Au電極膜上的焊料在任一驗證中都未從涂敷的位置流出。即，可知第一試樣上的焊料潤濕性較差。同時，對于第二試樣(膜厚度 0. IOym)可知，除了一次驗證，Au電極膜上的焊料都從涂敷的位置流出。而且，對于第三到第四試樣(膜厚0. 15 μ m或更大)可知，Au電極膜上的焊料在所有驗證中都從涂敷的位置流出。即，可知第二到第四試樣上的焊料潤濕性較好(參照圖34)。從上述結果可知，通過將Au電極膜形成為0.05 μ m或更小的厚度，能使Au電極膜上的焊料潤濕性變差。可知通過將Au電極膜形成為大于0. 05 μ m的厚度，能改善Au電極膜上的焊料潤濕性。對于本發明，對形成有反向阻斷型半導體元件的半導體芯片進行了說明，但并不局限于上述實施方式，可將本發明應用于在元件端部具有比有源區側薄的部分(帽檐部) 的半導體芯片。而且，設置在半導體芯片中的凹部的側壁可以相對于半導體芯片的表面傾斜，或者可以大致垂直地形成。在這種情況下，凹部可以使用例如干法蝕刻來形成。如上所述，根據本發明的半導體器件和半導體器件制造方法在功率半導體器件中是有用的，該功率半導體器件用于諸如具有雙向耐壓特性的雙向型器件或反向阻斷型器件的功率轉換器件和各種工業設備。
權利要求
1.一種半導體器件，包括正面元件結構，該正面元件結構設置在第一導電型襯底的第一主面上； 第二導電型第一半導體區域，該第二導電型第一半導體區域設置在所述襯底的所述第一主面的元件端部；凹部，該凹部從所述襯底的第二主面到達所述第一半導體區域； 第二導電型第二半導體區域，該第二導電型第二半導體區域設置在所述襯底的所述第二主面上且與所述第一半導體區域電連接；以及電極，該電極設置在所述第二半導體區域的整個表面且由至少超過一層的電極膜形成，其中設置在所述凹部的側壁上的所述電極的最外層電極膜的厚度為0. 05 μ m或更小。
2.如權利要求1所述的半導體器件，其特征在于，設置在所述凹部的底面上的所述電極的最外層電極膜的厚度為0. 05 μ m或更小。
3.如權利要求1所述的半導體器件，其特征在于，還包括焊料層，該焊料層覆蓋設置在所述凹部的側壁和底面上的電極以外的電極。
4.如權利要求3所述的半導體器件，其特征在于，所述焊料層還覆蓋設置在所述凹部的開口端部上的電極。
5.一種半導體器件，包括正面元件結構，該正面元件結構設置在第一導電型襯底的第一主面上； 第二導電型第一半導體區域，該第二導電型第一半導體區域設置在所述襯底的所述第一主面的元件端部；凹部，該凹部從所述襯底的第二主面到達所述第一半導體區域； 第二導電型第二半導體區域，該第二導電型第二半導體區域設置在所述襯底的所述第二主面上且與所述第一半導體區域電連接；以及電極，該電極從所述襯底的所述第二主面的元件中央部延伸地設置到所述凹部的側壁，且與所述第二半導體區域接觸。
6.一種半導體器件，包括正面元件結構，該正面元件結構設置在第一導電型襯底的第一主面上； 第二導電型第一半導體區域，該第二導電型第一半導體區域設置在所述襯底的所述第一主面的元件端部；凹部，該凹部從所述襯底的第二主面到達所述第一半導體區域； 第二導電型第二半導體區域，該第二導電型第二半導體區域設置在所述襯底的所述第二主面上且與所述第一半導體區域電連接；以及電極，該電極設置在所述第二半導體區域的整個表面，其中，利用由焊料潤濕性較差的材料形成的膜，來覆蓋設置在所述凹部的側壁和底面上的電極。
7.如權利要求6所述的半導體器件，其特征在于，由焊料潤濕性較差的材料形成的所述膜僅覆蓋設置在所述凹部的所述底面上的電極。
8.如權利要求6所述的半導體器件，其特征在于，由焊料潤濕性較差的材料形成的所述膜是聚酰亞胺樹脂膜。
9.如權利要求5所述的半導體器件，其特征在于，還包括 焊料層，該焊料層覆蓋暴露在所述襯底的所述第二主面側的電極。
10.一種半導體器件制造方法，包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在所述晶片的所述第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從所述晶片的第二主面到達所述第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在所述晶片的所述第二主面上形成與所述第一半導體區域電連接的第二導電型第二半導體區域；以及電極形成步驟，在該電極形成步驟中，在所述第二半導體區域的整個表面形成由至少超過一層的電極膜形成的電極，其中在所述電極形成步驟中，形成在所述凹部的側壁上的所述電極的最外層電極膜的厚度為0. 05 μ m或更小。
11.如權利要求10所述的半導體器件制造方法，其特征在于，在所述電極形成步驟中，形成在所述凹部的底面上的所述電極的最外層電極膜的厚度為0. 05 μ m或更小。
12.—種半導體器件制造方法，包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在所述晶片的所述第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從所述晶片的第二主面到達所述第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在所述晶片的所述第二主面上形成與所述第一半導體區域電連接的第二導電型第二半導體區域；掩模形成步驟，在該掩模形成步驟中，形成覆蓋所述凹部的底面的掩模；以及電極形成步驟，在該電極形成步驟中，使用所述掩模作為掩模在所述第二半導體區域的表面上形成電極。
13.如權利要求10所述的半導體器件制造方法，其特征在于，還包括切割步驟，在該切割步驟中，在所述電極形成步驟之后將所述晶片切割成各個芯片；以及接合步驟，在該接合步驟中，隔著焊料層將所述芯片的所述第二主面與電路襯底接合。
14.一種半導體器件制造方法，包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在所述晶片的所述第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從所述晶片的第二主面到達所述第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在所述晶片的所述第二主面上形成與所述第一半導體區域電連接的第二導電型第二半導體區域；電極形成步驟，在該電極形成步驟中，在所述第二半導體區域的整個表面形成電極； 第一膜形成步驟，在該第一膜形成步驟中，在所述電極的整個表面形成由焊料潤濕性較差的材料形成的膜；以及除去步驟，在該除去步驟中，除去由焊料潤濕性較差的材料形成的所述膜，使其僅在所述凹部的側壁和底面上保留。
15.如權利要求14所述的半導體器件制造方法，其特征在于，在所述除去步驟中，除去由焊料潤濕性較差的材料形成的所述膜，使其僅在所述凹部的所述底面上保留。
16.如權利要求14所述的半導體器件制造方法，其特征在于，還包括切割步驟，在該切割步驟中，在所述除去步驟之后將所述晶片切割成各個芯片；以及接合步驟，在該接合步驟中，隔著焊料層將所述芯片的所述第二主面與電路襯底接合。
17.一種半導體器件制造方法，包括第一半導體區域形成步驟，在該第一半導體區域形成步驟中，在第一導電型晶片的第一主面上形成第二導電型第一半導體區域；正面元件結構形成步驟，在該正面元件結構形成步驟中，在所述晶片的所述第一主面上形成正面元件結構；凹部形成步驟，在該凹部形成步驟中，形成從所述晶片的第二主面到達所述第一半導體區域的凹部；第二半導體區域形成步驟，在該第二半導體區域形成步驟中，在所述晶片的所述第二主面上形成與所述第一半導體區域電連接的第二導電型第二半導體區域；電極形成步驟，在該電極形成步驟中，在所述第二半導體區域的整個表面形成電極；以及第二膜形成步驟，在該第二膜形成步驟中，僅在所述凹部的側壁和底面上形成由焊料潤濕性較差的材料形成的膜。
18.如權利要求17所述的半導體器件制造方法，其特征在于，在所述第二膜形成步驟中，僅在所述凹部的底面上形成由焊料潤濕性較差的材料形成的膜。
19.如權利要求17所述的半導體器件制造方法，其特征在于，還包括切割步驟，在該切割步驟中，在所述電極形成步驟之后且在所述第二膜形成步驟之前將所述晶片切割成各個芯片；以及接合步驟，在該接合步驟中，隔著焊料層將所述芯片的所述第二主面與電路襯底接合。
20.如權利要求14所述的半導體器件制造方法，其特征在于， 由焊料潤濕性較差的材料形成的所述膜是聚酰亞胺樹脂膜。
全文摘要
本發明提供一種能夠防止半導體芯片的破裂和碎裂并提高器件特性的半導體器件和半導體器件制造方法。在半導體芯片的元件端部的側面設置分離層。而且，在半導體芯片的元件端部，通過凹部形成帽檐部。集電層設置在半導體芯片的背面上，延伸到凹部的側壁和底面，并與分離層連接。在集電層的整個表面上設置集電電極。凹部的側壁上的集電電極成為，最外層電極膜的厚度為0.05μm或更小。設置在半導體芯片的背面上的集電電極經由焊料層接合于絕緣襯底上。將焊料層設置成覆蓋設置在半導體芯片的背面的平坦部上的集電電極。
文檔編號H01L29/41GK102280470SQ20111015914
公開日2011年12月14日 申請日期2011年6月1日 優先權日2010年6月10日
發明者望月英司, 澤野光利, 福田恭平, 須澤孝昭 申請人:富士電機株式會社