專利名稱：一種肖特基二極管及其制備方法
技術領域：
本發明涉及到半導體功率器件，特別涉及到一種溝槽結構的半導體器件；本發明還涉及到半導體裝置的制造方法。
背景技術：
功率半導體器件被大量使用在電源管理和電源應用上，特別涉及到溝槽結構的半導體器件已成為器件發展的重要趨勢，肖特基器件具有正向開啟電壓低開啟關斷速度快等優點，同時肖特基器件也具有反向漏電流大，不能被應用于高壓環境等缺點。結勢壘型肖特基的發明人B J Baliga年提出了一種侵入PN結的肖特基勢壘的整流器(MPS)，如圖I所示，器件的表面含有多個P型導電材料區3，在P型導電材料區之間半導體材料表面為肖特基勢壘結4。當器件加反向偏壓時，多個P型導電材料區3產生的耗盡層肖特基勢壘結4下發生交疊，從而減緩了肖特基勢壘結4區域電場強度隨反向偏壓增加增加的趨勢。其制造方法包括如下步驟第一步，在高濃度摻雜的N型襯底層I硅片上進行N型硅材料外延工藝，生長外延層2 ;第二步，進行熱處理，在硅片表面生長氧化層5 ;第三步，進行一次光刻腐蝕，在硅片表面去除多個區域的氧化層；第四步，在多個裸露硅區域進行硼擴散，從而形成P型導電材料區3和保護環6 ;第五步，二次光刻腐蝕，去除表面部分氧化層5 ;第六步；淀積勢壘金屬，進行燒結工藝，在裸露的硅表面的N型區域形成肖特基勢壘結，在裸露的硅表面P型區域形成歐姆接觸；第七步，表面淀積正面電極金屬10 ;第八步，三次光刻腐蝕，去除器件表面邊緣金屬；第九步，進行背面金屬化工藝，形成背面電極金屬11，作為器件的背面電極。傳統的MPS器件需要至少三次光刻工藝。
發明內容
本發明的半導體裝置可用于制造一種新型的MPS器件，將溝槽結構加入傳統的MPS器件中，其制造流程與傳統的MPS器件相比，可以減少一次光刻腐蝕工藝。一種半導體裝置，包括第一導電類型半導體材料；在第一導電類型半導體材料表面含有多個溝槽；在臨靠溝槽側壁和溝槽拐角的區域為第二導電類型半導體材料；在溝槽之間半導體材料表面為鈍化層；在溝槽底部第一導電類型半導體材料表面是肖特基勢壘結。本發明的半導體裝置的一種制造方法，包括如下步驟I)在第一導電類型半導體材料表面形成鈍化層；2) 一次光刻腐蝕，在待形成溝槽的表面去除鈍化層；3)在第一導電類型半導體材料表面進行第二導電類型雜質擴散；4)去除待形成溝槽表面的鈍化層，腐蝕半導體材料形成溝槽；5)進行熱處理工藝；6)腐蝕溝槽內壁鈍化層；7)在溝槽內壁形成金屬；
8)進行燒結工藝，形成肖特基勢壘結；9)進行正面金屬化工藝，形成正面電極金屬，二次光刻腐蝕工藝，去除器件邊緣金屬；10)進行背面金屬化工藝，形成背面電極金屬。如上所述，本發明的半導體裝置，當器件加反向偏壓時，多個溝槽附近區域的P型導電材料區產生的耗盡層，在溝槽底部的肖特基勢壘結下可以發生交疊，從而減緩了肖特基勢壘結區域電場強度隨反向偏壓增加增加的趨勢。本發明的半導體裝置的制造方法，可以通過兩次光刻工藝生產制造本發明的半導體裝置，本發明的半導體裝置可以用來制造一種新型的MPS器件，將溝槽結構加入到傳統的MPS器件中，與傳統的MPS器件制造方法相比，減少了一次光刻腐蝕工藝，降低了器件的 生產成本，提高了器件的生產效率。
圖I為一種侵入了 PN結的肖特基勢壘整流器(MPS)的剖面示意圖；圖2為本發明的半導體裝置的剖面示意圖；圖3為本發明半導體裝置一種實施方式工藝第一步的剖面示意圖；圖4為本發明半導體裝置一種實施方式工藝第二步的剖面示意圖；圖5為本發明半導體裝置一種實施方式工藝第三步的剖面示意圖；圖6為本發明半導體裝置一種實施方式工藝第四步的剖面示意圖；圖7為本發明半導體裝置一種實施方式工藝第五步的剖面示意圖；圖8為本發明半導體裝置一種實施方式工藝第八步的剖面示意圖；圖9為應用本發明的半導體裝置及其一種實施方式制造方法制造的新型MPS器件的剖面示意圖；附圖標記說明I、襯底層；2、外延層；3、P型導電材料區；4、肖特基勢壘結；5、氧化層；6、保護環；10、正面電極金屬；11、背面電極金屬。
具體實施例方式實施例I圖2為本發明的半導體裝置的單個元胞的剖面示意圖，其中包括N型導電半導體硅材料襯底層I，為重摻雜的N導電類型硅半導體材料，摻雜濃度為lE19cm_3 ;在N型導電半導體硅材料襯底層I上表面為N型導電半導體硅材料外延層2，摻雜濃度為7E14cm_3，，厚度為20 μ m ;P型導電材料區3，位于溝槽側壁和拐角區域，結深為3 μ m ;肖特基勢壘結4，位于溝槽底部，溝槽深度為2μ ;氧化層5，位于溝槽間的半導體材料表面；正面電極金屬10和背面電極金屬11位于器件的正背面，為器件引出電極。其制作工藝包括如下步驟第一步，在N型導電半導體硅材料襯底層I上進行外延生長形成N型導電半導體硅材料外延層2，進行熱氧化工藝在外延層2表面形成氧化層5，如圖3所示；第二步，一次光刻腐蝕，在待形成溝槽的表面去除氧化層5，如圖4所示；第三步，在外延層2表面進行硼離子注入退火，形成P型導電材料區3，如圖5所示；第四步，腐蝕去除待形成溝槽表面的氧化層5，腐蝕半導體材料形成溝槽，如圖6所示；
第五步，進行熱處理工藝，將P型導電材料區3結深調整大于溝槽的深度，如圖7所示；第六步，腐蝕去除溝槽內壁氧化層5 ；第七步，在溝槽內壁淀積勢壘金屬鎳；第八步，進行燒結工藝，在溝槽底部表面形成肖特基勢壘結4，腐蝕去除多余的金屬鎳，如圖8所示；第九步,進行正面金屬化工藝,形成正面電極金屬10 ；第十步，進行背面金屬化工藝，形成背面電極金屬11，如圖2所示。實施例2下面應用本發明的半導體裝置和制造方法制造一種新型的MPS器件。圖9為應用本發明的半導體裝置及其制造方法制造的新型MPS器件的剖面示意圖，其中包括N型導電半導體硅材料襯底層I，為重摻雜的N導電類型硅半導體材料，摻雜濃度為lE19cm_3 ；在N型導電半導體娃材料襯底層I上表面為N型導電半導體娃材料外延層2,摻雜濃度為7E14cm_3，，厚度為20 μ m ;P型導電材料區3，位于溝槽側壁和拐角區域，結深為3 μ m ;肖特基勢壘結4，位于溝槽底部，溝槽深度為2 μ m ;保護環6，位于器件邊緣肖特基勢壘結4的邊緣；氧化層5,位于溝槽間的半導體材料表面；正面電極金屬10和背面電極金屬11位于器件的正背面，為器件引出電極。其制作工藝包括如下步驟第一步，在N型導電半導體硅材料襯底層I上進行外延生長形成N型導電半導體硅材料外延層2，進行熱氧化工藝在外延層2表面形成氧化層5 ；第二步，一次光刻腐蝕，在待形成溝槽的表面去除氧化層5 ；第三步，在外延層2表面進行硼離子注入退火，形成P型導電材料區3和器件邊緣肖特基勢壘結4邊緣的保護環6 ；第四步，腐蝕去除待形成溝槽表面的氧化層5，腐蝕半導體材料形成溝槽；第五步，進行熱處理工藝，將P型導電材料區3結深調整大于溝槽的深度；第六步，腐蝕去除溝槽內壁氧化層5 ；第七步,在溝槽內壁淀積勢魚金屬鎳；第八步，進行燒結工藝，在溝槽底部表面形成肖特基勢壘結4，腐蝕去除多余的金屬鎳；
第九步，進行正面金屬化工藝，形成正面電極金屬10，二次光刻腐蝕工藝，去除器件邊緣金屬；第十步，進行背面金屬化工藝，形成背面電極金屬11，如圖9所示。如上所述，當器件加反偏電壓時，溝槽邊緣P型導電材料區3和保護環6形成的耗盡區域快速蔓延，當耗盡區發生交疊時，溝槽底部的肖特基勢壘結4表面的電場強度隨反向偏壓的增加而基本保持不變，反向偏壓加載在P型導電材料區3和保護環6所形成的PN結上，因此本實施的制造的新型MPS器件可以實現200V以上反向擊穿電壓，當器件正向導通時P型導電材料區3和保護環6向外延層漂移區注入空穴形成電導調制作用，從而降低器件的正向導通電阻；同時通過本發明的制造方法使用兩次光刻工藝制造出一種快恢復二極管器件，與傳統結構相比可以降低器件的制造成本。通過上述實例闡述了本發明，同時也可以采用其它實例實現本發明，本發明不局限于上述具體實例，而由所附的權利要求的精神和范圍而限定。權利要求
1.一種半導體裝置，包括 第一導電類型半導體材料； 在第一導電類型半導體材料表面含有多個溝槽； 在臨靠溝槽側壁和溝槽拐角的區域為第二導電類型半導體材料； 在溝槽之間半導體材料上表面為鈍化層； 在溝槽底部第一導電類型半導體材料表面是肖特基勢壘結。
2.如權利要求I所述的半導體裝置，其特征在于所述的溝槽拐角可以是圓滑的拐角。
3.如權利要求I所述的半導體裝置，其特征在于所述的半導體裝置溝槽拐角表面可以為浮空區域不與電極金屬接觸。
4.如權利要求I所述的半導體裝置，其特征在于所述的第二導電類型半導體材料的結深可以小于溝槽的深度。
5.如權利要求I所述的半導體裝置，其特征在于所述的在溝槽之間半導體材料可以有第一導電類型半導體材料。
6.如權利要求I所述的半導體裝置，其特征在于所述的在溝槽之間半導體材料也可以全部為第二導電類型半導體材料。
7.如權利要求I所述的半導體裝置的制造方法，其特征在于包括如下步驟 1)在第一導電類型半導體材料表面形成鈍化層； 2)在待形成溝槽的表面去除鈍化層； 3)在第一導電類型半導體材料表面進行第二導電類型雜質擴散； 4)去除待形成溝槽表面的鈍化層，腐蝕半導體材料形成溝槽； 5)進行熱處理工藝； 6)腐蝕溝槽內壁鈍化層； 7)在溝槽內壁形成金屬； 8)進行燒結工藝，形成肖特基勢壘結。
9)進行正面金屬化工藝，形成正面電極金屬，去除器件邊緣金屬； 10)進行背面金屬化工藝，形成背面電極金屬。
8.如權利要求7所述的制造方法，其特征在于所述的進行的第二導電類型雜質擴散工藝使得雜質擴散進入鈍化層底部的半導體材料區域。
9.如權利要求7所述的制造方法，其特征在于所述的腐蝕半導體材料形成溝槽工藝為干法刻蝕工藝。
全文摘要
本發明公開了一種的半導體裝置，包括第一導電類型半導體材料；在第一導電類型半導體材料表面含有多個溝槽；在臨靠溝槽側壁和溝槽拐角的區域為第二導電類型半導體材料；在溝槽之間半導體材料表面為鈍化層；在溝槽底部第一導電類型半導體材料表面是肖特基勢壘結。本發明還提供了一種半導體裝置的制造方法，通過的本發明的半導體裝置及其制造方法，可通過兩次光刻工藝制造出一種快恢復二極管。
文檔編號H01L29/417GK102769042SQ201110114200
公開日2012年11月7日 申請日期2011年5月4日 優先權日2011年5月4日
發明者胡佳賢 申請人:劉福香