專利名稱：功率用半導體裝置的制作方法
技術領域：
本發明涉及功率用半導體裝置。
背景技術：
對于IGBT (Insulated Gate Bipolar Transistor 絕緣柵雙極型晶體管)等的功率用半導體裝置來說，由于進行處理的功率較大，所以，其通電損失所引起的發熱較大。因此，半導體襯底的溫度上升較大，此外，導通/截止動作所引起的溫度變化也較大。當溫度上升、溫度變化等較大時，導致引線接合部等的疲勞，使功率循環壽命降低。此外，所謂功率循環壽命是表示功率用半導體裝置的可靠性的指標之一，表示由于與動作相伴的溫度變化而產生引線接合部的剝離等導致的壽命。專利文獻1 日本特開平6_3似876號公報。在功率用半導體裝置中，與襯底外周部相比，在襯底中央部溫度變高，襯底中央部的溫度使襯底整體的溫度上升。在上述專利文獻1中介紹了具有檢測襯底中央部的溫度以將溫度上升所引起的熱破壞防患于未然的功能的半導體裝置。具體地說，在專利文獻1的半導體裝置中，在形成于半導體襯底上的功率用晶體管的中央部(相對于襯底中央部)設置空區域，在該空區域形成有溫度檢測用晶體管等的溫度檢測用元件。并且，根據溫度檢測用元件的檢測溫度對功率用晶體管進行控制。但是，根據專利文獻1的半導體裝置，必須確保溫度檢測用元件的配置區域，所以，導致裝置大型化。
發明內容
本發明的目的在于提供一種功率用半導體裝置，能夠抑制針對襯底整體的溫度貢獻較大的襯底中央部的溫度上升。本發明的一個實施方式的功率用半導體裝置具有半導體襯底，并且，在所述半導體襯底的厚度方向流過電流，其特征在于，所述半導體襯底具有電阻控制結構，該電阻控制結構以如下方式構成針對所述電流的電阻在所述半導體襯底的中央部比所述半導體襯底的外周部高。根據上述方式，在厚度方向流過半導體襯底的電流在襯底中央部比襯底外周部小。因此，在襯底中央部，該電流所引起的發熱被抑制，由此，襯底中央部的溫度上升被抑制。由于襯底中央部的溫度對襯底整體的溫度貢獻較大，所以，能夠抑制襯底整體的溫度上升。其結果是，能夠提高功率循環壽命等的可靠性。此外，根據該實施方式，即便不采用溫度檢測用元件，也能夠起到溫度抑制效果，所以，能夠避免與采用溫度檢測用元件相伴的裝置大型化。
圖1是對實施方式1的IGBT進行概述的平面圖；圖2是對實施方式1的IGBT進行概述的縱剖面圖3是對實施方式1的集電極層進行概述的立體圖4是對實施方式1的集電極層的雜質濃度分布進行概述的圖5是對實施方式2的IGBT進行概述的圖6是對實施方式2的集電極層進行概述的立體圖7是對實施方式3的IGBT進行概述的縱剖面圖8是對實施方式3的壽命控制層進行概述的立體圖9是對實施方式3的壽命控制層的壽命扼殺劑(lifetime killer)濃度分布進行概述的圖10是對實施方式4的IGBT進行概述的圖； 圖11是對實施方式4的壽命控制層進行概述的立體圖； 圖12是對實施方式5的IGBT進行概述的縱剖面圖； 圖13是對實施方式5的緩沖層進行概述的立體圖； 圖14是對實施方式5的緩沖層的雜質濃度分布進行概述的圖； 圖15是對實施方式6的IGBT進行概述的圖； 圖16是對實施方式6的緩沖層進行概述的立體圖； 圖17是對實施方式7的IGBT進行概述的縱剖面圖； 圖18是對實施方式7的載流子蓄積層進行概述的立體圖； 圖19是對實施方式7的載流子蓄積層的雜質濃度分布進行概述的圖； 圖20是對實施方式8的IGBT進行概述的圖； 圖21是對實施方式8的載流子蓄積層進行概述的立體圖； 圖22是對實施方式9的IGBT進行概述的縱剖面圖； 圖23是對實施方式9的基極層進行概述的立體圖； 圖M是對實施方式9的基極層的雜質濃度分布進行概述的圖； 圖25是對實施方式10的IGBT進行概述的縱剖面圖； 圖26是對實施方式11的功率MISFET進行概述的縱剖面圖； 圖27是對實施方式11的漏極層進行概述的立體圖； 圖觀是對實施方式11的漏極層的雜質濃度分布進行概述的圖； 圖四是對實施方式12的功率MISFET進行概述的圖； 圖30是對實施方式12的漏極層進行概述的立體圖； 圖31是對實施方式13的功率二極管進行概述的縱剖面圖。
其中，附圖標記說明如下
IOA 10H、10JU0K IGBT (功率用半導體裝置) 10LU0M 功率MISFET (功率用半導體裝置) ION 功率二極管(功率用半導體裝置) 41 中央部 42外周部
100A 100H、100J 100N 半導體襯底
103厚度方向110漂移層(第一半導體層)
120GU20H載流子蓄積層
130J基極層(溝道形成半導體層)
180開關元件
190EU90F 緩沖層
200A.200B集電極層(第二半導體層)
210C、210D 壽命控制層
220L、220M漏極層(第三半導體層)
230陰極層(第三半導體層)
240陽極層(第二半導體層)
300A 300H、300J 300M 電阻控制結構。
具體實施例方式實施方式1
在本實施方式1中，作為功率用半導體裝置，示例IGBT。在圖1中示出實施方式1的 IGBT10A的半導體芯片的平面圖(換言之，俯視圖)。IGBT10A至少包括該半導體芯片，進而還能夠包括與半導體芯片連接的接合線、搭載有半導體芯片的絕緣性襯底等。以下，對 IGBT10A中所包含的一個半導體芯片進行說明，但是，IGBT10A也能夠包括多個半導體芯片。在圖1的例子中，IGBT10A的半導體芯片能夠大致區分為元件部31和末端部32。 元件部31是例如矩陣狀地配置有多個功率用半導體元件(此處是多個IGBT單位元件)的區域。末端部32是形成用于確保元件部31內的功率用半導體元件的耐壓的結構(例如，保護環)等的區域。此外，也能夠采用不存在末端部32的結構，但是，從提高耐壓等的觀點出發， 優選設置有末端部32。元件部31是包括芯片中心位置(換言之是襯底中心位置)而擴展的區域，但是，未到達芯片外周邊緣(換言之是襯底外周邊緣)。末端部32是從元件部31的外周邊緣到芯片外周邊緣的區域，作成包圍元件部31的框架狀。換言之，末端部32是從芯片外周邊緣向芯片中心位置擴展的框架狀的區域，該框架狀的末端部32的內側區域是元件部31。此外，IGBT10A的半導體芯片也能夠大致區分為中央部41和外周部42。中央部41 是包括芯片中心位置而擴展的區域，但是，未到達芯片外周邊緣。外周部42是從中央部41 的外周邊緣到芯片外周邊緣的區域，作成包圍中央部41的框架狀。換言之，外周部42是從芯片外周邊緣朝向芯片中心位置擴展的框架狀的區域，該框架狀的外周部42的內側區域是中央部41。此處，中央部41作為不超過元件部31的區域而存在。因此，在元件部31內劃分為中央部41和外周部42。在該情況下，元件部31跨越中央部41和外周部42，包括中央部 41的整體和外周部42的與中央部41連續的一部分。此外，外周部42跨越末端部32和元件部31，包括末端部32的整體和元件部31的與末端部32連續的一部分。此外，上述各部31、32、41、42在圖1的俯視圖中圖示為二維區域，但是，也是在芯片厚度方向(換言之，襯底厚度方向)投影該二維區域而把握的三維區域。
在圖2中示出IGBT10A的半導體芯片的縱剖面圖。在圖2中圖示出一個IGBT單位元件的結構。根據圖2的例子，半導體芯片包括半導體襯底(以下有時也略稱為“襯底”)100A, 在半導體襯底100A內形成有漂移層110 (與“第一半導體層”對應)、載流子蓄積層120、基極層130、發射極層140、槽(換言之是溝槽)150、柵極絕緣膜160、柵極電極170、緩沖層190、 集電極層200A (與“第二半導體層”對應)。半導體襯底100A是通過對作為原始材料的半導體襯底(例如，硅襯底、碳化硅襯底等)實施了各種處理而得到的襯底。漂移層110是位于襯底100A的一個主面101和另一個主面102之間(但是，從兩個主面101、102離開)并且將襯底100A的厚度方向103作為自身的厚度方向而擴展的層。 此處，示例出漂移層110在襯底整體上擴展的情況。根據該例子，漂移層110在設置于元件部31上的多個IGBT單位元件中擴展，并且，被這些單位元件共有。此外，根據該例子，漂移層110具有在中央部41和外周部42都存在的形狀。此處，示例出漂移層110的導電類型是N型的情況，更具體地說，示例出漂移層110 是雜質濃度設定在一般被稱為低濃度的范圍的N型層(N—型層)的情況。此外，漂移層110 的雜質濃度在中央部41和外周部42是相同的。此外，也存在將漂移層稱作“基極層”的情況，在該情況下，將漂移層110稱作“N基極層110”，將后述的基極層130稱作“P基極層130”，由此，將這兩層110,130區別開。載流子蓄積層120是位于漂移層110和襯底100A的一個主面101之間并且將襯底厚度方向103作為自身的厚度方向而擴展的層。換言之，對于載流子蓄積層120來說，在襯底厚度方向103，相對于漂移層110 (以漂移層110為基準)，位于一個主面101側，在該厚度方向103，與漂移層110相面對。載流子蓄積層120是與漂移層110連續的層，但是，從一個主面101離開。此處，示例出載流子蓄積層120在襯底整體上擴展的情況。根據該例子，載流子蓄積層120在設置于元件部31上的多個IGBT單位元件中擴展，并且，被這些單位元件共有。此外，根據該例子，載流子蓄積層120具有在中央部41和外周部42都存在的形狀。此處，示例出載流子蓄積層120的導電類型是N型的情況，更具體地說，示例出載流子蓄積層120是雜質濃度比漂移層110高并且雜質濃度設定在一般被稱作高濃度的范圍的N型層(N+型層)的情況。此外，載流子蓄積層120的雜質濃度在中央部41和外周部42 是相同的。基極層130是位于載流子蓄積層120和襯底100A的一個主面101之間并且將襯底厚度方向103作為自身的厚度方向而擴展的層。換言之，對于基極層130來說，在襯底厚度方向103，相對于漂移層110以及載流子蓄積層120，位于一個主面101側，在該厚度方向 103隔著載流子蓄積層120與漂移層110面對。基極層130從載流子蓄積層120連續，并到達一個主面101。但是，在基極層130的一部分形成有后述的發射極層140。此處，示例出基極層130在襯底整體上擴展的情況。根據該例子，基極層130在設置于元件部31上的多個IGBT單位元件中擴展，并被這些單位元件共有。此外，根據該例子，基極層130具有在中央部41和外周部42都存在的形狀。此處，示例出基極層130的導電類型是P型并且其雜質濃度在中央部41和外周部42中相同的情況。此外，如后所述，由于基極層130是在MIS (Metal Insulator kmiconductor)結構中形成溝道的半導體層，所以，也可以將基極層130稱作“溝道形成半導體層130”。對于發射極層140來說，作為占據基極層130的一部分區域的阱而設置。發射極層140從襯底100A的一個主面101形成到預定深度，但是，比基極層130淺，因此，與載流子蓄積層120分離。在該情況下，對于發射極層140來說，在襯底厚度方向103，相對于漂移層110、載流子蓄積層120、基極層130的一部分，位于一個主面101側，在該厚度方向103， 隔著載流子蓄積層120和基極層130的一部分，與漂移層110面對。發射極層140單獨地設置在元件部31內的各IGBT單位元件100中，此外，在中央部41和外周部42的任意一個中都設置。此處，示例出發射極層140的導電類型是N型的情況，更具體地說，示例出發射極層140是雜質濃度比漂移層110高并且是N+型層的情況。此外，雜質濃度在中央部41的發射極層140和外周部42的發射極層140中是相同的。槽150從襯底100A的一個主面101朝向另一個主面102側貫通發射極層140、基極層130、載流子蓄積層120，形成到漂移層110內的預定深度。槽150單獨設置在元件部 31內的各IGBT單位元件100中，此外，在中央部41和外周部42的任意一個中都設置。柵極絕緣膜160設置在槽150的內表面(更具體地說是側面以及底面)上，但是，不將槽150完全填埋。柵極絕緣膜160能夠由例如硅氧化物、硅氮化物等構成。柵極電極170 配置在柵極絕緣膜160上，填充槽150。換言之，柵極電極170隔著柵極絕緣膜160埋設在槽150內。柵極電極170能夠由例如多晶硅、各種金屬材料等構成。此外，柵極電極170在未圖示的位置被引出，連接到未圖示的柵極焊盤。緩沖層190是位于漂移層110和襯底100A的另一個主面102之間并且將襯底厚度方向103作為自身的厚度方向而擴展的層。換言之，對于緩沖層190來說，在襯底厚度方向103，相對于漂移層110，位于另一個主面102側，在該厚度方向103，與漂移層110面對。 緩沖層190是從漂移層110連續的層，但是，從另一個主面102離開。此處，示例出緩沖層 190在襯底整體上擴展的情況。根據該例子，緩沖層190在設置于元件部31上的多個IGBT 單位元件中擴展，并且，被這些單位元件共有。此外，根據該例子，緩沖層190具有在中央部 41和外周部42都存在的形狀。此處，示例出緩沖層190的導電類型是N型的情況，更具體地說，示例出緩沖層190 是雜質濃度比漂移層110高并且是N+型層的情況。此外，緩沖層190的雜質濃度在中央部 41和外周部42是相同的。集電極層200A是位于緩沖層190和襯底100A的另一個主面102之間并且將襯底厚度方向103作為自身的厚度方向而擴展的層。此時，對于集電極層200A來說，在襯底厚度方向103，相對于漂移層110以及緩沖層190，位于另一個主面102側，在該厚度方向103， 隔著緩沖層190與漂移層110面對。集電極層200A從緩沖層190連續并且到達另一個主面102。此處，示例出集電極層200A在襯底整體上擴展的情況。根據該例子，集電極層200A 在設置于元件部31上的多個IGBT單位元件中擴展，并且，被這些單位元件共有。此外，根據該例子，基極層130具有在中央部41和外周部42都存在的形狀。此處，示例出集電極層200A的導電類型是P型的情況。關于集電極層200A的雜質濃度，以后敘述。此外，也能夠在各層中采用與上述示例的導電類型相反的導電類型，對半導體襯底100A進行變形。對于該變形例來說，后述的各種結構也是相同的。根據圖2的例子，IGBT10A的半導體芯片還包括絕緣層252、發射極電極254、集電極電極256。絕緣層252以將襯底100A的一個主面101的槽150的開口堵塞的方式配置，并且， 覆蓋柵極電極170。此外，在圖2的例子中，絕緣層252并不延伸到發射極層140上，但是， 該絕緣層252也可以延伸到發射極層140上。發射極電極2M在襯底100A的一個主面101上擴展，并且，與基極層130以及發射極層140相接觸。發射極電極2M也在絕緣層252上延伸。根據該例子，發射極電極2M 在設置于元件部31上的多個IGBT單位元件中擴展，并且，被這些單位元件共有。集電極電極256在襯底100A的另一個主面102上擴展，并且，與集電極層200A相接觸。根據該例子，集電極電極256在設置于元件部31上的多個IGBT單位元件中擴展，并且，被這些單位元件共有。然后，對IGBT10A的動作進行概述。首先，對IGBT10A的導通狀態進行概述。在發射極電極2M和集電極電極256之間施加預定的集電極電壓(VeE > 0)的狀態下，對發射極電極2M和柵極電極170之間施加預定的柵極電壓(VeE > 0)，由此，實現導通狀態。根據這樣的電壓施加狀態，在基極層130 中，在柵極電極170附近形成N型溝道。該溝道形成在發射極層140和載流子蓄積層120 之間，由此，從發射極電極邪4通過該溝道向漂移層110注入電子。利用所注入的電子，使漂移層110和集電極層200A之間成為正偏狀態，從集電極層200A向漂移層110注入空穴。 由此，在集電極電極256與發射極電極邪4之間，換言之，在襯底100A的厚度方向103流過 IGBT10A的電流(也稱作集電極電流、導通電流、主電流)。然后，對IGBT的截止狀態進行說明。截止狀態是通過使柵極電壓VeE < 0來實現的。根據該電壓施加狀態，上述溝道消失，不從發射極電極254向漂移層110注入電子。電子的注入消失，由此，來自集電極層200A的空穴的注入也消失。其結果是，不流過電流。此處，柵極電極170、柵極絕緣膜160、基極層130構成的層疊結構(在圖2的剖面圖中，把握為在與襯底厚度方向103正交的方向上層疊)形成所謂的MIS結構。此外，對于MIS結構來說，在柵極絕緣膜160是氧化膜的情況下，特別地被稱作MOS (Metal Oxide Semiconductor 金屬氧化物半導體)結構。對于該MIS結構來說，從上述的動作概述可知， 在基極層130內形成有溝道，由此，流過IGBT10A的電流，利用溝道的不形成，切斷電流。即， 對IGBT10A的電流的通/斷進行控制的開關元件180包括該MIS結構而形成。對于開關元件180來說，根據上述結構可知，在各IGBT單位元件中單獨設置。這些多個開關元件180的柵極電極170在未圖示的位置共同(換言之并聯)連接，因此，開關元件180同步動作。此外，也能夠采用不具有載流子蓄積層120的結構，但是，從以下方面考慮，優選設置載流子蓄積層120的結構。即，如上所述，載流子蓄積層120的載流子濃度比漂移層 110高，所以，載流子蓄積層120和基極層130的結部分(junction)的內置電位比不具有載流子蓄積層120的結構的漂移層110和基極層130的結部分的內置電位高。該高的內置電位成為防止從集電極層200A注入到漂移層110的空穴向發射極側穿過的勢壘。因此，空穴蓄積在載流子蓄積層120中。由此，發射極側的載流子密度增加，針對導通電流的電阻(即， 導通電阻)降低。此外，流過導通電流時的集電極電壓Vce (即導通電壓)降低。此外，在截止狀態即耐壓保持狀態下，為了防止耗盡層到達集電極層200A的穿通現象而設置有緩沖層190。在圖2中示出了穿通(Punch Through :PT)型結構。此外，也能夠采用不具有緩沖層190的非穿通(Non Punch Through =NPT)型結構。在圖3中示出對集電極層200A進行概述的立體圖。在圖3中，從襯底100A中去掉集電極層200A而進行圖示。此外，在圖4中，示出對通過中央部41的縱剖面的集電極層 200A的雜質濃度分布進行概述的圖。如圖3以及圖4所示，集電極層200A大致區分為存在于中央部41內的部分201 和存在于外周部42內的部分202。特別是，相當于中央部41的部分201的雜質濃度設定得比相當于外周部42的部分202的雜質濃度低(參照圖4)。S卩，集電極層200A的雜質濃度在中央部41比外周部42低。此外，在圖4中示例出兩部分201、202的雜質濃度急劇變化的分布，但是，這樣的變化也可以具有傾斜。此外，在此處示例出低濃度部分201和高濃度部分202這二者是雜質濃度設定在一般被稱作高濃度的范圍的P型層(P+型層)的情況，但是，例如，對于低濃度部分201，能夠采用成為P型的濃度范圍，對于高濃度部分202，能夠采用成為P+型的濃度范圍。根據具有這樣的雜質濃度分布的集電極層200A，從集電極層200A向漂移層110注入的空穴的注入效率在中央部41比外周部42低。由此，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300A由集電極層200A構成。根據電阻控制結構300A，在襯底厚度方向103流過襯底100A的電流(更具體地說， 其電流密度)在中央部41比外周部42低。因此，在中央部41，由該電流引起的發熱被抑制， 由此，中央部41的溫度上升被抑制。由于中央部41的溫度對襯底整體的溫度貢獻大，所以， 能夠抑制襯底整體的溫度上升。其結果是，能夠提高功率循環壽命等的可靠性。此外，根據電阻控制結構300A，即使不使用溫度檢測用元件，也起到溫度抑制效果，所以，能夠避免伴隨溫度檢測用元件的采用的裝置大型化。IGBT10A能夠利用已知的各種處理進行制造。例如，準備最終提供漂移層110的N — 型的半導體襯底作為原始材料，對該襯底進行離子注入、外延成膜、掩模工藝(masking)、刻蝕、氧化等的處理，由此，能夠形成IGBT10A的上述結構。例如，對于集電極層200A來說，能夠通過將對中央部41和外周部42這二者同時進行的離子注入和選擇性地只對外周部42進行的離子注入組合來形成。但是，也可以利用其他方法形成集電極層200A。實施方式2
在圖5中示出對實施方式2的IGBT10B進行概述的圖。在圖5中，為了容易理解說明， 在圖面右側示出相當于圖1的平面圖，并且，在圖面左側上部示出中央部41的縱剖面圖，在圖面左側下部示出外周部42的縱剖面圖。對于IGBT10B來說，除了包括半導體襯底100B代替半導體襯底100A (參照圖2)這一點外，具有基本與IGBT10A (參照圖1以及圖2)相同的結構。半導體襯底100B除了包括集電極層200B來代替集電極層200A這一點之外，具有基本與半導體襯底100A相同的結構。圖6示出對集電極層200B進行概述的立體圖。在圖6中，從襯底100B中去掉集電極層200B進行圖示。如圖5以及圖6可知，集電極層200B做成存在于外周部42但不存在于中央部41的形狀。此處，在集電極層200B內，雜質濃度均勻。集電極層200B的其他樣態基本上與集電極層200A (參照圖2)相同。此外，在不存在集電極層200B的中央部41，緩沖層190延伸到襯底100B的另一個主面102，并且，與集電極電極256接觸(參照圖5中的左側上部分的圖)。根據具有上述形狀集電極層200B，從集電極層200B向漂移層110注入的空穴的注入效率在中央部41比外周部42低。由此，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300B (參照圖6)由集電極層200B構成。根據這樣的電阻控制結構300B，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10B也能夠利用已知的各種處理進行制造。例如，通過僅對外周部42選擇性地進行離子注入，從而能夠形成集電極層200B。但是，也可利用其他方法形成集電極層 200B。實施方式3
在圖7中示出對實施方式3的IGBT10C進行概述的縱剖面圖。對于IGBT10C來說，除了代替半導體襯底100A (參照圖2)而包括半導體襯底100C這一點之外，具有基本上與 IGBT10A (參照圖1以及圖2)相同的結構。對于半導體襯底100C來說，除了包括集電極層 200來代替集電極層200A (參照圖2)這一點以及追加了壽命控制層210C這一點之外，具有基本上與半導體襯底100A相同的結構。對于集電極層200來說，在中央部41和外周部42具有相同的雜質濃度，關于其他結構，與集電極層200A (參照圖2)相同地構成。壽命控制層210C是設置在漂移層110內并且將襯底厚度方向103作為自身的厚度方向而擴展的層。因此，對于壽命控制層210C來說，在襯底厚度方向103，相對于緩沖層 190以及集電極層200，位于一個主面101側，在該厚度方向103，隔著緩沖層190與集電極層200面對。對于壽命控制層210C來說，在漂移層110內，設置在與和該漂移層110相鄰的緩沖層190以及載流子蓄積層120都離開的位置。在圖7的例子中，對于壽命控制層210C來說，在漂移層110內，靠近緩沖層190設置。S卩，從壽命控制層210C到緩沖層190的距離比從壽命控制層210C到載流子蓄積層120的距離短。此處，示例了壽命控制層210C在襯底整體上擴展的情況。根據該例子，壽命控制層210C在設置于元件部31上的多個IGBT單位元件中擴展，并且，被這些單位元件共有。此外，根據該例子，壽命控制層210C具有在中央部41和外周部42都存在的形狀。在圖8中示出對壽命控制層210C進行概述的立體圖。在圖8中，從襯底100C中去掉壽命控制層210C進行圖示。此外，在圖9中，示出對通過中央部41的縱剖面的壽命控制層210C的壽命扼殺劑濃度分布進行概述的圖。如圖8以及圖9所示，壽命控制層210C大致區分為存在于中央部41內的部分211 和存在于外周部42內的部分212。特別是，相當于中央部41的部分211的壽命扼殺劑濃度設定得比相當于外周部42的部分212的壽命扼殺劑濃度高(參照圖9)。S卩，壽命控制層 210C的壽命扼殺劑濃度在中央部41比外周部42高。此外，在圖9中示例出兩部分211、212的雜質濃度急劇變化的分布，但是，該變化也可以具有傾斜。壽命控制層210C起到一般的開關損失的降低效果，并且，起到由于壽命扼殺劑濃度的不同所引起的以下的效果。S卩，根據具有上述壽命扼殺劑濃度分布的壽命控制層210C，從集電極層200向漂移層110注入的空穴的密度在中央部41比外周部42低。由此，針對在襯底厚度方向103 流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300C (參照圖8)由壽命控制層 2IOC構成。根據這樣的電阻控制結構300C，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10C也能夠利用已知的各種處理進行制造。例如，對漂移層110進行質子照射、電子射線照射等，在漂移層110內引入壽命扼殺劑，由此，能夠形成壽命控制層210C。此時，例如，將對中央部41和外周部42這二者同時進行的照射和僅對中央部41選擇性地進行的照射組合起來，由此，能夠將上述的壽命扼殺劑濃度分布(參照圖9)具體實現。但是， 也可以利用其他方法形成壽命控制層210C。實施方式4
在圖10中示出對實施方式4的IGBT10D進行概述的圖。圖10的圖示仿照圖5。IGBT10D除了具有半導體襯底100D來代替半導體襯底100C (參照圖7)這一點以外，具有基本上與IGBT10C (參照圖7)相同的結構。半導體襯底100D除了包括壽命控制層 210D來代替壽命控制210C (參照圖7)這一點之外，具有基本上與半導體襯底100C相同的結構。在圖11中，示出對壽命控制層210D進行概述的立體圖。在圖11中，從襯底100D 中去掉壽命控制層210D進行圖示。從圖10以及圖11可知，壽命控制層210D具有存在于中央部41但不存在于外周部42的形狀。此外，在圖11中，利用雙點劃線輔助性地示出壽命控制層210D存在的深度范圍的外周部42的輪廓。此處，在壽命控制層210D內，壽命扼殺劑濃度均勻。壽命控制層210D的其他樣態基本上與壽命控制層210C (參照圖7)相同。根據具有上述形狀的壽命控制層210D，從集電極層200向漂移層110注入的空穴的密度在中央部41比外周部42低。由此，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制部300D (參照圖11)由壽命控制層200D構成。根據這樣的電阻控制結構300D，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10D也能夠利用已知的各種處理進行制造。例如，選擇性地僅對中央部41照射質子等，由此，能夠形成壽命控制層200D。但是，也能夠利用其他方法形成壽命控制層 200D。實施方式5
在圖12中示出對實施方式5的IGBT10E進行概述的縱剖面圖。IGBT10E除了包含半導體襯底100E來代替半導體襯底100A (參照圖2)這一點之外，具有基本上與IGBT10A (參照圖1以及圖2)相同的結構。半導體襯底100E除了包含集電極層200來代替集電極層200A (參照圖2)這一點、以及包含緩沖層190E來代替緩沖層190 (參照圖2)這一點之外，具有基本上與半導體襯底100A相同的結構。此外，關于集電極層200，由于在實施方式3中已經進行了敘述，所以，此處省略重復的說明。在圖13中，示出對緩沖層190E進行概述的立體圖。在圖13中，從襯底100E中去掉緩沖層190E進行圖示。此外，在圖14中，示出對通過中央部41的縱剖面的緩沖層190E 的雜質濃度分布進行概述的圖。如圖13以及圖14所述，緩沖層190E大致區分為存在于中央部41的部分191和存在于外周部42的部分192。特別是，相當于中央部41的部分191的雜質濃度設定得比相當于外周部42的部分192的雜質濃度高(參照圖14)。即，緩沖層190E的雜質濃度在中央部41比外周部42高。緩沖層190E的其他樣態基本上與緩沖層190 (參照圖2)相同。此外，在圖14中示例出兩部分191、192的雜質濃度急劇變化的分布，但是，這樣的變化也可以具有傾斜。此外，此處示例出高濃度部分191和地濃度部分192這二者是N+型的情況，但是，例如，對于低濃度部分192，能夠采用成為N型的濃度范圍，對于高濃度部分 191，能夠采用成為N+型的濃度范圍。具有上述雜質濃度分布的緩沖層190E設置在集電極層200和漂移層110之間，由此，從集電極層200向漂移層110注入的空穴的注入效率在中央部41比外周部42低。由此，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。S卩，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300E (參照圖13)由緩沖層190E構成。根據這樣的電阻控制結構300E，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10E也能夠利用已知的各種處理進行制造。例如，將對中央部41和外周部42 這二者同時進行的離子注入和僅選擇性地對中央部41進行的離子注入組合，由此，能夠形成緩沖層190E。但是，也可以利用其他方法形成緩沖層190E。實施方式6
在圖15中示出對實施方式6的IGBT10F進行概述的圖。圖15的圖示仿照圖5。IGBT10F除了包括半導體襯底100F來代替半導體襯底100E (參照圖12)這一點之外，具有基本上與IGBT10E (參照圖12)相同的結構。半導體襯底100F除了包括緩沖層 190F來代替緩沖層190E (參照圖12)這一點之外，具有基本上與半導體襯底100E相同的結構。在圖16中示出對緩沖層190F進行概述的立體圖。在圖16中，從襯底100F中去掉緩沖層190F進行圖示。由圖15以及圖16可知，緩沖層190F具有存在于中央部41而不存在于外周部42的形狀。此外，在圖16中，以雙點劃線輔助性地示出緩沖層190F存在的深度范圍的外周部42的輪廓。此處，在緩沖層190F內，雜質濃度均勻。緩沖層190F的其他樣態基本上與緩沖層190、190E (參照圖2以及圖12)相同。此外，在不存在緩沖層190F的外周部42，漂移層110延伸到集電極層200 (參照圖15的左側下部分的圖)。具有上述形狀的緩沖層190F設置在集電極層200和漂移層110之間，由此，從集電極層200向漂移層110注入的空穴的注入效率在中央部41比外周部42低。由此，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央比41比外周部42高的電阻控制結構300F(參照圖16)由緩沖層190F構成。根據這樣的電阻控制結構300F，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10F也能夠利用已知的各種處理進行制造。例如，能夠通過選擇性地僅對中央部41進行離子注入來形成緩沖層190F。但是，也可以利用其他方法形成緩沖層190F。實施方式7
在圖17中示出對實施方式7的IGBT10G進行概述的縱剖面圖。IGBT10G除了包括半導體襯底100G來代替半導體襯底100A (參照圖2)這一點之外，具有基本上與IGBT10A (參照圖1以及圖2)相同的結構。半導體襯底100G除了具有集電極層200來代替集電極層200A (參照圖2)這一點以及包括載流子蓄積層120G來代替載流子蓄積層120 (參照圖2)這一點之外，具有基本上與半導體襯底100A相同的結構。此外，關于集電極層200，已經在實施方式3中進行了敘述(參照圖7)，所以，此處省略重復的說明。在圖18中，示出對載流子蓄積層120G進行概述的立體圖。在圖18中，從襯底100G 中去掉載流子蓄積層120G進行圖示。此外，在圖19中，示出對通過中央部41的縱剖面的載流子蓄積層120G的雜質濃度分布進行概述的圖。如圖18以及圖19所示，載流子蓄積層120G大致區分為存在于中央部41內的部分121和存在于外周部42的部分122。特別是，相當于中央部41的部分121的雜質濃度設定得比相當于外周部42的部分122的雜質濃度低(參照圖19)。即，載流子蓄積層120G的雜質濃度在中央部41比外周部42低。載流子蓄積層120G的其他樣態基本上與載流子蓄積層120 (參照圖2)相同。此外，在圖19中示例出兩部分121、122的雜質濃度急劇變化的分布，但是，這樣的變化也可以具有傾斜。此外，此處示出低濃度部分121和高濃度部分122這二者為N+型的情況，但是，例如，對于低濃度部分121，能夠采用成為N型的濃度范圍，對于高濃度部分 122，能夠采用成為N+型的濃度范圍。根據具有上述雜質濃度分布的載流子蓄積層120G，在載流子蓄積層120中蓄積從集電極層200向漂移層110注入的空穴的載流子蓄積效果在中央部41比外周部42低。載流子蓄積效果越低，針對在襯底厚度方向103流動的電流的電阻越大，所以，該電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41 比外周部42高的電阻控制結構300G (參照圖18)由載流子蓄積層120G構成。根據這樣的電阻控制結構300G，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。
IGBT10G也能夠利用已知的各種處理進行制造。例如，載流子蓄積層120G能夠通過將同時對中央部41和外周部42進行的離子注入和選擇性地僅對外周部42進行的離子注入組合來形成。但是，也可以利用其他方法形成載流子蓄積層120G。實施方式8
在圖20中示出對實施方式8的IGBT10H進行概述的圖。圖20的圖示仿照圖5。IGBT10H除了包括半導體襯底100H來代替半導體襯底100G (參照圖17)這一點之外，具有基本上與半導體襯底IOG (參照圖17)相同的結構。半導體襯底100H除了包括載流子蓄積層120H來代替載流子蓄積層120G (參照圖17)這一點之外，具有基本上與半導體襯底100G相同的結構。圖21示出對載流子蓄積層120H進行概述的立體圖。在圖21中，從襯底100H中去掉載流子蓄積層120H進行圖示。從圖20以及圖21可知，載流子蓄積層120H做成存在于外周部42而不存在于中央部41的形狀。此處，在載流子蓄積層120H內，雜質濃度均勻。 載流子蓄積層120H的其他樣態基本上與載流子蓄積層120、120G (參照圖2以及圖17)相同。此外，在不存在載流子蓄積層120H的中央部41，漂移層110延伸到基極層130(參照圖20的左側上部分的圖)。根據具有上述形狀的載流子蓄積層120H，在載流子蓄積層120H中對從集電極層 200向漂移層110注入的空穴進行蓄積的載流子蓄積效果在中央部41比外周部42低。載流子蓄積效果越低，針對在襯底厚度方向103流動的電流的電阻越大，所以，該電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41 比外周部42高的電阻控制結構300H (參照圖21)由載流子蓄積層120H構成。根據這樣的電阻控制結構300H，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10H也能夠利用已知的各種處理進行制造。例如，載流子蓄積層120H能夠通過選擇性地僅對外周部42進行離子注入來形成。但是，也可以利用其他方法形成載流子蓄積層120H。實施方式9
在圖22中示出對實施方式9的IGBT10J進行概述的縱剖面圖。IGBT10J除了包括半導體襯底100J來代替半導體襯底100A (參照圖2)這一點之外，具有基本上與IGBT10A (參照圖1以及圖2)相同的結構。半導體襯底100J除了包括集電極層200來代替集電極層200A (參照圖2)這一點以及包括基極層130J來代替基極層130 (參照圖2)這一點之外，具有基本上與半導體襯底100A相同的結構。此外，關于集電極層200，已經在實施方式3中進行了敘述(參照圖7)，所以，此處省略重復說明。在圖23中示出對基極層130J進行概述的立體圖。在圖23中，從襯底100J中去掉基極層130J進行圖示。此外，在圖M中，示出對通過中央部41的縱剖面的基極層130J 的雜質濃度分布進行概述的圖。如圖23以及圖M所示，基極層130J大致區分為存在于中央部41的部分131和存在于外周部42的部分132。特別是，相當于中央部41的部分131的雜質濃度設定得比相當于外周部42的部分132的雜質濃度高(參照圖M)。即，基極層130J的雜質濃度在中央部41比外周部42高。S卩，基極層130J的其他樣態基本上與基極層130 (參照圖2)相同。此外，在圖M中，示例出兩部分131、132的雜質濃度分布急劇變化的分布，但是， 這樣的變化也可以具有傾斜。此外，此處示例出高濃度部分131和低濃度部分132這二者是P型的情況，但是，例如，對于低濃度部分132，能夠采用一般稱作低濃度的P—型的濃度范圍，對于高濃度部分131，能夠采用成為P型的濃度范圍。根據具有上述雜質濃度分布的基極層130J(換言之，溝道形成半導體層130J)，MIS 型開關元件180的閾值電壓在中央部41比外周部42高。換言之，相同的施加電壓下的MIS 型開關元件180的溝道電阻在中央部41比外周部42高。由此，針對在襯底厚度方向103 流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300J(參照圖23)由基極層130J 構成。根據這樣的電阻控制結構300J，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。IGBT10J也能夠利用已知的各種處理進行制造。例如，能夠通過將對中央部41和外周部42這二者同時進行的離子注入和選擇性地僅對中央部41進行的離子注入組合而形成基極層130J。但是，也能夠利用其他方法形成基極層130J。實施方式10
構成上述的電阻控制結構300A等的各種要素能夠進行各種組合。例如，在圖25的縱剖面圖所示例的IGBT10K中，半導體襯底100K包括上述的集電極層200A以及壽命控制層 210C。S卩，該IGBT10K的電阻控制結構300K包括集電極層200A和壽命控制層210C而構成。根據這樣的電阻控制結構300K，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。此外，也能夠將構成上述的電阻控制結構300A等的各種要素組合三種以上。此外，在利用集電極層200A、200B、壽命控制層210C、210D、緩沖層190E、190F中的一個或者多個構成電阻控制結構的情況下，開關元件180側的樣態在中央部41和外周部42 中相同，所以，在開關時，能夠防止產生局部的電流集中。實施方式11
在上述中，作為功率用半導體裝置，示例了 IGBT。在實施方式11、12中，作為功率用半導體裝置的其他例子，舉出功率MISFET (Field Effect Transistor)。此外，對于MISFET 來說，在柵極絕緣膜是氧化膜的情況下，特別地稱作M0SFET。在圖26中，示出對實施方式11的功率MISFET (以下有時也簡稱為“MISFET”)10L 進行概述的縱剖面圖。MISFET10L除了包括半導體襯底100L來代替半導體襯底100A (參照圖2)這一點之外，具有基本上與IGBT10A (參照圖1以及圖2)相同的結構。半導體襯底 100L除了不包括集電極層200A以及載流子蓄積層120這一點、以及包含漏極層220L (對應于“第三半導體層”)來代替緩沖層190這一點之外，具有基本上與半導體襯底100A相同的結構。此處，仿照IGBT的要素和MISFET的要素的一般的對應，在MISFET中，將IGBT中的發射基層140、發射極電極254以及集電極電極256稱作源極層140、源極電極254以及漏極電極256。
此外，由于不象上述那樣設置有集電極層200A(參照圖2)，所以，漏極層220L從漂移層Iio延伸到襯底100L的另一個主面102，并且，與漏極電極256相接觸。此外，由于不像上述那樣設置有載流子蓄積層120 (參照圖2)，所以，漂移層110和基極層130相接觸。漏極層220L是位于漂移層110和襯底100L的另一個主面102之間并且將襯底厚度方向103作為自身的厚度方向擴展的層。換言之，對于漏極層220L來說，在襯底厚度方向103，相對于漂移層110，位于另一個主面102側，在該厚度方向103，與漂移層110相面對。漏極層220L是從漂移層110連續的層，并且，到達另一個主面102。此處，示例出漏極層220L在襯底整體上擴展的情況。根據這樣的例子，漏極層220L在設置于元件部31上的多個MISFET單位元件中擴展，并且，被這些單位元件共有。此外，根據該例子，漏極層220L 具有在中央部41和外周部42都存在的形狀。此處，示例出漏極層220L的導電類型是N型的情況，更具體地說，示例出漏極層 220L的雜質濃度比漂移層110高并且是N+型層的情況。在圖27中，示出對漏極層220L進行概述的立體圖。在圖27中從襯底100L中去掉漏極層220L進行圖示。此外，在圖28中，示出對通過中央部41的縱剖面的漏極層220L 的雜質濃度分布進行概述的圖。如圖27以及圖觀所示，漏極層220L大致區分為存在于中央部41的部分221和存在于外周部42的部分222。特別是，相當于中央部41的部分221的雜質濃度設定得比相當于外周部42的部分222的雜質濃度低(參照圖觀)。即，漏極層220L的雜質濃度在中央部41比外周部42低。此外，在圖28中示例出兩部分221、222的雜質濃度急劇變化的分布，但是，這樣的變化也可以有傾斜。此外，此處示例出低濃度部分221和高濃度部分222這二者是N+型的情況，但是，例如，對于低濃度部分221，能夠采用成為N型的濃度范圍，對于高濃度部分 222，能夠采用成為N+型的濃度范圍。在具有上述雜質濃度的漏極層220L中，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300L (參照圖27)由漏極層220L構成。根據這樣的電阻控制結構300L，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。MISFET10L也能夠利用已知的各種處理進行制造。例如，漏極層220L能夠通過將對中央部41和外周部42這二者同時進行的離子注入和選擇性地僅對外周部42進行的離子注入組合而形成。但是，也可以利用其他方法形成漏極層220L。此外，例如，也能夠將漏極層220L和上述基極層130J (參照圖22)組合而構成電阻控制結構。實施方式12
在圖四中，示出對實施方式12的功率M0SFET10M進行概述的圖。圖四的圖示仿照圖5。MOSFETIOM除了包括半導體襯底100M來代替半導體襯底100L (參照圖26)這一點之外，具有基本上與MISFET10L (參照圖26)相同的結構。半導體襯底100M除了包括漏極層220M來代替漏極層220L (參照圖26)這一點之外，具有基本上與半導體襯底100L相同的結構。在圖30中，示出對漏極層220M進行概述的立體圖。在圖30中從襯底100M中去掉漏極層220M進行圖示。如圖四以及圖30可知，漏極層220M作成存在于外周部42而不存在于中央部41的形狀。此處，在漏極層220M內，雜質濃度均勻。漏極層220M的其他樣態基本上與漏極層220L (參照圖26)相同。此外，在不存在漏極層220M的中央部41中，漂移層110延伸到襯底100M的另一個主面102，并且，與漏極電極256相接觸(參照圖四的左側上部分的圖)。在具有上述形狀的漏極層220M中，針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高。即，用于使針對在襯底厚度方向103流動的電流的電阻在中央部41比外周部42高的電阻控制結構300M (參照圖30)由漏極層220M構成。根據這樣的電阻控制結構300M，也能夠得到與電阻控制結構300A (參照圖3)相同的效果。MISFET10M也能夠利用已知的各種處理進行制造。例如，漏極層220M也能夠通過選擇性地僅對外周部42進行離子注入來形成。但是，也可以利用其他方法形成漏極層 220M。此外，例如，也能夠將漏極層220M和上述基極層130J (參照圖22)組合來構成電阻控制結構。實施方式廣12的變形例
在上述中示例出開關元件180是所謂的溝槽柵極型的情況。相對于此，也能夠將開關元件180變形成柵極絕緣膜160以及柵極電極170不使用溝槽150而層疊在主面101上的結構的所謂的平面柵極型。即便采用平面柵極型開關元件，也能夠得到上述各種效果。實施方式13
在上述中，作為功率用半導體裝置，示例出IGBT以及功率MISFET。在實施方式13中， 作為功率用半導體裝置的進一步的例子，舉出功率二極管(以下有時簡稱為“二極管”)。在圖31中，示出對實施方式13的二極管ION進行概述的縱剖面圖。根據圖31 的例子，二極管ION包括半導體襯底100N、陰極電極沈4、陽極電極沈6。此外，在半導體襯底100N內形成有漂移層110 (對應于“第一半導體層”)、陰極層230 (對應于“第三半導體層”)、陽極層MO (對應于“第二半導體層”)。此外，關于漂移層110，與實施方式1同樣地設置(參照圖2)，所以，此處省略重復說明。陰極層230是位于漂移層110和襯底100N的一個主面101之間并且將襯底厚度方向103作為自身的厚度方向而擴展的層。換言之，對于陰極層230來說，在襯底厚度方向 103，相對于漂移層110，位于一個主面101側，在該厚度方向103，與漂移層110相面對。陰極層230從漂移層110連續，并且，到達一個主面101。此處，示例出陰極層230的導電類型是N型的情況，更具體地說，示例出陰極層230的雜質濃度比漂移層110高并且是N+型層的情況。陽極層240是位于漂移層110和襯底100N的另一個主面102之間并且將襯底厚度方向103作為自身的厚度方向而擴展的層。換言之，對于陽極層240來說，在襯底厚度方向103，相對于漂移層110，位于另一個主面102側，在該厚度方向103，與漂移層110相面對。陽極層240從漂移層110連續，并且，到達另一個主面102。此處，示例出陽極層240的導電型是P型的情況，更具體地說，示例出是P+型層的情況。陰極電極264配置在襯底100N的一個主面101上，并且，與陰極層230相接觸。此外，陽極電極266配置在襯底100N的另一個主面102上，并且，與陽極層240相接觸。在這樣的二極管ION中，例如，對于陽極層對0，采用上述集電極層200A (參照圖 2 圖4)的雜質濃度分布或者上述集電極層200B (參照圖5以及圖6)的形狀，由此，能夠以陽極層240構成電阻控制結構。或者，在漂移層110中引入上述壽命控制層210C (參照圖r圖9)或者上述壽命控制層210D (參照圖10以及圖11)，由此，能夠構成電阻控制結構。或者，在漂移層110和陽極層240之間追加上述緩沖層190E (參照圖12 圖14) 或者上述緩沖層190F (參照圖15以及圖16)，由此，能夠構成電阻控制結構。或者，對于陰極層230，也可以采用上述載流子蓄積層120G (參照圖17 圖19)的雜質濃度分布或者上述載流子蓄積層120H (參照圖20以及圖21)的形狀。根據該例子，能夠以陰極層230構成電阻控制結構。此外，在功率二極管ION中，也可以組合各種要素形成電阻控制結構。功率二極管ION也能夠利用已知的各種處理進行制造。此時，例如，能夠采用上述集電極層200A等的形成方法。實施方式廣13的變形例
此外，只要不彼此矛盾，能夠適當組合上述的各種方式。
權利要求
1.一種功率用半導體裝置，具有半導體襯底，并且，在所述半導體襯底的厚度方向流過電流，其特征在于，所述半導體襯底具有電阻控制結構，該電阻控制結構以如下方式構成針對所述電流的電阻在所述半導體襯底的中央部比所述半導體襯底的外周部高。
2.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對，所述第二半導體層的雜質濃度在所述中央部比所述外周部低， 所述電阻控制結構包括所述第二半導體層而構成。
3.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對，所述第二半導體層具有存在于所述外周部而不存在于所述中央部的形狀， 所述電阻控制結構包括所述第二半導體層而構成。
4.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；壽命控制層，設置在所述第一半導體層內，并且，在所述厚度方向上與所述第二半導體層相面對，所述壽命控制層的壽命扼殺劑濃度在所述中央部比所述外周部高， 所述電阻控制結構包括所述壽命控制層而構成。
5.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；壽命控制層，設置在所述第一半導體層內，并且，在所述厚度方向上與所述第二半導體層相面對，所述壽命控制層具有存在于所述中央部而不存在于所述外周部的形狀， 所述電阻控制結構包括所述壽命控制層而構成。
6.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；第一導電類型的緩沖層，設置在所述第一半導體層和所述第二半導體層之間，并且，具有比所述第一半導體層高的雜質濃度， 所述緩沖層的雜質濃度在所述中央部比所述外周部高， 所述電阻控制結構包括所述緩沖層而構成。
7.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；第一導電類型的緩沖層，設置在所述第一半導體層和所述第二半導體層之間，并且，具有比所述第一半導體層高的雜質濃度， 所述緩沖層具有存在于所述中央部而不存在于所述外周部的形狀， 所述電阻控制結構包括所述緩沖層而構成。
8.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；第一導電類型的載流子蓄積層，在所述厚度方向上，在所述第二半導體層的相反側與所述第一半導體層相面對，并且，具有比所述第一半導體層高的雜質濃度，所述載流子蓄積層的雜質濃度在所述中央部比所述外周部低， 所述電阻控制結構包括所述載流子蓄積層而構成。
9.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；第一導電類型的載流子蓄積層，在所述厚度方向上，在所述第二半導體層的相反側與所述第一半導體層相面對，并且，具有比所述第一半導體層高的雜質濃度，所述載流子蓄積層具有存在于所述外周部而不存在于所述中央部的形狀， 所述電阻控制結構包括所述載流子蓄積層而構成。
10.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第一導電類型的第三半導體層，在所述厚度方向上與所述第一半導體層相面對，并且，具有比所述第一半導體層高的雜質濃度，所述第一半導體層以及所述第三半導體層分別構成MISFET的漂移層以及漏極層， 所述漏極層的雜質濃度在所述中央部比所述外周部低， 所述電阻控制結構包括所述漏極層而構成。
11.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第一導電類型的第三半導體層，在所述厚度方向上與所述第一半導體層相面對，并且，具有比所述第一半導體層高的雜質濃度，所述第一半導體層以及所述第三半導體層分別構成MISFET的漂移層以及漏極層， 所述漏極層具有存在于所述外周部而不存在于所述中央部的形狀， 所述電阻控制結構包括所述漏極層而構成。
12.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具備具有MIS結構并且對所述電流的通/斷進行控制的多個開關元件，所述MIS結構具有溝道形成半導體層，該溝道形成半導體層是形成溝道的半導體層， 并且雜質濃度在所述中央部比所述外周部高，所述電阻控制結構包括所述溝道形成半導體層而構成。
13.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；第一導電類型的第三半導體層，在所述厚度方向上，在所述第二半導體層的相反側與所述第一半導體層相面對，并且，具有比所述第一半導體層高的雜質濃度，所述第二半導體層以及所述第三半導體層分別構成二極管的陽極層以及陰極層，所述陰極層的雜質濃度在所述中央部比所述外周部低，所述電阻控制結構包括所述陰極層而構成。
14.如權利要求1所述的功率用半導體裝置，其特征在于，所述半導體襯底具有第一導電類型的第一半導體層；第二導電類型的第二半導體層，在所述厚度方向上與所述第一半導體層相面對；第一導電類型的第三半導體層，在所述厚度方向上，在所述第二半導體層的相反側與所述第一半導體層相面對，并且，具有比所述第一半導體層高的雜質濃度，所述第二半導體層以及所述第三半導體層分別構成二極管的陽極層以及陰極層， 所述陽極層具有存在于所述外周部而不存在于所述中央部的形狀， 所述電阻控制結構包括所述陰極層而構成。
全文摘要
本發明提供一種能夠抑制襯底中央部的溫度上升的功率用半導體裝置。功率用半導體裝置(10A)具有半導體襯底(100A)，在半導體襯底(100A)的厚度方向(103)流過電流。半導體襯底(100A)包括以如下方式構成的電阻控制結構針對上述電流的電阻在半導體襯底(100A)的中央部比半導體襯底(100A)的外周部高。
文檔編號H01L29/36GK102299172SQ20111011057
公開日2011年12月28日 申請日期2011年4月29日 優先權日2010年6月23日
發明者羽鳥憲司 申請人:三菱電機株式會社