專利名稱：功率mos管及其制造方法
技術領域：
本發明涉及半導體制造工藝，尤其涉及一種功率MOS管及其制造方法。
背景技術：
圖1所示為現有技術的功率MOS管的剖視圖，所述功率MOS管包括漏區101，形成于所述漏區101上的體區102，設置在所述體區102和漏區101中的U型柵極溝槽103，設置在所述U型柵極溝槽103的側壁及底端的U型柵氧化層104，填充所述U型柵極溝槽103 形成的U型柵極105，以及設置在所述U型柵極溝槽103兩側、所述體區102表面下方的源區 106。圖2所示為上述功率MOS管的制造流程圖，現有技術的功率MOS管的制造方法包括以下步驟步驟S101，提供重摻雜的半導體襯底，在所述襯底的表面上形成外延層，通過輕摻雜在所述外延層中形成所述漏區101 ；所述漏區101的摻雜類型與所述襯底的摻雜類型相同；步驟S102，通過干法刻蝕在所述漏區101及外延層中形成柵極溝槽；此時，所述柵極溝槽的側壁垂直于所述柵極溝槽的底端，即所述柵極溝槽的底部為直角；步驟S103，在所述外延層的表面、所述柵極溝槽的側壁以及底端上熱氧化生長犧牲氧化層，圓角化所述柵極溝槽底部的角，再去除所述犧牲氧化層，形成所述U型柵極溝槽 103 ；步驟S10，在所述外延層的表面、所述U型柵極溝槽103的側壁以及底端上熱氧化生長柵氧化層；在所述U型柵極溝槽103內，所述柵氧化層的形狀與所述U型柵極溝槽103的形狀相同，形成所述U型柵氧化層104 ；步驟S105，在所述柵氧化層的表面上淀積多晶硅，所述多晶硅填充所述U型柵極溝槽103 ；步驟S106，去除所述外延層表面以及所述U型柵極溝槽103頂部的所述多晶硅和所述柵氧化層，在所述U型柵極溝槽103內形成U型柵極105 ；步驟S107，通過離子注入在所述外延層表面下方、所述漏極101上摻雜形成所述體區102，所述體區102的摻雜類型與所述漏區101的摻雜類型相反；步驟S108，通過重摻雜在所述體區102的表面下方、所述U型柵極溝槽103的兩側形成所述源區106，所述源區106的摻雜類型與所述漏區101的摻雜類型相同。如上所述，在現有技術的功率MOS管中，所述U型柵極105與所述漏區101最接近的面為整個U型柵極105的底端面，由于所述U型柵極105的底端面的柵氧化層較薄，當襯底施加高電壓時，U型柵極溝槽底部的電力線最密集，因此在U型溝槽底部電場最強，使得功率MOS管容易在U型溝槽底部發生雪崩擊穿，從而造成擊穿電壓小的問題。
發明內容
本發明的目的在于提供一種功率MOS管及其制造方法，通過減小U型溝槽底部的電場分布，并均勻化U型溝槽與漏區界面處的電場分布，從而提高功率MOS管的擊穿電壓。為了達到上述的目的，本發明提供一種功率MOS管，包括漏區、形成于所述漏區上的體區，設置在所述體區和漏區中的U型柵極溝槽，設置在所述U型柵極溝槽的側壁及底端的柵氧化層，填充所述U型柵極溝槽形成的柵極，以及設置在所述U型柵極溝槽兩側、所述體區表面下方的源區，所述漏區內、緊鄰所述U型柵極溝槽的底部設有浮置環，所述U型柵極溝槽底部的柵氧化層的表面近似呈V型，所述柵極的底端面為V型端面。上述功率MOS管，其中，在所述體區與所述漏區的交界處形成PN結，所述柵極的V 型底端面的最高點位于所述PN結的下方。上述功率MOS管，其中，所述柵極的V型底端面的最高點與所述PN結之間的間距為 0. 15 0. 5um。本發明提供的另一技術方案是一種功率MOS管的制造方法，包括以下步驟在形成有漏區的襯底上形成U型柵極溝槽；圓角化所述柵極溝槽底部的角，形成U型柵極溝槽， 并對所述U型柵極溝槽底部附近的漏區進行摻雜，形成漏區內的摻雜帶；通過多次淀積氧化層，并在每次淀積氧化層后刻蝕掉部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層；在所述襯底的表面、所述U型柵極溝槽的側壁以及所述具有窄槽的氧化層的表面上生長熱氧化生長新氧化層，同時所述漏區內的摻雜帶在熱氧化過程中被退火形成浮置環，所述新氧化層與所述具有窄槽的氧化層共同形成柵氧化層，所述U型柵極溝槽底部的柵氧化層的表面近似呈V型；淀積多晶硅填充所述U型柵極溝槽，形成柵極。上述功率MOS管的制造方法，其中，所述圓角化所述柵極溝槽底部的角，形成U型柵極溝槽，并在所述漏區內、緊貼所述U型柵極溝槽的底部形成浮置環具體包括以下步驟 在所述外延層的表面、所述柵極溝槽的側壁和底端上熱氧化生長犧牲氧化層，圓角化所述柵極溝槽底部的角；采用離子注入法對所述柵極溝槽底部附近區域的漏區進行摻雜，摻雜的類型與所述漏區的摻雜類型相反；刻蝕掉所述犧牲氧化層，形成所述U型柵極溝槽；進行退火處理，在所述漏區內、緊貼所述U型柵極溝槽的底部形成所述浮置環。上述功率MOS管的制造方法，其中，在每次淀積氧化層后采用等離子體刻蝕法刻蝕掉部分氧化層。上述功率MOS管的制造方法，其中，所述通過多次淀積氧化層，并在每次淀積氧化層后刻蝕掉部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層具有包括以下步驟淀積第一氧化層填充所述U型柵極溝槽；刻蝕掉所述襯底表面的所述第一氧化層及所述U型柵極溝槽內的部分所述第一氧化層；在所述襯底的表面、所述U型柵極溝槽的側壁以及所述第一氧化層的表面上淀積第二氧化層，所述第二氧化層在所述U型柵極溝槽內形成第一窄槽；刻蝕掉所述襯底表面的所述第二氧化層，以及所述U型柵極溝槽內的部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層。上述功率MOS管的制造方法，其中，淀積的所述第二氧化層的厚度比淀積在所述襯底表面上的所述第一氧化層的厚度小。上述功率MOS管的制造方法，其中，淀積在所述襯底表面上的所述第一氧化層的厚度大于所述U型柵極溝槽寬度的一半。上述功率MOS管的制造方法，其中，所述U型柵極溝槽內被刻蝕掉的所述第一氧化層的厚度大于淀積在所述襯底表面上的所述第一氧化層的厚度。本發明的功率MOS管及其制造方法通過多次淀積并刻蝕氧化層，在U型柵極溝槽的底部形成具有窄槽的氧化層，因此使柵氧化層的表面在U型柵極溝槽的底部近似呈V型， 從而制作出底端面近似呈V型的柵極，那么沿著漏區與柵極的界面，柵氧化層的厚度由上至下逐漸遞增，這種漸變的遞增的柵氧化層的厚度會導致在漏區與柵氧化層的界面處電場均勻分布，從而解決了由于在漏區與柵氧化層的界面的某一處電場過強而發生的提早擊穿問題，因此提高了功率MOS管的擊穿電壓，同時，浮置環有助于降低U型柵極溝槽底部的電力線密度，從而減小了 U型柵極溝槽底部的電場強度，避免在此處提早發生雪崩擊穿，通過上述兩種結構的結合，大大提高了功率MOS管的擊穿電壓；本發明的功率MOS管及其制造方法形成的近似呈V型的柵極大大減小了柵極與漏區最接近面的面積，增加了 U型柵極溝槽底部的柵氧化層的厚度，大大減小了功率MOS管的柵極與漏極之間的寄生電容；本發明的功率MOS管及其制造方法在形成底端面近似呈V型的柵極的步驟中不需要增加光刻板，不增加熱預算。
本發明的功率MOS管及其制造方法由以下的實施例及附圖給出。圖1是現有技術的功率MOS管的剖視圖。圖2是制造現有技術的功率MOS管的流程圖。圖3是本發明功率MOS管的剖視圖。圖4是本發明功率MOS管的制造方法的流程圖。圖5A 圖5J是本發明功率MOS管的制造方法一較佳實施例的流程圖。
具體實施例方式以下將結合圖3 圖5對本發明的功率MOS管及其制造方法作進一步的詳細描述。參見圖3，本發明的功率MOS管包括漏區201、形成于所述漏區201上的體區202， 設置在所述體區202和漏區201中的U型柵極溝槽203，設置在所述U型柵極溝槽203的側壁及底端的柵氧化層205，填充所述U型柵極溝槽203形成的柵極206，設置在所述漏區201 內、緊貼所述U型柵極溝槽203底部的浮置環204，以及設置在所述U型柵極溝槽203兩側、 所述體區202表面下方的源區207，其中，所述U型柵極溝槽203底部的柵氧化層205的表面近似呈V型，所述柵極206的底端面為V型端面。在本發明的功率MOS管中，所述柵氧化層的表面近似呈V型，有效均勻了所述漏區與所述柵極氧化層界面處的電場強度，而所述浮置環有助于降低所述U型柵極溝槽底部的電力線密度，從而減小了所述U型柵極溝槽底部的電場強度，因此，大大提高了功率MOS管的擊穿電壓，同時，近似呈V型的柵極大大減小了柵極與漏區最接近面的面積，增加了 U型柵極溝槽底部的柵氧化層的厚度，大大減小了功率MOS管的柵極與漏極之間的寄生電容。
參見圖4，本發明的功率MOS管的制造方法包括以下步驟步驟S201，在形成有漏區的外延層上形成柵極溝槽；步驟S202，圓角化所述柵極溝槽底部的角，形成U型柵極溝槽，并進行摻雜，在所述U型柵極溝槽底部附近的漏區形成摻雜帶；步驟S203，通過多次淀積氧化層，并在每次淀積氧化層后刻蝕掉部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層；步驟S204，在所述襯底的表面、所述U型柵極溝槽的側壁以及所述具有窄槽的氧化層的表面上熱氧化生長新氧化層，同時所述漏區內的摻雜帶在熱氧化過程中退火形成浮置環，所述新氧化層與所述具有窄槽的氧化層共同形成柵氧化層，所述U型柵極溝槽底部的柵氧化層的表面近似呈V型；步驟S205，淀積多晶硅填充所述U型柵極溝槽，形成柵極，所述柵極的底端面近似
呈V型。本發明的功率MOS管的制造方法通過多次淀積并反刻蝕氧化層，在U型柵極溝槽的底部形成具有窄槽的氧化層，因此使柵氧化層的表面在U型柵極溝槽的底部近似呈V型， 從而制作出底端面近似呈V型的柵極，V型柵極有效均勻了所述漏區與所述柵極氧化層界面處的電場強度，而所述浮置環有助于降低所述U型柵極溝槽底部的電力線密度，從而減小了此處的電場強度，提高了功率MOS管的擊穿電壓，同時，V型柵極也大大減小了柵極與漏區最接近面的面積，增加了 U型柵極溝槽底部的柵氧化層的厚度，從而大大減小了功率 MOS管的柵極與漏極之間的寄生電容。實驗表明，與現有技術的功率MOS管相比，本發明的功率MOS管的擊穿電壓值提高 91%。現以一具體實施例詳細說明本發明的功率MOS管的制造方法本實施例的功率MOS管的制造方法包括以下步驟步驟S201，在形成有漏區201的外延層209上形成柵極溝槽203'，如圖5A所示；步驟S2011，提供一重摻雜的半導體襯底210，在所述襯底210的表面上形成外延層 209 ；步驟S2012，通過輕摻雜在所述外延層209內形成所述漏區201 ；所述漏區201的摻雜類型與所述襯底210的摻雜類型相同；步驟S2013，通過干法刻蝕在所述襯底210及漏區201中形成所述柵極溝槽 203'；此時，所述柵極溝槽203'的側壁垂直于所述柵極溝槽203'的底端，即所述柵極溝槽203'的底部為直角；本實施例中，所述襯底210為N+型半導體襯底，所述漏區201為N—型漏區，所述柵極溝槽203 ‘的深度H為1. 6 2um，例如，所述柵極溝槽203 ‘的深度H為1. 65um ；步驟S202，圓角化所述柵極溝槽203 ’底部的角，形成U型柵極溝槽203，并進行摻雜，在所述U型柵極溝槽底部附近的漏區形成摻雜帶，如圖5B所示；步驟S2021，在所述外延層209的表面、所述柵極溝槽203'的側壁和底端上熱氧化生長犧牲氧化層，圓角化所述柵極溝槽203'底部的角，形成所述U型柵極溝槽203 ；步驟S2022，采用離子注入法進行摻雜，在所述U型柵極溝槽203底部附近的漏區201形成摻雜帶217，所述摻雜帶217的摻雜類型與所述漏區201的摻雜類型相反；本實施例中，對所述U型柵極溝槽203底部附近的漏區201進行P型雜質離子摻雜；步驟S2023，刻蝕掉所述犧牲氧化層；步驟S203，通過多次淀積氧化層，并在每次淀積氧化層后刻蝕掉部分氧化層，在所述U型柵極溝槽203的底部形成具有窄槽的氧化層；步驟S2031，淀積第一氧化層211填充所述U型柵極溝槽203，如圖5C所示；所述U型柵極溝槽203被所述第一氧化層211完全填滿，在所述外延層209的表面也淀積了一定厚度的所述第一氧化層211 ；所述外延層209表面上的所述第一氧化層211 的厚度不宜太薄，該厚度大于所述U型柵極溝槽寬度的一半，因為該厚度太薄就無法填充所述U型柵極溝槽203，在一較佳實施例中，所述U型柵極溝槽寬度為0. 4um,所述外延層 209表面上的所述第一氧化層211的厚度dl為0. 4um ；步驟S2032，刻蝕掉所述外延層209表面的所述第一氧化層211及所述U型柵極溝槽203內的部分所述第一氧化層211，如圖5D所示；例如采用干法刻蝕法刻蝕所述第一氧化層211 ；所述外延層209表面上的所述第一氧化層211被全部刻蝕掉，所述U型柵極溝槽203內一定厚度的所述第一氧化層211被刻蝕掉；所述U型柵極溝槽203內被刻蝕掉的所述第一氧化層211的厚度同樣不宜太薄， 該厚度大于淀積在所述襯底表面上的所述第一氧化層211的厚度，因為該厚度太薄就無法在后續步驟中在所述U型柵極溝槽203內形成窄槽，在一較佳實施例中，所述U型柵極溝槽 203內被刻蝕掉的所述第一氧化層211的厚度Dl為0. 95um ；步驟S2033，在所述外延層209的表面、所述U型柵極溝槽203的側壁以及所述第一氧化層211的表面上淀積第二氧化層212，所述第二氧化層212在所述U型柵極溝槽203 內形成第一窄槽213，如圖5E所示；淀積的所述第二氧化層212不宜太厚，不能將所述U型柵極溝槽203填充滿，而是在所述U型柵極溝槽203內形成第一窄槽213 ；優選的，所述第二氧化層212的厚度d2比步驟S2031中所述外延層209表面上的所述第一氧化層211的厚度dl小，在一較佳實施例中，所述第二氧化層212的厚度d2為 0. 17um ；步驟S2034，刻蝕掉所述外延層209表面的所述第二氧化層212，以及所述U型柵極溝槽203內的部分氧化層，在所述U型柵極溝槽203的底部形成具有第二窄槽214的氧化層215，如圖5F所示；步驟S2034中被刻蝕掉的氧化層的厚度由預先設計的功率MOS管的結構決定(即預先設計的柵極的長度決定)，因此，步驟S2034中所述U型柵極溝槽203內的所述第二氧化層212可能被全部刻蝕掉，并且所述U型柵極溝槽203內的部分所述第一氧化層211也被刻蝕掉；例如采用干刻蝕法刻蝕氧化層；在一較佳實施例中，所述U型柵極溝槽203內被刻蝕掉的氧化層的厚度為1. 024um ；在步驟S2033中形成的窄槽在步驟S2034中被復制下來，以便形成具有近似呈V 型表面的柵氧化層；步驟S204，在所述外延層209的表面、所述U型柵極溝槽203的側壁以及所述氧化層212的表面上熱氧化生長第三氧化層，所述第三氧化層與所述氧化層215共同形成柵氧化層205，所述U型柵極溝槽203底部的柵氧化層205的表面近似呈V型，熱氧化生長所述第三氧化層，所述摻雜帶217在熱氧化的過程中即被退火形成所述浮置環204，如圖5G所示；所述第三氧化層的厚度由預先設計的功率MOS管的結構決定；所述U型柵極溝槽203底部的柵氧化層205的表面近似呈V型；所述浮置環204有助于降低所述U型柵極溝槽203底部的電力線密度；步驟S205，在所述柵氧化層205的表面上淀積多晶硅216，所述多晶硅216填充所述U型柵極溝槽203，如圖5H所示；接著，拋光所述外延層209表面以及所述U型柵極溝槽203頂部的所述多晶硅216 和所述柵氧化層205，在所述U型柵極溝槽203內形成柵極206，所述柵極206的底端面近似呈V型，如圖51所示；所述柵極206的底端面近似呈V型，V型柵極有效均勻了所述漏區與所述柵極氧化層界面處的電場強度；然后，通過摻雜在所述外延層209中形成體區202和源區207，如圖5J所示；所述體區202的摻雜類型與所述漏區201的摻雜類型相反，所述源區207的摻雜類型與所述漏區201的摻雜類型相同，本實施例中，所述體區202為P型體區，所述源區 207N型源區，形成所述體區202和源區207的步驟與現有技術相同，在此不詳細描述，但是本領域技術人員應是知曉的；在所述體區202與所述漏區201的交界處形成PN結，所述柵極206的V型底端面的最高點位于該PN結的下方，該最高點與該PN結之間的間距d3為0. 15 0. 5um。綜上所述，本實施例的功率MOS管的制造方法在形成底端面近似呈V型的柵極的步驟(步驟S2031 步驟S234)中不需要增加光刻板，不增加熱預算。
權利要求
1.一種功率MOS管，包括漏區、形成于所述漏區上的體區，設置在所述體區和漏區中的 U型柵極溝槽，設置在所述U型柵極溝槽的側壁及底端的柵氧化層，填充所述U型柵極溝槽形成的柵極，以及設置在所述U型柵極溝槽兩側、所述體區表面下方的源區，其特征在于， 所述漏區內、緊鄰所述U型柵極溝槽的底部設有浮置環，所述U型柵極溝槽底部的柵氧化層的表面近似呈V型，所述柵極的底端面為V型端面。
2.如權利要求1所述的功率MOS管，其特征在于，在所述體區與所述漏區的交界處形成 PN結，所述柵極的V型底端面的最高點位于所述PN結的下方。
3.如權利要求2所述的功率MOS管，其特征在于，所述柵極的V型底端面的最高點與所述PN結之間的間距為0. 15 0. 5um。
4.如權利要求1 3中任一權利要求所述的功率MOS管，其特征在于，所述浮置環的摻雜類型與所述源區的摻雜類型相反。
5.一種功率MOS管的制造方法，其特征在于，包括以下步驟在形成有漏區的襯底上形成U型柵極溝槽；圓角化所述柵極溝槽底部的角，形成U型柵極溝槽，并對所述U型柵極溝槽底部附近的漏區進行摻雜，形成漏區內的摻雜帶；通過多次淀積氧化層，并在每次淀積氧化層后刻蝕掉部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層；在所述襯底的表面、所述U型柵極溝槽的側壁以及所述具有窄槽的氧化層的表面上熱氧化生長新氧化層，其中熱氧化的過程同時即是對所述漏區內的摻雜帶退火的過程，并且熱氧化層生長完成后在所述溝槽底部的漏區內最終形成浮置環，所述新氧化層與所述具有窄槽的氧化層共同形成柵氧化層，所述U型柵極溝槽底部的柵氧化層的表面近似呈V型；淀積多晶硅填充所述U型柵極溝槽，形成柵極。
6.如權利要求5所述的功率MOS管的制造方法，其特征在于，所述圓角化所述柵極溝槽底部的角，形成U型柵極溝槽，并在所述漏區內、緊貼所述U型柵極溝槽的底部形成浮置環具體包括以下步驟在所述外延層的表面、所述柵極溝槽的側壁和底端上熱氧化生長犧牲氧化層，圓角化所述柵極溝槽底部的角；采用離子注入法對所述柵極溝槽底部附近區域的漏區進行摻雜，摻雜的類型與所述漏區的摻雜類型相反；刻蝕掉所述犧牲氧化層，形成所述U型柵極溝槽；進行退火處理，在所述漏區內、緊貼所述U型柵極溝槽的底部形成所述浮置環。
7.如權利要求5所述的功率MOS管的制造方法，其特征在于，在每次淀積氧化層后采用等離子體刻蝕法刻蝕掉部分氧化層。
8.如權利要求5、6或7所述的功率MOS管的制造方法，其特征在于，所述通過多次淀積氧化層，并在每次淀積氧化層后刻蝕掉部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層具有包括以下步驟淀積第一氧化層填充所述U型柵極溝槽；刻蝕掉所述襯底表面的所述第一氧化層及所述U型柵極溝槽內的部分所述第一氧化層；在所述襯底的表面、所述U型柵極溝槽的側壁以及所述第一氧化層的表面上淀積第二氧化層，所述第二氧化層在所述U型柵極溝槽內形成第一窄槽；刻蝕掉所述襯底表面的所述第二氧化層，以及所述U型柵極溝槽內的部分氧化層，在所述U型柵極溝槽的底部形成具有窄槽的氧化層。
9.如權利要求8所述的功率MOS管的制造方法，其特征在于，淀積的所述第二氧化層的厚度比淀積在所述襯底表面上的所述第一氧化層的厚度小。
10.如權利要求8所述的功率MOS管的制造方法，其特征在于，淀積在所述襯底表面上的所述第一氧化層的厚度大于所述U型柵極溝槽寬度的一半。
11.如權利要求8所述的功率MOS管的制造方法，其特征在于，所述U型柵極溝槽內被刻蝕掉的所述第一氧化層的厚度大于淀積在所述襯底表面上的所述第一氧化層的厚度。
全文摘要
本發明涉及功率MOS管及其制造方法，所述功率MOS管包括漏區、形成于所述漏區上的體區，設置在所述體區和漏區中的U型柵極溝槽，設置在所述U型柵極溝槽的側壁及底端的柵氧化層，填充所述U型柵極溝槽形成的柵極，以及設置在所述U型柵極溝槽兩側、所述體區表面下方的源區，所述漏區內、緊鄰所述U型柵極溝槽的底部設有浮置環，所述U型柵極溝槽底部的柵氧化層的表面近似呈V型，所述柵極的底端面為V型端面。本發明的功率MOS管及其制造方法通過U型柵極溝槽底部V型氧化層和漏區內浮置環的設置，使得U型溝槽側壁的電場均勻分布，從而提高功率MOS管的擊穿電壓。
文檔編號H01L29/78GK102184959SQ201110103148
公開日2011年9月14日 申請日期2011年4月25日 優先權日2011年4月25日
發明者吳小利, 茍鴻雁 申請人:上海宏力半導體制造有限公司