專利名稱：半導體裝置及具有該半導體裝置的半導體封裝結構的制作方法
技術領域：
本發明關于一種半導體裝置及具有該半導體裝置的半導體封裝結構，詳言之，關于一種具有球下金屬平面的半導體裝置及具有該半導體裝置的半導體封裝結構。
背景技術：
在一已知半導體裝置(例如，一晶粒或一中介基板(Interposer))中，至少一接地平面或電源平面形成于一重布層(Redistribution Layer,RDL)上，該重布層內埋于位于一半導體基板的正面或背面上的數個介電層內。該已知半導體裝置的缺點是，形成該接地平面或該電源平面的成本較高。
發明內容
本發明提供一種半導體裝置，其包括一半導體基板、數個第一導通柱、至少一第二導通柱、一背面介電層、數個第一背面球下金屬(Under Ball Metal, UBM)焊墊及一第一背面球下金屬平面。該半導體基板具有一正面及一背面。這些第一導通柱位于該半導體基板內，且每一這些第一導通柱被一第一內襯(Liner)所圍繞。該第二導通柱位于該半導體基板內且被一第二內襯所圍繞。該背面介電層鄰接于該背面。這些第一背面球下金屬焊墊位于該背面介電層上且電性連接至這些第一導通柱。該第一背面球下金屬平面位于該背面介電層上且電性連接至該至少一第二導通柱。該第一背面球下金屬平面具有數個穿孔，這些第一背面球下金屬焊墊設置于這些穿孔內，且該第一背面球下金屬平面及這些第一背面球下金屬焊墊之間具有一間距(Gap)。在本發明中，這些第一背面球下金屬焊墊及該第一背面球下金屬平面位于該半導體裝置的最外層。因此，形成這些第一背面球下金屬焊墊及該第一背面球下金屬平面的成本較低。此外，該第一背面球下金屬平面可為一接地平面或一電源平面，藉此，可維持電氣性能的信號完整性及電源完整性。本發明更提供一種半導體封裝結構，其包括上述的半導體裝置、一上晶粒及一底膠(Underfill)。該上晶粒位于該半導體裝置上且具有數個上連接組件于其一表面上，其中這些上連接組件分別連接至這些第一背面球下金屬焊墊，且這些上連接組件至少其中之一電性連接至該第一背面球下金屬平面。該底膠位于該上晶粒及該半導體裝置之間，以保護這些上連接組件。
圖1顯示本發明第一實施例的半導體裝置的俯視圖；圖2顯示沿著圖1的線2-2的剖面示意圖；圖3顯示沿著圖1的線3-3的剖面示意圖；圖4顯示本發明第二實施例的半導體裝置的剖面示意圖；圖5顯示本發明第三實施例的半導體裝置的剖面示意5
圖6顯示本發明第四實施例的半導體裝置的剖面示意圖；圖7顯示本發明第五實施例的半導體裝置的俯視圖；圖8顯示沿著圖7的線8-8的剖面示意圖；圖9顯示本發明第六實施例的半導體封裝結構的剖面示意圖；及圖10顯示本發明第七實施例的半導體封裝結構的剖面示意圖。
具體實施例方式參考圖1，其顯示本發明第一實施例的半導體裝置的俯視圖。參考圖2，其顯示沿著圖1的線2-2的剖面示意圖。該半導體裝置1包括一半導體基板10、數個第一導通柱11、至少一第二導通柱12、一背面鈍化層(Passivation) 13、數個第一背面重布層 (Redistribution Layer，RDL) 14、至少一第二背面重布層15、一背面介電層16、數個第一背面球下金屬(Under Ball Metal, UBM)焊墊17及一第一背面球下金屬平面18。該半導體基板10具有一正面101及一背面102。這些第一導通柱11位于該半導體基板10內，且每一這些第一導通柱11被一第一內襯(Liner) 111所圍繞。該第二導通柱12位于該半導體基板10內且被一第二內襯121所圍繞。在本實施例中，這些第一導通柱11的頂面、這些第一內襯111、該第二導通柱12及該第二內襯121大致與該背面102 齊平。較佳地，這些第一內襯111及該第二內襯121包括一層或多層的氮化硅(Silicon Nitride, SiN)、氧化物、聚合物等等，且這些第一導通柱11及該第二導通柱12包括銅、鎢、 鋁、銀及其混合物等等。亦可使用其它包含導電擴散阻隔層的材料，例如氮化鉭(Tantalum Nitride，TaN)、鉭(Tantalum，Ta)、氮化鈦(Titanium Nitride，TiN)、鈦(Titanium，Ti)、鎢化鈷(Cobalt Tungsten, Coff)等等。該背面鈍化層13(例如，一光阻層(例如，苯環丁烯(Benzocyclobutene，BCB))或一不導電聚合物)位于該半導體基板10的背面102，且具有數個開口以顯露這些第一導通柱11及該第二導通柱12的末端。這些第一背面重布層14位于該背面鈍化層13的這些開口內及部分該背面鈍化層13上，以接觸且電性連接這些第一導通柱11。該第二背面重布層 15位于該背面鈍化層13的這些開口內及部分該背面鈍化層13上，以接觸且電性連接該第二導通柱12。這些第一背面重布層14及該第二背面重布層15以電鍍形成的相同銅層。該背面介電層16鄰接于該背面102。在本實施例中，該背面介電層16位于這些第一背面重布層14、該第二背面重布層15及該背面鈍化層13上方。該背面介電層16具有數個第一開口 161及至少一第二開口 162，以分別顯露部分這些第一背面重布層14及該第二背面重布層15。這些第一背面球下金屬焊墊17位于這些第一開口 161內及部分該背面介電層16 上，且電性連接至這些第一導通柱11。該第一背面球下金屬平面18位于該背面介電層16 上，且電性連接至該至少一第二導通柱12。該第一背面球下金屬平面18的面積大于每一這些第一背面球下金屬焊墊17的面積。該第一背面球下金屬平面18顯露于空氣中且具有數個穿孔181。這些第一背面球下金屬焊墊17設置于這些穿孔181內。該第一背面球下金屬平面18及這些第一背面球下金屬焊墊17之間具有一間距(Gap) 182。亦即，該第一背面球下金屬平面18并未接觸這些第一背面球下金屬焊墊17。在本實施例中，該半導體裝置1更包括至少一第二背面球下金屬焊墊19。該第二
6背面球下金屬焊墊19位于該第二開口 162內及該背面介電層16上，且電性連接至該第二導通柱12。該第一背面球下金屬平面18通過該第二背面球下金屬焊墊19電性連接至該第二導通柱12。在本實施例中，該半導體裝置1更包括至少一跡線(Trace) 183連接該第二背面球下金屬焊墊19a至該第一背面球下金屬平面18。在本實施例中，這些第一背面球下金屬焊墊17、該第二背面球下金屬焊墊19及該第一背面球下金屬平面18經由選擇性圖案化包括一銅層、一鎳層、一鈀層及一金層的一球下金屬(Under Ball Metal, UBM)層而形成。然而，在其它實施例中，該球下金屬層包括一銅層、一鎳層及一錫/銀合金層。在另一實施例中，該球下金屬層可以鋁/鎳/金(Al/Ni/ Au)、鋁 / 釩化鎳 / 銅(Al/NiV/Cu)、銅 / 鎳 / 金(Cu/Ni/Au)、銅 / 鎳 / 鈀(Cu/Ni/Pd)、銅 / 鉻/鋁(Cu/Cr/Al)或鈦/鋁/鈦/釩化鎳(Ti/Al/Ti/NiV)形成。在本實施例中，該半導體基板10的背面102上的結構與該半導體基板10的正面 101上的結構相同。該半導體裝置1更包括一正面鈍化層23、數個第一正面重布層24、至少一第二正面重布層25、一正面介電層沈、數個第一正面球下金屬焊墊27及一第一正面球下金屬平面觀。該正面鈍化層23位于該半導體基板10的正面101，且具有數個開口以顯露這些第一導通柱11及該第二導通柱12的末端。這些第一正面重布層M位于該正面鈍化層23的這些開口內及部分該正面鈍化層 23上，以接觸且電性連接這些第一導通柱11。該第二正面重布層25位于該正面鈍化層23 的這些開口內及部分該正面鈍化層23上，以接觸且電性連接該第二導通柱12。該正面介電層沈鄰接于該正面101。在本實施例中，該正面介電層沈位于這些第一正面重布層24、該第二正面重布層25及該正面鈍化層23上方。該正面介電層沈具有數個第一開口 261及至少一第二開口沈2，以分別顯露部分這些第一正面重布層對及該第二正面重布層25。這些第一正面球下金屬焊墊27位于這些第一開口內及部分該正面介電層沈上，且電性連接至這些第一導通柱11。該第一正面球下金屬平面28位于該正面介電層沈上，且電性連接至該至少一第二導通柱12。該第一正面球下金屬平面28顯露于空氣中且具有數個穿孔觀1。這些第一正面球下金屬焊墊27設置于這些穿孔觀1內。該第一正面球下金屬平面觀及這些第一正面球下金屬焊墊27之間具有一間距(Gap) 282。亦即，該第一正面球下金屬平面28并未接觸這些第一正面球下金屬焊墊27。在本實施例中，該半導體裝置1更包括至少一第二正面球下金屬焊墊四。該第二正面球下金屬焊墊四位于該第二開口沈2內及該正面介電層沈上，且電性連接至該第二導通柱12。該第一正面球下金屬平面觀通過該第二正面球下金屬焊墊四電性連接至該第二導通柱12。參考圖3，其顯示沿著圖1的線3-3的剖面示意圖。在本實施例中，該半導體裝置 1更包括至少一第三導通柱1 及一第二背面球下金屬平面18a。該第三導通柱1 位于該半導體基板10內且被一第三內襯121a所圍繞。該第二背面球下金屬平面18a位于該背面介電層16上且電性連接至該第三導通柱12a。該第二背面球下金屬平面18a顯露于空氣中且并未連接該第一背面球下金屬平面18。該第二背面球下金屬平面18a及該第一背面球下金屬平面18之間具有一狹縫184。
在本實施例中，該第二背面球下金屬焊墊19b位于該第二開口 162內及該背面介電層16上，且電性連接至該第三導通柱12a。該第二背面球下金屬平面18a通過該第二背面球下金屬焊墊1%及該第二背面重布層15電性連接至該第三導通柱12a。在本實施例中，該半導體裝置1更包括至少一跡線183a連接該第二背面球下金屬焊墊19b至該第二背面球下金屬平面18a。在本實施例中，這些第一背面球下金屬焊墊17、該第一背面球下金屬平面18、這些第二背面球下金屬焊墊19，19a, 19b、該第二背面球下金屬平面18a及這些跡線183，183a 位于該半導體裝置1的最外層，且以一球下金屬層工藝形成。因此，形成這些第一背面球下金屬焊墊17、該第一背面球下金屬平面18、這些第二背面球下金屬焊墊19，19a，19b、該第二背面球下金屬平面18a及這些跡線183，183a的成本較低。此外，該第一背面球下金屬平面18及該第二背面球下金屬平面18a其中之一可為一接地平面或一電源平面。或者，該第一背面球下金屬平面18及該第二背面球下金屬平面18a可皆為接地平面或皆為電源平面。 因為該第一背面球下金屬平面18及該第二背面球下金屬平面18a位于最外層，而得以維持電氣性能的信號完整性及電源完整性。參考圖4，其顯示本發明第二實施例的半導體裝置的剖面示意圖。第二實施例的半導體裝置2與第一實施例的半導體裝置1(圖1至圖3)大致相同，除了如下所述的該半導體基板10的正面101上的結構。該半導體裝置2更包括一個或多個布線層30、數個焊墊31及數個外部連接組件32 (例如，銅柱或凸塊)。該一個或多個布線層30位于該半導體基板10的正面101。這些布線層30包括至少一介電層及至少一導線。該導線位于該介電層內。該導線可以銅、銅合金或其它導電金屬形成，且可利用已知的嵌入工藝形成。此外， 這些布線層30可包括已知的層間介電層(Inter-layer Dielectric, ILD)及金屬間介電層 (Inter-metal Dielectric, IMD)。這些焊墊31位于該一個或多個布線層30上，且分別電性連接至這些第一導通柱 11及該第二導通柱12。這些外部連接組件32為分別位于這些焊墊31上。可以理解的是， 該外部連接組件32并非本發明的必要層面。如果省略這些外部連接組件32，則可顯露這些焊墊31以達成外部連接。參考圖5，其顯示本發明第三實施例的半導體裝置的剖面示意圖。第三實施例的半導體裝置3與第一實施例的半導體裝置1(圖1至圖3)大致相同，除了這些第一導通柱11 及該第二導通柱12的結構。在該半導體裝置3中，這些第一導通柱11、該第一內襯111、該第二導通柱12及該第二內襯121突出于該背面102及該背面鈍化層13。同樣地，這些第一導通柱11、該第一內襯111、該第二導通柱12及該第二內襯121突出于該正面101及該正面鈍化層23。參考圖6，其顯示本發明第四實施例的半導體裝置的剖面示意圖。第四實施例的半導體裝置4與第三實施例的半導體裝置3 (圖5)大致相同，除了如下所述的該半導體基板10的正面101上的結構。該半導體裝置4更包括一個或多個布線層40、數個焊墊41及數個外部連接組件42 (例如，銅柱或凸塊)。該一個或多個布線層40位于該半導體基板10 的正面101。這些焊墊41位于該一個或多個布線層40上，且分別電性連接至這些第一導通柱11及該第二導通柱12。這些外部連接組件42為分別位于這些焊墊41上。參考圖7，其顯示本發明第五實施例的半導體裝置的俯視圖。參考圖8，其顯示沿著圖7的線8-8的剖面示意圖。第五實施例的半導體裝置5與第一實施例的半導體裝置 1 (圖1至圖幻大致相同，除了該半導體裝置5并未包括這些第一導通柱11及該第二導通柱12，且該半導體裝置5為一主動芯片。該半導體裝置5包括一半導體基板50、數個信號焊墊51、至少一電源或接地焊墊 52、一絕緣層503、一鈍化層53、數個第一重布層54、至少一第二重布層55、一介電層56、數個第一球下金屬焊墊57及一第一球下金屬平面58。該半導體基板50具有一表面502 (主動面)。這些信號焊墊51及該電源或接地焊墊52鄰接于該半導體基板50的表面502。該絕緣層503位于該半導體基板50的表面502，且具有數個開口以顯露這些信號焊墊51及該電源或接地焊墊52。該鈍化層53位于該絕緣層503上，且具有數個開口以顯露這些信號焊墊51及該電源或接地焊墊52。這些第一重布層M位于該鈍化層53的這些開口內及部分該鈍化層53上，以接觸且電性連接這些信號焊墊51。該第二重布層55位于該鈍化層53的這些開口內及部分該鈍化層53上，以接觸且電性連接該電源或接地焊墊52。該介電層56鄰接于該表面502。在本實施例中，該介電層56位于這些第一重布層 M、該第二重布層55及該鈍化層53上方。該介電層56具有數個第一開口 561及至少一第二開口 562，以分別顯露部分這些第一重布層M及該第二重布層55。這些第一球下金屬焊墊57位于這些第一開口 561內及部分該介電層56上，且電性連接至這些信號焊墊51。該第一球下金屬平面58位于該介電層56上，且電性連接至該電源或接地焊墊52。該第一球下金屬平面58的面積大于每一這些第一球下金屬焊墊57的面積。該第一球下金屬平面58顯露于空氣中且具有數個穿孔581。這些第一球下金屬焊墊57設置于這些穿孔581內。該第一球下金屬平面58及這些第一球下金屬焊墊57之間具有一間距582。亦即，該第一球下金屬平面58并未接觸這些第一球下金屬焊墊57。在本實施例中，該半導體裝置5更包括至少一第二球下金屬焊墊59。該第二球下金屬焊墊59位于該第二開口 562內及該介電層56上，且電性連接至該電源或接地焊墊52。 該第一球下金屬平面58通過該第二球下金屬焊墊59電性連接至該電源或接地焊墊52。在本實施例中，該半導體裝置5更包括至少一跡線583連接該第二球下金屬焊墊 59a至該第一球下金屬平面58。參考圖9，其顯示本發明第六實施例的半導體封裝結構的剖面示意圖。該半導體封裝結構6包括該半導體裝置1、一上晶粒60及一底膠(Underfill)62。該半導體裝置1與第一實施例的半導體裝置1(圖1至圖幻相同，且包括該半導體基板10、這些第一導通柱 11、該第二導通柱12、該背面鈍化層13、這些第一背面重布層14、該第二背面重布層15、該背面介電層16、這些第一背面球下金屬焊墊17及該第一背面球下金屬平面18。該上晶粒60位于該半導體裝置1上，且具有數個上連接組件61于其一表面(底面)上。這些上連接組件61 (例如，焊球)分別連接至這些第一背面球下金屬焊墊17，且這些上連接組件61至少其中之一電性連接至該第一背面球下金屬平面18。在本實施例中，這些上連接組件61至少其中之一接觸該第二背面球下金屬焊墊19。該底膠62位于該上晶粒 60及該半導體裝置1之間，以保護這些上連接組件61。應注意的是，該半導體裝置1可以這些半導體裝置2 (圖4)，3 (圖5)，4 (圖6)取代。參考圖10，其顯示本發明第七實施例的半導體封裝結構的剖面示意圖。該半導體封裝結構7包括該半導體裝置1、該上晶粒60、該底膠62、一下基板70、數個下連接組件72 及一封膠材料80。該半導體裝置1、該上晶粒60及該底膠62與第六實施例的半導體封裝結構6(圖9)相同。該下基板70具有一頂面701、一底面702、數個上焊墊71、數個下焊墊 73及數個焊球74。這些上焊墊71位于該頂面701，且這些下焊墊73位于該底面702。這些下連接組件72連接這些上焊墊71、這些第一正面球下金屬焊墊27及該第一正面球下金屬平面28，以連接該下基板70及該半導體裝置1。在本實施例中，這些下連接組件72至少其中之一接觸該第二正面球下金屬焊墊四。該封膠材料80包覆該下基板70、該半導體裝置1及該上晶粒60。應注意的是，該半導體裝置1可以這些半導體裝置2 (圖4)，3 (圖5)， 4(圖6)取代。這些焊球74位于這些下焊墊73上。 惟上述實施例僅為說明本發明的原理及其功效，而非用以限制本發明。因此，習于此技術的人士對上述實施例進行修改及變化仍不脫本發明的精神。本發明的權利范圍應如權利要求書所列。
權利要求
1.一種半導體裝置，包括一半導體基板，具有一正面及一背面；數個第一導通柱，位于該半導體基板內，每一這些第一導通柱被一第一內襯所圍繞； 至少一第二導通柱，位于該半導體基板內且被一第二內襯所圍繞； 一背面介電層，鄰接于該背面；數個第一背面球下金屬焊墊，位于該背面介電層上且電性連接至這些第一導通柱；及一第一背面球下金屬平面，位于該背面介電層上且電性連接至該至少一第二導通柱， 其中該第一背面球下金屬平面具有數個穿孔，這些第一背面球下金屬焊墊設置于這些穿孔內，且該第一背面球下金屬平面及這些第一背面球下金屬焊墊之間具有一間距。
2.如權利要求1的半導體裝置，更包括一背面鈍化層，位于該半導體基板的背面且顯露這些第一導通柱及該第二導通柱的末端；數個第一背面重布層，位于該背面鈍化層上且電性連接至這些第一導通柱； 至少一第二背面重布層，位于該背面鈍化層上且電性連接至該至少一第二導通柱，其中該背面介電層位于這些第一背面重布層、該第二背面重布層及該背面鈍化層上方，該背面介電層具有數個第一開口及至少一第二開口以分別顯露部分這些第一背面重布層及該第二背面重布層，且這些第一背面球下金屬焊墊位于這些第一開口內；至少一第二背面球下金屬焊墊，位于該至少一第二開口內及該背面介電層上；及至少一跡線，連接該至少一第二背面球下金屬焊墊至該第一背面球下金屬平面，其中該第一背面球下金屬平面通過該至少一第二背面球下金屬焊墊電性連接至該至少一第二導通柱。
3.如權利要求1的半導體裝置，其中這些第一導通柱、該第一內襯、該至少一第二導通柱及該第二內襯突出于該背面。
4.如權利要求1的半導體裝置，更包括至少一第三導通柱，位于該半導體基板內且被一第三內襯所圍繞；及一第二背面球下金屬平面，位于該背面介電層上且電性連接至該至少一第三導通柱， 其中該第二背面球下金屬平面并未連接該第一背面球下金屬平面。
5.如權利要求1的半導體裝置，更包括 一正面介電層，鄰接于該正面；數個第一正面球下金屬焊墊，位于該正面介電層上且電性連接至這些第一導通柱；及一第一正面球下金屬平面，位于該正面介電層上且電性連接至該至少一第二導通柱， 其中該第一正面球下金屬平面具有數個穿孔，這些第一正面球下金屬焊墊設置于這些穿孔內，且該第一正面球下金屬平面及這些第一正面球下金屬焊墊之間具有一間距。
6.如權利要求5的半導體裝置，更包括一正面鈍化層，位于該半導體基板的正面且顯露這些第一導通柱及該第二導通柱的末端；數個第一正面重布層，位于該正面鈍化層上且電性連接至這些第一導通柱； 至少一第二正面重布層，位于該正面鈍化層上且電性連接至該至少一第二導通柱，其中該正面介電層位于這些第一正面重布層、該第二正面重布層及該正面鈍化層上方，該正面介電層具有數個第一開口及至少一第二開口以分別顯露部分這些第一正面重布層及該第二正面重布層，且這些第一正面球下金屬焊墊位于這些第一開口內；及至少一第二正面球下金屬焊墊，位于該至少一第二開口內及該正面介電層上，其中該第一正面球下金屬平面通過該至少一第二正面球下金屬焊墊電性連接至該至少一第二導通柱。
7.如權利要求1的半導體裝置，其中該第一背面球下金屬平面為一接地平面或一電源平面。
8.一種半導體封裝結構，包括 一半導體裝置，包括一半導體基板，具有一正面及一背面；數個第一導通柱，位于該半導體基板內，每一這些第一導通柱被一第一內襯所圍繞； 至少一第二導通柱，位于該半導體基板內且被一第二內襯所圍繞； 一背面介電層，鄰接于該背面；數個第一背面球下金屬焊墊，位于該背面介電層上且電性連接至這些第一導通柱；及一第一背面球下金屬平面，位于該背面介電層上且電性連接至該至少一第二導通柱， 其中該第一背面球下金屬平面具有數個穿孔，這些第一背面球下金屬焊墊設置于這些穿孔內，且該第一背面球下金屬平面及這些第一背面球下金屬焊墊之間具有一間距；一上晶粒，位于該半導體裝置上且具有數個上連接組件于其一表面上，其中這些上連接組件分別連接至這些第一背面球下金屬焊墊，且這些上連接組件至少其中之一電性連接至該第一背面球下金屬平面；一底膠，位于該上晶粒及該半導體裝置之間，以保護這些上連接組件； 一下基板；數個下連接組件，連接該下基板及該半導體裝置；及一封膠材料，包覆該下基板、該半導體裝置及該上晶粒。
9.如權利要求8的半導體封裝結構，其中該半導體裝置更包括一背面鈍化層，位于該半導體基板的背面且顯露這些第一導通柱及該第二導通柱的末端；數個第一背面重布層，位于該背面鈍化層上且電性連接至這些第一導通柱； 至少一第二背面重布層，位于該背面鈍化層上且電性連接至該至少一第二導通柱，其中該背面介電層位于這些第一背面重布層、該第二背面重布層及該背面鈍化層上方，該背面介電層具有數個第一開口及至少一第二開口以分別顯露部分這些第一背面重布層及該第二背面重布層，且這些第一背面球下金屬焊墊位于這些第一開口內；至少一第二背面球下金屬焊墊，位于該至少一第二開口內及該背面介電層上；及至少一跡線，連接該至少一第二背面球下金屬焊墊至該第一背面球下金屬平面，其中該第一背面球下金屬平面通過該至少一第二背面球下金屬焊墊電性連接至該至少一第二導通柱。
10.如權利要求8的半導體封裝結構，其中這些第一導通柱、該第一內襯、該至少一第二導通柱及該第二內襯突出于該背面。
11.如權利要求8的半導體封裝結構，其中該半導體裝置更包括至少一第三導通柱，位于該半導體基板內且被一第三內襯所圍繞；及一第二背面球下金屬平面，位于該背面介電層上且電性連接至該至少一第三導通柱， 其中該第二背面球下金屬平面并未連接該第一背面球下金屬平面。
12.如權利要求8的半導體封裝結構，其中該半導體裝置更包括 一正面介電層，鄰接于該正面；數個第一正面球下金屬焊墊，位于該正面介電層上且電性連接至這些第一導通柱；及一第一正面球下金屬平面，位于該正面介電層上且電性連接至該至少一第二導通柱， 其中該第一正面球下金屬平面具有數個穿孔，這些第一正面球下金屬焊墊設置于這些穿孔內，且該第一正面球下金屬平面及這些第一正面球下金屬焊墊之間具有一間距。
13.如權利要求12的半導體封裝結構，其中該半導體裝置更包括一正面鈍化層，位于該半導體基板的正面且顯露這些第一導通柱及該第二導通柱的末端；數個第一正面重布層，位于該正面鈍化層上且電性連接至這些第一導通柱； 至少一第二正面重布層，位于該正面鈍化層上且電性連接至該至少一第二導通柱，其中該正面介電層位于這些第一正面重布層、該第二正面重布層及該正面鈍化層上方，該正面介電層具有數個第一開口及至少一第二開口以分別顯露部分這些第一正面重布層及該第二正面重布層，且這些第一正面球下金屬焊墊位于這些第一開口內；及至少一第二正面球下金屬焊墊，位于該至少一第二開口內及該正面介電層上，其中該第一正面球下金屬平面通過該至少一第二正面球下金屬焊墊電性連接至該至少一第二導通柱。
14.一種半導體裝置，包括 一半導體基板；數個信號焊墊，鄰接于該半導體基板； 至少一電源或接地焊墊，鄰接于該半導體基板；一第一球下金屬平面，鄰接于該半導體基板且電性連接至該至少一電源或接地焊墊， 且該第一球下金屬平面具有數個穿孔；及數個第一球下金屬焊墊，分別設置于這些穿孔內且電性連接至這些信號焊墊，其中該第一球下金屬平面的面積大于每一這些第一球下金屬焊墊的面積。
15.如權利要求14的半導體裝置，更包括 一鈍化層，鄰接于該半導體基板的一表面；數個第一重布層，位于該鈍化層上且電性連接至這些信號焊墊； 至少一第二重布層，位于該鈍化層上且電性連接至該至少一電源或接地焊墊； 一介電層，位于這些第一重布層、該第二重布層及該鈍化層上方，該介電層具有數個第一開口及至少一第二開口以分別顯露部分這些第一重布層及該第二重布層，其中這些第一球下金屬焊墊位于這些第一開口內；至少一第二球下金屬焊墊，位于該至少一第二開口內及該介電層上；及至少一跡線，連接該至少一第二球下金屬焊墊至該第一球下金屬平面，其中該第一球下金屬平面通過該至少一第二球下金屬焊墊電性連接至該至少一電源或接地焊墊。
全文摘要
本發明關于一種半導體裝置及具有該半導體裝置的半導體封裝結構。該半導體裝置包括一半導體基板、一背面介電層、數個第一背面球下金屬焊墊及一第一背面球下金屬平面。該背面介電層鄰接于該半導體基板的一背面。這些第一背面球下金屬焊墊位于該背面介電層上。該第一背面球下金屬平面位于該背面介電層上，且具有數個穿孔。這些第一背面球下金屬焊墊設置于這些穿孔內，且該第一背面球下金屬平面及這些第一背面球下金屬焊墊之間具有一間距。藉此，形成這些第一背面球下金屬焊墊及該第一背面球下金屬平面的成本較低。
文檔編號H01L23/488GK102208385SQ20111010005
公開日2011年10月5日 申請日期2011年4月12日 優先權日2010年11月24日
發明者邱基綜 申請人:日月光半導體制造股份有限公司