專利名稱：導電柱結構的制作方法
技術領域：
本發明涉及集成電路制造，更具體地說，是涉及具有底切結構的導電柱。
背景技術：
現代集成電路(ICs)確實由數百萬的有源器件，例如，二極管和晶體管，以及無源器件，例如，電感器、電容器和電阻器構成。這些器件最初相互獨立，但隨后被互連在一起以形成功能電路。典型的互連結構包括橫向互連，例如，金屬線(連接線)以及縱向互連，例如，通孔和接觸點。互連越來越決定現代ICs的性能和密度的局限。在互連結構的頂端，接合焊盤形成在互連結構上面并且暴露在各自芯片的頂表面上以便于IC封裝。通過接合焊盤實現電連接從而使芯片與封裝襯底或其他管芯相連。在IC封裝時接合焊盤可被用于金屬線接合或倒裝芯片接合。倒裝芯片接合利用凸塊在芯片的接合焊盤和封裝襯底之間建立電連接。結構上來講，凸塊實際上包括凸塊本身和所謂的處在凸塊和接合焊盤之間的凸塊下金屬化(UBM) 層。UBM層一般包含擴散阻擋層(或黏合層)和種子層，其以這種順序布置(arranged in that order)在接合焊盤上。基于使用的材料，凸塊本身被分類成錫凸塊、金凸塊、銅柱凸塊以及混合金屬凸塊。近來提出了銅柱凸塊技術，開始使用銅柱凸塊代替錫凸塊將電子組件連接在襯底上，所述銅柱凸塊的間隙細小從而最小化了凸塊橋接的可能性，降低了電路的電容負載，并且允許電子組件在更高的頻率下運行。盡管如此，在集成電路中使用此種部件及工藝仍然面臨挑戰。例如，由于高應力濃度，自銅柱和UBM層的邊緣部分可能產生分層。相應地，就需要一種改進的凸塊結構以及形成凸塊的方法。
發明內容
針對現有技術的問題，本發明提供了一種半導體器件包括襯底；接觸焊盤，所述接觸焊盤位于所述襯底上方；鈍化層，所述鈍化層在所述襯底上方延伸，并且具有在所述接觸焊盤上方的開口 ； 以及導電柱，所述導電柱在所述鈍化層的所述開口上方，其中，所述導電柱包括與所述襯底基本垂直的上部和具有錐形側壁的下部。根據本發明所述的半導體器件還包括位于所述接觸焊盤和所述導電柱之間的凸塊下金屬化(UBM)層。根據本發明所述的半導體器件，其中，所述凸塊下金屬化(UBM)層包括第一凸塊下金屬化(UBM)子層，所述第一凸塊下金屬化(UBM)子層具有第一寬度、 并且在所述接觸焊盤上方；以及第二凸塊下金屬化(UNM)子層，所述第二凸塊下金屬化(UNM)子層具有第二寬度、并且位于所述第一凸塊下金屬化(UBM)子層上方，其中，所述第二寬度小于所述第一寬度。根據本發明所述的半導體器件，其中，所述第一寬度和所述第二寬度之間的差值在約0. 5至10 μ m的范圍內。根據本發明所述的半導體器件，其中，所述第一寬度和所述第二寬度的比為約 1. 01 至 1. 20根據本發明所述的半導體器件，其中，所述第二凸塊下金屬化(UBM)子層的厚度在約4000至6000埃的范圍內。根據本發明所述的半導體器件，其中，所述第一凸塊下金屬化(UBM)子層的厚度與所述第二凸塊下金屬化(UBM)子層的厚度的比為約0. 15至0. 25。根據本發明所述的半導體器件，其中，所述導電柱的所述上部的外邊緣與所述第一凸塊下金屬化(UBM)子層的外邊緣基本對齊。根據本發明所述的半導體器件，其中，所述第二凸塊下金屬化(UBM)子層的外邊緣與所述導電柱的所述下部的內邊緣基本對齊。根據本發明所述的半導體器件，其中，所述第二凸塊下金屬化(UBM)子層的所述外邊緣處在所述導電柱的下部的外邊緣和所述導電柱的下部的內邊緣之間。根據本發明所述的半導體器件，其中，所述導電柱和所述第二凸塊下金屬化(UBM) 子層(亞層)含有相同的材料。根據本發明所述的一種制造半導體器件的方法，包括以下步驟提供具有接觸焊盤的襯底；形成在所述襯底上延伸的、在所述接觸焊盤上方具有第一開口的鈍化層；形成在所述接觸焊盤和所述鈍化層上方的凸塊下金屬化(UBM)層；形成在所述凸塊下金屬化(UBM)層上方的感光層；圖案化所述感光層從而形成圍繞著所述鈍化層的所述第一開口的第二開口，其中，所述第二開口向內錐化從而使至少一部分的感光層形成銳角，在所述銳角處所述感光層與所述UBM層相接；在所述第二開口中電鍍導電柱；以及去除所述感光層，由此在所述導電柱的底部形成底切。根據本發明所述的方法，其中，在所述接觸焊盤和所述鈍化層上方形成凸塊下金屬化(UBM)層的所述步驟包括形成第一凸塊下金屬化(UBM)子層；以及在所述第一凸塊下金屬化(UBM)子層上形成第二凸塊下金屬化(UBM)子層。根據本發明所述的方法還包括去除所述第二凸塊下金屬化(UBM)子層的一部分， 其中，所述第二凸塊下金屬化(UBM)子層具有第二寬度。根據本發明所述的方法，其中，去除所述第二凸塊下金屬化(UBM)子層的一部分的所述步驟使用濕蝕刻工藝實施。根據本發明所述的方法，其中，所述濕蝕刻工藝包括在含有H3PO3和H2A的溶液中去除所述第二凸塊下金屬化(UBM)子層的一部分。根據本發明所述所述的方法還包括使用所述導電柱作為硬掩模來去除所述第一凸塊下金屬化(UBM)子層的一部分，其中，所述第一凸塊下金屬化(UBM)子層具有第一寬度，其中，所述第二寬度小于所述第一寬度。根據本發明所述所述的方法還包括利用干蝕刻工序去除所述第一凸塊下金屬化 (UBM)子層的一部分。根據本發明所述所述的方法，其中，利用CHF3和CF4作為蝕刻氣體來實施所述干蝕刻工藝的所述步驟。根據本發明所述所述的方法，其中，圖案化所述感光層從而形成圍繞所述鈍化層的所述第一開口的第二開口的所述步驟通過向下暴露或向下延伸所述感光層來實施。
當結合附圖進行閱讀時，根據下面的詳細描述可以最好地理解本發明。需要強調的是，根據工業中的標準實踐，各種不同部件沒有按比例繪制，并且只是用于說明的目的。 實際上，為了使清楚地討論，可以任意增加或減小各種部件的和尺寸。圖1是根據本公開的各個方面，示出包括導電柱的半導體器件的制造方法的流程圖。圖2-圖8B根據本公開的各個方面，示出了在制造的各個階段的半導體器件的導電柱的橫截面圖。
具體實施例方式應該理解，以下公開內容提供了許多用于實施本發明的不同特征的不同實施例或實例。以下描述組件和配置的具體實例被用以簡化本發明。當然，這僅僅是實例，并不用于限制本發明。例如，說明書中第一個部件在第二個部件上相互未接觸或第一個部件在第二個部件上相互接觸的形成過程便可包含第一和第二部件直接接觸形成的實施例，并且還可包含在第一和第二部件之間形成附加部件以便第一和第二部件可不直接接觸的實施例。為了實現簡易性和清晰性，各種部件以不同的比例進行繪制。據了解為了實施本公開的不同部件，以下公開提供了許多不同的實施例或示例。 以下描述元件和布置的特定示例以簡化本公開。當然這些僅僅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一和第二部件以直接接觸形成的實施例，并且也可包括其中額外的部件形成插入到第一和第二部件中的實施例，使得第一和第二部件不直接接觸。為了簡明和清楚，可以任意地以不同的尺寸繪制各種部件。圖1是根據本公開的多個方面，示出制造含有導電柱220(圖5至8B中示出)的半導體裝置200的方法100的流程圖。圖2-圖8B根據本公開的各個方面，示出半導體裝置200在各個制造階段中的示意性橫截面圖。圖1所示的方法不制成一個完整的半導體器件。因此，應理解在圖1所示的方法100之前，之中以及之后可以提供附加的工藝，并且在此僅對一些其它工藝進行簡要的描述。為了更好地理解本公開的發明理念，圖2至8B同樣被簡化。例如，盡管附圖描繪的是半導體裝置200的導電柱220，但應理解該半導體裝置200 可以是IC封裝的一部分，該IC封裝進一步包含多個其他組件例如底部填充、導線框等。根據圖1和2，方法100由步驟102開始，其中，提供了具有接觸焊盤204的襯底 202。襯底202可以包括硅襯底。該襯底202可選擇地含有硅鍺、砷化鎵或其他合適的半導體材料。襯底202還可具有其他部件，如各種摻雜的區域、埋氧層和/或外延層。另外，該襯底202可以是絕緣體上的半導體，例如絕緣體上硅(SOI)或藍寶石上硅。在另一個實施例中襯底202可含有摻雜的外延層、梯度半導體層和/或還可以包含覆蓋在其它不同類型的半導體層上的半導體層，例如在硅鍺層上的硅層。在另一個實例中化合物半導體襯底202 可含有多層的硅結構或硅襯底可以包含多層化合物半導體襯底。襯底202包括表面20加。襯底202還包括多個隔離區域(未示出)。隔離區可利用絕緣技術、例如硅的局部氧化(LOCOS)或淺溝槽隔離(STI)來限定并電隔離各種微電子元件(未示出)。在本實施例中隔離區域包含STI。絕緣區域可含有氧化硅、氮化硅、氮氧化硅、氟摻雜硅酸鹽玻璃 (FSG)、低K介電材料、其他合適的材料和/或其組合。絕緣區域，在本實施例中的STI可通過任何適合的工藝形成。舉一個實例，STI的形成過程可包含通過傳統的光刻工序使半導體襯底202圖案化、在襯底202上蝕刻出溝槽(例如，利用干蝕刻、濕蝕刻和/或等離子體蝕刻工序)以及利用電介質材料對溝槽進行填充(例如，利用化學氣相沉積工序)。在一些實施例中被填充的溝槽可具有多層結構，例如，填充了氮化硅或氧化硅的熱氧化襯墊層。舉例來講，各種可以在襯底202中形成的微電子元件包括晶體管(例如，ρ溝道/ η溝道金屬氧化物半導體場效晶體管(pMOSFETs/nMOSFETs)、雙極結式晶體管(BJTs)、高壓晶體管、高頻晶體管等)；二極管；電阻器；電容器；電感器；保險絲；以及其他合適的元件。 各種用來形成各種微電子元件的工序包含沉積、光刻、注入、蝕刻、退火以及其他適合的工序。微電子元件被互連在一起從而形成集成電路器件，例如，邏輯器件、存儲器器件(例如， 靜態隨機存取存儲器或SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、片上系統(SoC)器件、上述裝置的組合以及其他適合的器件類型。襯底202另外含有層間介電(ILD)層、金屬間介電(IMD)層以及疊加在集成電路上的金屬化結構。金屬化結構中的IMD層包含低K介電材料、未摻雜硅酸鹽玻璃(USG)、摻雜氟的硅酸鹽玻璃(FSG)、摻雜碳的硅酸鹽玻璃、氮化硅、氮氧化硅或其他普遍應用的材料。 低K介電材料的介電常數(k值)可小于約3. 9或小于約2. 3。金屬化結構中的金屬線可通過適合的形成方法由銅或銅合金形成。接觸焊盤204是在IMD層203的頂層形成的頂部金屬化層。如必要的話，接觸焊盤 204是導線的一部分并具有通過平坦化工藝，例如化學機械拋光(CMP)處理的暴露表面。適用于接觸焊盤204的材料可包含但并不限于，例如銅(Cu)、鋁(Al)、CuAl、銅合金或其他導電材料。接觸焊盤204被使用在接合工序中將各個芯片中的集成電路連接在外部部件上。圖1所示的方法100繼續進行步驟104，在該步驟中通過在襯底202上形成一個在其上延伸的鈍化層206來構成圖2所示的結構，所述襯底在接觸焊盤204的上面具有第一開口 208。所述鈍化層206疊加在接觸焊盤204上并暴露出接觸焊盤204隨后用來進行導電柱凸塊工序的部分。鈍化層206由自無摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化硅、氧化硅和其組合中挑選出的無機材料形成。可選擇地，該鈍化層由聚合物層，例如環氧樹脂、聚酰亞胺、苯并環丁烯(BCB)、聚苯并噁唑(PBO)等形成，盡管如此，也可以使用其他相對柔軟的、通常為有機的介電材料。在一個實施例中鈍化層206可利用化學氣相沉積(CVD)、高密度等離子體CVD(HDP CVD)、次大氣壓CVD(SACVD)、物理氣相沉積(PVD)或旋轉工藝形成。圖1所示的方法100繼續進行步驟106，在該步驟中通過在接觸焊盤204和鈍化層206上形成凸塊下金屬化(UBM)層210來構成圖3所示的結構。任何標準凸塊下金屬化 (UBM)材料都可被應用在本發明的實施例中。在本發明的實施例中凸塊下金屬化(UBM)層210包含第一凸塊下金屬化(UBM)子層212和在第一凸塊下金屬化(UBM)子層212上面的第二凸塊下金屬(UBM)子層214。例如，第一 UBM子層212在接觸焊盤204的暴露部分上形成并延伸到鈍化層206 的部分上。第一 UBM子層212也被稱為擴散阻擋層或黏合層，通過PVD或濺射由鈦、鉭、氮化鈦、氮化鉭等形成。所述第一 UBM子層212沉積的厚度^約在500至1200埃之間。在一個實施例中第二 UBM子層214，也被稱為種子層，通過PVD或濺射由銅形成。在另一個實施例中第二 UBM子層214可由其中含有銀、鉻、鎳、錫、金和其組合的銅合金形成。該第二 UBM 子層214的沉積厚度t2約在4000至6000埃之間。第一凸塊下金屬化(UBM)子層的厚度 、與第二凸塊下金屬化(UBM)子層的厚度t2的比約為0. 15至0. 25。圖1所示的方法繼續進行步驟108，在該步驟中在UBM層210上形成了感光層216。 該感光層216可能是干膜或光阻膜。感光層216可通過適合的沉積工序覆在UBM層210上面。在一個實施例中通過在UBM層210上壓制干膜來形成感光層216，其厚度約在50 μ m至 120 μ m。在另一個實施例中通過在UBM層210上旋轉涂布光阻層來形成感光層216，從而使其具有約為50 μ m至120 μ m的厚度。應理解感光層216的厚度能夠被控制并能夠挑選一個理想的值，其尤其與待形成導電柱凸塊材料的圓柱的厚度相關。圖1所示的方法繼續進行步驟110，在該步驟中通過使感光層216圖案化從而形成圍繞著鈍化層206的第一開口 208的第二開口 218來構成圖4所示的結構，其中，所述第二開口 218向內錐化從而使感光層216形成銳角，在此處感光層216的錐化部分與UBM層 210相接觸。該錐化結構通過所述感光層216的向下暴露或向下延伸形成，第二開口 218由此向內錐化從而出現感光層216在此接觸到UBM層210的銳角(層216的)。在第二開口 218下部處形成了腳部216a。在本實施例中所述感光層216通過適合的工序圖案化從而形成了圍繞著鈍化層206的第一開口 208的第二開口 218。該第二開口 218暴露出了 UBM層 210的一部分從而限定出導電柱220的窗口(圖5至8B示出)。應注意到的是，構造一個體積更大的導電柱220能為倒裝芯片接合提供更高的機械強度和更低的電阻。由于導電柱220的體積是導電柱220的厚度和橫截面面積的函數， 所以要求感光層216具有足夠厚的厚度來形成導電柱220，同時，第二開口 218由此要比鈍化層206的第一開口 208更寬從而提供一個更大的橫截面面積來容納具有更大體積的導電柱 220。圖1所示的方法100繼續進行步驟112，在該步驟中通過在第二開口 218中電鍍導電柱220來構成圖5所示的結構。在本實施例中第二開口 218部分地或完全地被導電柱 220填滿，導電柱220也通過適合的成形方法在感光層216的腳部216a上形成。在本實施例中導電柱220將下層的UBM層210作為種層使用，沿著第二開口 218向上形成。應注意的是，第二開口 218下部處形成了腳部216a，所以導電柱220不能以統一的寬度形成并在導電柱220的底部會具有底切的結構，也就是說，導電柱220包括與襯底202的表面202a基本垂直的上部220a和具有錐化側壁的下部220b。導電柱220包含銅層，也稱為銅層220。銅層220旨在基本上具有一個包括純元素銅、含不可避免雜質的銅以及含微量元素如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁、鋯的銅合金的層。導電柱220和第二凸塊下金屬化(UBM)層214可能含有同樣的材料。形成方法可包含濺射法、印刷法、電鍍法、化學鍍和化學氣相沉積(CVD)法。例如，運用電化學電鍍(ECP)來形成Cu層220。在示例性的實施例中Cu層220的厚度大于25 μ m。在另一個示例性的實施例中Cu層220的厚度大于40 μ m。例如，Cu層220的厚度約在40-60 μ m，或約在60-120 μ m，盡管如此，該厚度可以更大或更小。圖1所示的方法100繼續進行步驟114，在該步驟中通過去除感光層216來構成圖6所示的結構，借此在導電柱220的底部形成了底切。在本實施例中可通過傳統的濕蝕刻或干蝕刻工序去除感光層216。圖7A和7B展示的是在第二凸塊下金屬化(UBM)子層214的一部分被去除從而暴露出第一凸塊下金屬化(UBM)子層212之后的圖6的襯底202。利用濕蝕刻工序來實施去除一部分第二凸塊下金屬化(UBM)子層214的步驟。例如，濕蝕刻工序包含在含有H3PO3和 H2O2的溶液中去除一部分第二凸塊下金屬化(UBM)子層214。在本實施例中，在第一凸塊下金屬(UBM)子層212上方的第二凸塊下金屬化(UBM) 子層214具有第二寬度W2。在一個實施例中，第二凸塊下金屬化(UBM)子層214的外邊緣 214e處在導電柱220下部220b的外邊緣220c和導電柱220下部220b的內邊緣220d之間 (圖7A示出)。在另一個實施例中第二凸塊下金屬化(UBM)子層214可被進一步去除直到第二凸塊下金屬化(UBM)子層214的外邊緣214e與導電柱220下部220b的內邊緣220d基本對齊為止(圖7B示出)。應注意的是，第二凸塊下金屬化(UBM)子層214和導電柱220 之間的接觸面積減小導致的接觸電阻變大會致使無法進行額外的蝕刻。然后，將導電柱220作為硬掩模使用，圖8A和圖8B展示的是將第一凸塊下金屬化 (UBM)子層212的一部分去除從而暴露出鈍化層206之后的圖7A和7B的襯底202。通過干蝕刻工序實施去除第一凸塊下金屬化(UBM)子層212 —部分的步驟。例如，在約為200 至600W的功率下，約為5至25m托(Torr)的壓力下利用CHF3和CF4作為蝕刻氣體實施該干蝕刻工序步驟。因此，導電柱220的上部220a的外邊緣220e與第一凸塊下金屬化(UBM)子層212 的外邊緣212e基本對齊。在本實施例中第一凸塊下金屬化(UBM)子層212具有第一寬度 W10該第一寬度W1在約為60至100 μ m的范圍之間。在本實施例中第二寬度W2小于第一寬度Wp在一個實施例中第一寬度W1和第二寬度W2之間的差值約在0. 5至10 μ m的范圍內。在一個實施例中第一寬度和第二寬度的比約為1. 01至1. 20。因此，半導體器件200包含襯底202 ；在襯底202上方的接觸焊盤204 ；在襯底202 上方延伸的鈍化層206，其具有在接觸焊盤204上方的開口 208 ；在鈍化層206的開口 208 上方的導電柱220，其中，該導電柱220含有與襯底202的表面202a基本垂直的上部220a 以及具有錐化側壁的下部220b ；在接觸焊盤204和導電柱220之間的凸塊下金屬化(UBM) 層210，其中，該凸塊下金屬化(UBM)層210包含在接觸焊盤204上的、具有第一寬度W1的第一凸塊下金屬化(UBM)子層212 ；和在第一凸塊下金屬化(UBM)子層212上的、具有第二寬度W2的第二凸塊下金屬化(UBM)子層214，其中，第二寬度W2小于第一寬度I。然后，后續的工序，包括倒裝芯片工序，必須在半導體器件200形成之后實施以完成IC制造。。雖然本發明通過實例和實施例進行描述，但應理解本發明不僅限于公開的實施例。相反地，本發明旨在涵蓋各種更改和類似的布置(對于本領域技術人員來說可能是顯而易見的)。因此，所附權利要求的范圍應與最寬泛的解釋一致從而涵蓋所有這些更改和類似的布置。本發明可被用于形成或制造用于半導體器件的導電柱。通過此方式，可以形成
8用于半導體器件的不脫層凸塊結構。
權利要求
1.一種半導體器件包括 襯底；接觸焊盤，所述接觸焊盤位于所述襯底上方；鈍化層，所述鈍化層在所述襯底上方延伸，并且具有在所述接觸焊盤上方的開口 ；以及導電柱，所述導電柱在所述鈍化層的所述開口上方，其中，所述導電柱包括與所述襯底的表面基本垂直的上部和具有錐形側壁的下部。
2.根據權利要求1所述的半導體器件還包括位于所述接觸焊盤和所述導電柱之間的凸塊下金屬化(UBM)層。
3.根據權利要求2所述的半導體器件，其中，所述凸塊下金屬化(UBM)層包括第一凸塊下金屬化(UBM)子層，所述第一凸塊下金屬化(UBM)子層具有第一寬度并且在所述接觸焊盤上方；以及第二凸塊下金屬化(UNM)子層，所述第二凸塊下金屬化(UNM)子層具有第二寬度并且位于所述第一凸塊下金屬化(UBM)子層上方，其中，所述第二寬度小于所述第一寬度。
4.根據權利要求3所述的半導體器件，其中，所述第一寬度和所述第二寬度之間的差值在約0. 5至10 μ m的范圍內。
5.根據權利要求3所述的半導體器件，其中，所述第一寬度和所述第二寬度的比為約 1. 01 至 1. 20
6.根據權利要求3所述的半導體器件，其中，所述第二凸塊下金屬化(UBM)子層的厚度在約4000至6000埃的范圍內。
7.根據權利要求3所述的半導體器件，其中，所述第一凸塊下金屬化(UBM)子層的厚度與所述第二凸塊下金屬化(UBM)子層的厚度的比為約0. 15至0. 25。
8.根據權利要求3所述的半導體器件，其中，所述導電柱的上部的外邊緣與所述第一凸塊下金屬化(UBM)子層的外邊緣基本對齊。
9.根據權利要求3所述的半導體器件，其中，所述第二凸塊下金屬化(UBM)子層的外邊緣與所述導電柱的下部的內邊緣基本對齊。
10.一種制造半導體器件的方法，包括以下步驟 提供具有接觸焊盤的襯底；形成在所述襯底上方延伸的鈍化層，所述鈍化層在所述接觸焊盤上方具有第一開口 ； 形成在所述接觸焊盤和所述鈍化層上方的凸塊下金屬化(UBM)層； 形成在所述凸塊下金屬化(UBM)層上方的感光層；圖案化所述感光層從而形成圍繞著所述鈍化層的所述第一開口的第二開口，其中，所述第二開口向內錐化從而使至少一部分的感光層形成銳角，在所述銳角處所述感光層與所述UBM層相接；在所述第二開口中電鍍導電柱；以及去除所述感光層，由此在所述導電柱的底部形成底切。
全文摘要
本發明涉及半導體器件的凸塊結構。半導體器件的示例性結構包括襯底；在襯底上延伸的、在接觸焊盤上具有開口的鈍化層；和在鈍化層的開口上方的導電柱，其中，導電柱包括與襯底基本垂直的上部和具有錐形側壁的下部。
文檔編號H01L23/488GK102456647SQ20111009205
公開日2012年5月16日 申請日期2011年4月12日 優先權日2010年10月14日
發明者劉重希, 呂文雄, 周孟緯, 林志偉, 鄭明達, 郭宏瑞 申請人:臺灣積體電路制造股份有限公司