熱電器件及其形成方法、感溫傳感器和熱源圖像傳感器的制作方法

專利名稱：熱電器件及其形成方法、感溫傳感器和熱源圖像傳感器的制作方法
技術領域：
這里公開的本發明涉及一種熱電器件和形成該熱電器件的方法、使用該熱電器件的感溫傳感器和熱源圖像傳感器，更具體地，涉及一種熱電器件、感溫傳感器和使用納米線的熱源圖像傳感器。
背景技術：
將熱能轉換為電能的熱電器件屬于可以滿足近期的能源和生態環境友好政策的一種代表性的技術領域。熱電器件的熱源可以包括各種熱，例如，太陽熱、汽車廢熱、地熱、 體熱和地球上的放射熱(radioactive heat)。熱電效應是由Thomas Seebeck于19世紀發現的。Seebeck將鉍和銅連接起來， 并在其中設置了羅盤(compass)。通過展示當加熱鉍的一側到較高溫度由于溫度差而誘導了電流，Seebeck第一次證實了熱電效應，并且由于誘導電流而產生的磁場使得羅盤運行起來。ZT (性能因數(figure ofmerit))值作為評估熱電效率的指示器。ZT值與kebeck 系數和電導率的平方成正比，而與熱導率成反比。這些很大程度上依賴于材料的固有特性。 對于金屬，由于kebeck系數值非常低、是大約幾μ Ν/Κ的水平，且根據Wiedemann-Franz 規則，電導率和熱導率之間具有比例關系，所以當使用金屬時，ZT值可能不會提高。另一方面，通過科學家對半導體材料的不懈研究，采用體熱和放射熱作為熱源的熱電器件已經進入了市場。然而，市場規模還很小。已經商業化的用于熱電器件的材料的例子包括用于常溫和中等溫度的Bi2Tii3和用于高溫的SiGe。常溫下Bi2I^3的ZT值為大約0. 7，在約120°C 的溫度下其最大ZT值為大約0. 9。常溫下SiGe的ZT值為大約0. 1，在900°C的溫度下其最大ZT值為大約0.9。對在半導體工業中作為基礎材料的硅的研究也吸引大量的注意。既然硅由于其大約150W/m ·Κ的高的熱導率而具有為大約0. 01的ZT值，所以已知其難以用作熱電器件。然而，最近已經報道了，通過化學氣相沉積生長的硅納米線的熱導率可以減小到約0. 01倍或更小，從而其ZT值接近1。然而，采用典型技術的硅納米線基(nano-line-based)熱電器件的集成和商業化是有困難的，其中一個困難可能是沒有能批量生產的納米線制造方法。大多數制造方法包括利用催化劑方法或者非催化劑方法在加熱爐中單獨地生長。然而，該單獨生長的方法具有以下兩個限制。第一，納米線可能不會在一個方向上連續地生長，而且一些納米線會在不希望的方向上生長，從而阻礙其他納米線的生長。這成為獲得高品質納米線的主要限制。第二，在加熱爐中單獨生長的納米線被移動到器件處，然后不得不附接到該器件。也就是，由于納米線和器件不是一體制成的，所以難以實現批量生產。而且，由于在這個過程中花費了很多時間，生產成本顯著地增加。

發明內容
4
本發明提供了一種易于制造的熱電器件及其制造方法、采用該熱電器件的感溫傳感器和熱源圖像傳感器。本發明的實施例提供了熱電器件，包括位于基板上的第一納米線和第二納米線， 第一納米線和第二納米線彼此分開；連接到第一納米線的一端的第一硅薄膜；連接到第二納米線的一端的第二硅薄膜；以及連接到第一納米線和第二納米線的另一端的第三硅薄膜，其中第一納米線和第二納米線以平行于基板的上表面的方向延伸。在一些實施例中，硅薄膜和納米線可以設置在同一面上。在其他實施例中，硅薄膜和納米線可以具有相同的厚度。還是在其他實施例中，熱電器件還可以包括第一、第二和第三金屬薄膜，分別電連接到硅薄膜；以及電連接到第三金屬薄膜的吸收體。仍在其他實施例中，該吸收體可以吸收熱量，且可以通過第三金屬薄膜將熱量傳送到第三硅薄膜。仍然在其他實施例中，第一和第二納米線可以包括硅。在進一步實施例中，第一納米線可以包括η型摻雜劑，第二納米線可以包括P型摻雜劑。還是在進一步的實施例中，第一硅薄膜、第二硅薄膜和第三硅薄膜還可以分別包括摻雜區域，而且摻雜區域可以與連接到第一、第二和第三金屬薄膜的接觸形成歐姆接觸。甚至在進一步的實施例中，第一、第二和第三金屬薄膜可以包括相同的材料。仍在進一步的實施例中，第一、第二和第三金屬薄膜可以包括Cu、Al、Ti、Co、TiN 和W中的至少一種。仍在進一步的實施例中，熱電器件還可以包括設置在基板上的絕緣層，其中硅薄膜和納米線設置在絕緣層上。在本發明的其他實施例中，感溫傳感器包括根據權利要求1所述的熱電器件，該熱電器件將熱源的熱能轉換為電能；通過比較電能與熱源的溫度值而執行操作的中央處理單元；以及存儲在中央處理單元中計算的數據的數據存儲單元，與中央處理單元交換數據。在本發明的其他實施例中，熱源圖像傳感器包括多個單位像素，分別包括AND邏輯電路、通過AND邏輯電路導通的開關裝置以及根據權利要求1所述的熱電器件，熱電器件與開關裝置電連接；行多路復用器和列多路復用器，選擇多個單位像素且電連接到AND邏輯電路；多個電流放大器，通過被導通的開關裝置放大熱電器件的電能；以及顯示器，接收由電流放大器放大的信號并且輸出圖像。 在本發明的其他實施例中，形成熱電器件的方法包括在基板上順序形成絕緣層和硅層；在硅層上形成具有第一線寬的光致抗蝕劑圖案；通過對光致抗蝕劑圖案執行灰化工藝，形成具有比第一線寬窄的第二線寬的光致抗蝕劑精細圖案；以及通過采用光致抗蝕劑精細圖案作為掩模對硅層執行刻蝕工藝而形成第一納米線和第二納米線。在一些實施例中，形成第一和第二納米線包括形成連接到第一納米線一端的第一硅薄膜；形成連接到第二納米線一端的第二硅薄膜；形成連接到第一和第二納米線的另一端的第三硅薄膜。在其他實施例中，該方法還可以包括將第一納米線摻雜有η型摻雜劑，將第二納米線摻雜有P型摻雜劑。


包括附圖以提供對本發明的進一步的理解，該附圖被結合且構成該說明書的一部分。附圖示出了本發明的示例性實施例，且與說明書一起，用以解釋本發明的原理。附圖中圖1是示出根據本發明實施例的熱電器件的透視圖；圖2是示出根據本發明實施例的熱電器件的平面圖；圖3A是沿圖2的1-1’線的截面圖；圖;3B是沿圖2的11-11’線的截面圖；圖4是示出根據本發明實施例的感溫傳感器的圖；圖5是示出根據本發明實施例的熱源圖像傳感器的電路圖；以及圖6A到7C是示出根據本發明實施例的形成熱電器件的方法的圖。
具體實施例方式下面將參考附圖對本發明的優選實施例進行更詳細地描述。然而，本發明可以實施為不同的形式，且不應解釋為限于這里提出的實施例。相反，提供這些實施例是使得本公開透徹和完整，且向本領域的技術人員全面地傳達本發明的范圍。附圖中，為了清楚的圖示，層和區域的尺寸被放大了。也應該了解到，當提到層 (或膜)在另一層或者基板“上”時，它可以直接在其他層或者基板上，或者也可以存在插入層。此外，也應該了解到，當提到層在另一層“之下”時，它可以直接在其下方，且也可以存在一個或更多插入層。此外，也應該了解到，當提到層在兩層“之間”時，它可以是這兩層之間唯一的層，或者也可以存在一個或更多插入層。相同的附圖標記通篇代表相同的元件。此外，詳細描述中的實施例將利用作為本發明理想示例圖的截面圖被描述。從而， 示例圖的形狀可能會根據制造技術和/或容許誤差有所修改。因此，本發明的實施例不限于示例圖中示出的特定形狀，而是可以包括根據制造工藝產生的其他形狀。圖中的示例區域具有通常的特性，且用于圖示半導體封裝的特定形狀。因而，這不應解釋為本發明范圍的限制。而且，雖然在本發明的各種實施例中，諸如第一、第二和第三的術語用于描述各種區域和層，但是這些區域和層并不受限于這些術語。這些術語僅僅用于區別一個區域或者層與另一區域或者層。因此，在一個實施例中被稱為第一層的層可以在另一實施例中被稱為第二層。這里描述和示例的實施例包括它的補充實施例。在接下來的描述中，技術術語僅用于解釋示例性實施例而并不限制本發明。除非有相反提示，否則單數形式的術語可以包括復數形式。術語“包括”，或“包含”的意思規定了特性、區域、固定的數量、步驟、工藝、元件和/或部件，但是并不排除其他的特性、區域、 固定的數量、步驟、工藝、元件和/或部件。下面，將結合附圖對本發明的示例性實施例進行描述。圖1是示出根據本發明實施例的熱電器件的透視圖。參考圖1，絕緣層110可以設置在基板100上。基板100可以是硅基板或者絕緣體上硅(SOI)基板。絕緣層110可以是設置在基板100上的硅氧化物，或者可以是SOI基板的掩埋氧化物(buried oxide)。第一納米線132和第二納米線134可以彼此分離地設置在絕緣層110上。第一納米線132和第二納米線134可以以平行于絕緣層110的上表面的方向延伸。第一硅薄膜122可設置為連接到第一納米線132的一端，第二硅薄膜IM可設置為連接到第二納米線134的一端。第三硅薄膜1 可以設置為連接到第一納米線132和第二納米線134的另一端。第一納米線132可以包括η型摻雜劑，第二納米線134可以包括 P型摻雜劑。第一硅薄膜122可以包括η型摻雜劑，第二硅薄膜IM可以包括ρ型摻雜劑。第三硅薄膜1 可以包括η型摻雜劑或者ρ型摻雜劑。特別的，第三硅薄膜126的相鄰于第一納米線132的部分包括η型摻雜劑，第三硅薄膜126的相鄰于第二納米線134的部分包括P型摻雜劑。第三硅薄膜1 可以暴露于熱源，以被加熱。從而，由于在第三硅薄膜1 與第一硅薄膜122之間以及第三硅薄膜1 與第二硅薄膜IM之間的溫度差會誘導電流。也就是， 由于該溫度差，電子(e)會從第三硅薄膜1 通過第一納米線132移動到第一硅薄膜124， 而空穴(h)會從第三硅薄膜1 通過第二納米線134移動到第二硅薄膜122，從而產生順時針電流。圖2是示出根據本發明實施例的熱電器件的平面圖。圖3A是沿圖2的1_1’線的截面圖。圖:3B是沿圖2的11-11’線的截面圖。參考圖2至3B，絕緣層110可以設置在包括η區域和ρ區域的基板100上。基板 100可以是半導體基板或者SOI基板。絕緣層110可以包括硅氧化物。絕緣層110可以是 SOI基板的掩埋氧化物。第一納米線132可以設置在η區域的絕緣層110上。與第一納米線132分離的第二納米線134可以設置在ρ區域的絕緣層110上。第一硅薄膜122可以設置在絕緣層110上，且連接到第一納米線132的一端。第二硅薄膜1 可以設置在絕緣層Iio上，且連接到第二納米線1；34的一端。第三硅薄膜1 可以設置在絕緣層110上且連接到第一納米線132和第二納米線134的另一端。第一納米線132和第二納米線134以在平行于基板100或者絕緣層110的上表面的方向上延伸。第一納米線132和第二納米線134可以包括硅。第一納米線132可以包括η型摻雜劑，第二納米線Π4可以包括ρ型摻雜劑。硅薄膜122、IM和126以及納米線132和134 可以設置在相同的平面上。而且，硅薄膜122、1Μ和126以及納米線132和134可以具有相同的厚度。第一硅薄膜122可以包括第一摻雜區域123，第二硅薄膜IM可以包括第二摻雜區域125。而且，第三硅薄膜1 可以包括第三摻雜區域127。第一、第二和第三摻雜區域 123、125和127可以分別包括摻雜劑。第一摻雜區域123可以具有與第一硅薄膜122相同類型的摻雜劑，第二摻雜區域125可以具有與第二硅薄膜IM相同類型的摻雜劑。第一硅薄膜122和第一摻雜區域123可以具有η型摻雜劑。第二硅薄膜1 和第二摻雜區域125 可以具有P型摻雜劑。第三摻雜區域127可以包括設置在η區域中的η型摻雜127η和設置在P區域中的P型摻雜127ρ。設置在η區域中的第三硅薄膜1 可以具有η型摻雜劑， 設置在P區域中的第三硅薄膜1 可以具有ρ型摻雜劑。第一層間電介質140可以設置為覆蓋硅薄膜122，IM和126以及納米線132和 134。
第一層間電介質140可以包括硅氧化物。第一、第二和第三金屬接觸142、144和 146可以設置在第一層間電介質140中，以分別連接到第一、第二和第三硅薄膜122、1M和 126。與圖2示出的不同，第三金屬接觸146可被分成設置在η區域中的η型金屬接觸和設置在P區域中的P型金屬接觸。第二層間電介質150可以設置在第一層間電介質140上。第二層間電介質150可以包括與第一層間電介質140相同的材料。第一金屬薄膜152、第二金屬薄膜巧4和第三金屬薄膜156可以設置在第二層間電介質150上，且分別電連接到第一、第二和第三金屬接觸 142、144和146。第一、第二和第三金屬薄膜152、巧4和156可以包括相同的材料。第一、 第二和第三金屬薄膜152、巧4和156可以包括Cu、Al、Ti、Co、TiN和W中的至少一種材料。 第一、第二和第三金屬薄膜152、巧4和156可以包括與第一、第二和第三金屬接觸142、144 和146相同的材料。第三層間電介質160可以設置在第二層間電介質150和金屬薄膜152、154和156 上。第三層間電介質160可以包括與第二層間電介質150相同的材料。接觸162可以設置在第三層間電介質160中，以接觸第三金屬膜156。吸收體170可以設置在第三層間電介質 160上，以連接到接觸162。吸收體170可以用以吸收來自外界的熱。吸收體170可以包括鈦氧化物。接觸162可以包括與吸收體170相同的材料。吸收體170可以將熱傳送到第三硅薄膜126，以在第三硅薄膜1 與第一硅薄膜122之間以及在第三硅薄膜1 與第二硅薄膜1 之間形成溫度差。圖4是示出根據本發明實施例的感溫傳感器的框圖。參考圖4，感溫傳感器200可以包括熱電器件220，該熱電器件220從熱源210吸收熱能，以將其轉化為電能。熱電器件220可以包括參考圖2至;3B描述的部件。由熱源210 和熱電器件220產生的電能值在中央處理單元230中可以被計算。中央處理單元230可以在數據存儲單元240中存儲熱源210的溫度和電能值之間的關系。感溫傳感器200可以包括根據熱源210的溫度顯示溫度的顯示單元250。根據本發明的實施例，感溫傳感器200可以使用硅納米線感應熱源210的溫度。圖5是示出根據本發明實施例的熱源圖像傳感器的電路圖。參考圖5，熱源圖像傳感器300可以包括多個單位像素，該單位像素包括在圖2至 3B中描述的熱電器件310、AND邏輯電路320以及開關裝置330。開關裝置330可以通過 AND邏輯電路320導通。可以提供行多路復用器340和列多路復用器350，以選擇多個單位像素且電連接到AND邏輯電路320。熱電器件310的所在地的對應熱能可以通過所選單位像素的熱電器件310被轉換為電能。當所選單位像素的開關裝置330被導通時，熱電器件 310產生的電能可以被輸出。輸出的電能可以在低噪聲電流放大器360中被放大，然后可以被轉換為電壓值。所產生的電壓值可以通過顯示器370實現為圖像。圖6A到7C是示出根據本發明實施例的形成熱電器件的方法的圖。圖6A到6F是示出形成納米線的方法的圖。為了便于解釋，示出了一對納米線。參考圖6A，絕緣層410可以形成在基板400上。絕緣層410可以由硅氧化物形成。 硅層430可以形成在絕緣層410上。不同地，基板400、絕緣層410和硅層430可以利用SOI 基板而制備。硅層430的厚度可以薄到幾納米，例如，約40nm。硅層430的減薄可以包括重復熱氧化工藝和氧化層去除工藝。氧化層去除工藝可以包括濕刻蝕工藝。
參考圖6B，光致抗蝕劑圖案420可以形成在硅層430上。光致抗蝕劑圖案420的第一最小線寬Wl可以是大約180nm。光致抗蝕劑圖案420可以通過采用KrF受激準分子激光器的步進式光刻機形成。第一預硅薄膜42 、第二預硅薄膜42 和第三預硅薄膜426a 以及第一預納米線43 和第二預納米線43 可以使用光致抗蝕劑圖案420作為掩模而通過實施刻蝕工藝而形成。參考圖6C，通過在光致抗蝕劑圖案420上實施灰化工藝，光致抗蝕劑精細圖案425 具有比第一最小線寬Wl窄的第二最小線寬W2。第二最小線寬W2可以是大約30nm。灰化工藝可以是氧灰化工藝。參考圖6D，使用光致抗蝕劑精細圖案425作為掩模，可以通過對第一預硅薄膜 42 、第二預硅薄膜42 和第三預硅薄膜426a以及第一預納米線43 和第二預納米線 434a實施刻蝕工藝形成第一硅薄膜422、第二硅薄膜似4和第三硅薄膜426以及第一納米線432和第二納米線434。第一納米線432和第二納米線434可以具有大約30nm的線寬。 第一和第二納米線432和434可以在平行于基板400的上表面的方向上延伸。硅薄膜422、似4和426以及納米線432和4；34可以形成在基本相同的平面上。這是由于硅薄膜422、似4和426以及納米線432和434通過一個光致抗蝕劑精細圖案425同時形成。而且，硅薄膜422、似4和426以及納米線432和434可以具有相同的厚度。圖6E和6F是分別示出灰化工藝之前和之后的第一和第二納米線432和434的掃描電子顯微鏡(SEM)照片。在圖6E中，納米線的線寬可以是大約160. 9nm，而在灰化工藝之后在圖6F中，納米線的線寬可以為大約31. lnm。圖7A至7C是示出第一和第二納米線432和434形成后的工藝的圖。在這些圖中， 第一和第二納米線432和434分別示出為多個。參考圖7A，第一納米線432可以摻雜有η型摻雜劑。基板400可以通過將第一納米線432摻雜η型摻雜劑而包括η區域。第一硅薄膜422和第三硅薄膜426的鄰近第一納米線432的部分可以設置在η區域中。第二納米線434可以摻雜有ρ型摻雜劑。通過將第二納米線434摻雜ρ型摻雜劑，基板400可以包括ρ區域。第二硅薄膜似4和第三硅薄膜 426的鄰近第二納米線434的部分可以設置在ρ區域中。參考圖7Β，用于歐姆接觸的第一摻雜區域423可以形成在第一硅薄膜422中，用于歐姆接觸的第二摻雜區域425可以形成在第二硅薄膜似4中。第一摻雜區域423可以包括 η型摻雜劑，第二摻雜區域425可以包括ρ型摻雜劑。用于歐姆接觸的第三摻雜區域427η 可以形成在第三硅薄膜似6的η型區域中，用于歐姆接觸的第四摻雜區域427ρ可以形成在第三硅薄膜426的ρ型區域中。第三摻雜區域427η可以包括η型摻雜劑，第四摻雜區域 427ρ可以包括ρ型摻雜劑。這里，歐姆接觸意指在硅薄膜和以下描述的金屬接觸或者金屬薄膜之間的電阻降低。參考圖7C，第一層間電介質440可以形成為覆蓋硅薄膜422、似4和426以及納米線432和434。第一層間電介質440可以由硅氧化物形成。第一金屬接觸442可以形成在第一層間電介質440中，以接觸第一摻雜區域423，且第二金屬接觸444可以形成為接觸第二摻雜區域425。而且，第三金屬接觸446可以形成為接觸第三摻雜區域427η和第四摻雜區域427ρ。與圖7C示出的不同，第三金屬接觸446可被分為接觸第三摻雜區域427η的金屬接觸和接觸第四摻雜區域427ρ的金屬接觸。
在第一層間電介質440上可以形成第二層間電介質450。第二層間電介質450可以由與第一層間電介質440相同的材料形成，例如，可以由硅氧化物形成。接觸第一金屬接觸442的第一金屬薄膜452、接觸第二金屬接觸444的第二金屬薄膜妨4以及接觸第三金屬接觸446的第三金屬薄膜456可以形成在第二層間電介質450中。第一、第二和第三金屬薄膜452、妨4和456可以由相同的材料形成。第一、第二和第三金屬薄膜452、妨4和456 可以由與第一、第二和第三金屬接觸442、444和446相同的材料形成。例如，第一、第二和第三金屬薄膜452、妨4和456可以由Cu、Al、Ti、Co、TiN和W中的至少一種材料形成。第三層間電介質460可以形成在第二層間電介質450上。例如，第三層間電介質 460可以由硅氧化物形成。接觸第三金屬薄膜456的接觸462可以形成在第三層間電介質 460中。連接到接觸462的吸收體470可以形成在第三層間電介質460上。吸收體470可以由鈦氧化物形成。接觸462可以由與吸收體470相同的材料形成。根據實施例，第一納米線432和第二納米線434可以通過光刻工藝和灰化工藝形成。也就是，第一納米線432和第二納米線434可以不用分開地形成在加熱爐中，而是可以通過半導體工藝(CMOS工藝)形成。因而，形成納米線的處理時間可以減少，且可以實現批量生產。而且，可以確保納米線的一致性，從而改善熱電器件的性能。在圖4中描述的中央處理單元230、數據存儲單元M0、AND邏輯電路320、開關裝置330、行多路復用器340、列多路復用器350和低噪聲電流放大器360可以包括CMOS器件，且可以通過上述COMS工藝形成。上面公開的主題將被認為是示例性的，而不是限制性的，而且權利要求旨在覆蓋落入本發明的真實精神和范圍內的所有修改、改進和其他實施例。因此，為了被法律允許最大的范圍，本發明的范圍將通過權利要求及其等同方案的最寬的允許解釋而確定，而不應該被前述詳細描述所局限或限制。本申請要求于2010年2月16日提交的韓國專利申請第10-2010-0013877號和于 2010年9月8日提交的韓國專利申請第10-2010-0088107號的優先權，二者的全部內容通過引用結合于此。
10
權利要求
1.一種熱電器件，包括在基板上的第一納米線和第二納米線，所述第一納米線和所述第二納米線彼此分開；第一硅薄膜，連接到所述第一納米線的一端；第二硅薄膜，連接到所述第二納米線的一端；以及第三硅薄膜，連接到所述第一納米線和所述第二納米線的另一端，其中所述第一納米線和所述第二納米線在平行于所述基板的上表面的方向上延伸。
2.如權利要求1所述的熱電器件，其中所述硅薄膜和所述納米線設置在相同的平面上。
3.如權利要求1所述的熱電器件，其中所述硅薄膜和所述納米線具有相同的厚度。
4.如權利要求1所述的熱電器件，還包括第一金屬薄膜、第二金屬薄膜和第三金屬薄膜，分別電連接到所述硅薄膜；以及吸收體，電連接到所述第三金屬薄膜。
5.如權利要求4所述的熱電器件，其中所述吸收體吸熱，且通過所述第三金屬薄膜將所述熱傳送到所述第三硅薄膜。
6.如權利要求4所述的熱電器件，其中所述第一納米線和所述第二納米線包括硅。
7.如權利要求6所述的熱電器件，其中所述第一納米線包括η型摻雜劑，所述第二納米線包括P型摻雜劑。
8.如權利要求4所述的熱電器件，其中所述第一硅薄膜、所述第二硅薄膜和所述第三硅薄膜還分別包括摻雜區域，且所述摻雜區域與連接到所述第一金屬薄膜、第二金屬薄膜和第三金屬薄膜的接觸形成歐姆接觸。
9.如權利要求4所述的熱電器件，其中所述第一金屬薄膜、所述第二金屬薄膜和所述第三金屬薄膜包括相同的材料。
10.如權利要求9所述的熱電器件，其中所述第一金屬薄膜、所述第二金屬薄膜和所述第三金屬薄膜包括Cu、Al、Ti、Co、TiN和W中的至少一種。
11.如權利要求1所述的熱電器件，還包括設置在所述基板上的絕緣層，其中所述硅薄膜和所述納米線設置在所述絕緣層上。
12.—種感溫傳感器，包括根據權利要求1所述的熱電器件，所述熱電器件將熱源的熱能轉換為電能； 中央處理單元，通過比較所述電能與所述熱源的溫度值而執行操作；以及數據存儲單元，存儲在所述中央處理單元中計算的數據，且與所述中央處理單元交換數據。
13.一種熱源圖像傳感器，包括多個單位像素，分別包括AND邏輯電路、通過所述AND邏輯電路導通的開關裝置以及根據權利要求1所述的熱電器件，所述熱電器件與所述開關裝置電連接；行多路復用器和列多路復用器，選擇所述多個單位像素且電連接到所述AND邏輯電路；多個電流放大器，通過被導通的所述開關裝置放大所述熱電器件的電能；以及顯示器，接收由所述電流放大器放大的信號并且輸出圖像。
14.一種形成熱電器件的方法，包括在基板上依次形成絕緣層和硅層； 在所述硅層上形成具有第一線寬的光致抗蝕劑圖案；通過對所述光致抗蝕劑圖案執行灰化工藝，形成具有比所述第一線寬窄的第二線寬的光致抗蝕劑精細圖案；以及通過采用所述光致抗蝕劑精細圖案作為掩模對所述硅層執行刻蝕工藝而形成第一納米線和第二納米線。
15.如權利要求14所述的方法，其中形成所述第一納米線和所述第二納米線包括 形成連接到所述第一納米線的一端的第一硅薄膜；形成連接到所述第二納米線的一端的第二硅薄膜；以及形成連接到所述第一納米線和所述第二納米線的另一端的第三硅薄膜。
16.如權利要求15所述的方法，還包括以η型摻雜劑對所述第一納米線進行摻雜；以及以P型摻雜劑對所述第二納米線進行摻雜。
全文摘要
本發明提供了一種熱電器件及其形成方法、感溫傳感器和熱源圖像傳感器。該熱電器件包括第一納米線、第二納米線、第一硅薄膜、第二硅薄膜和第三硅薄膜。第一納米線和第二納米線設置在基板上。第一納米線和第二納米線彼此分離。第一硅薄膜連接到第一納米線的一端。第二硅薄膜連接到第二納米線的一端。第三硅薄膜連接到第一和第二納米線的另一端。第一和第二納米線在平行于基板的上表面的方向上延伸。
文檔編號H01L35/30GK102208523SQ20111009004
公開日2011年10月5日 申請日期2011年1月14日 優先權日2010年2月16日
發明者全明心, 張汶圭, 樸永森, 玄榮勛, 田尚熏, 鄭泰亨 申請人:韓國電子通信研究院