專利名稱：封裝結構的制作方法
技術領域：
本發明涉及一種封裝結構，尤其涉及ー種使半導體芯片保持平穩且位置不偏移的封裝結構。
背景技術：
隨著半導體封裝技術的演進，除傳統連線焊接(Wire bonding)及覆晶(Flipchip)的半導體封裝技術外，目前半導體器件(Semiconductor device)已開發出不同的封裝形態，例如直接在一封裝基板(package substrate)中嵌埋ー芯片,此種封裝件能縮減整體封裝結構的體積并提升電性功能，且可配合各種封裝形式作變化。請參閱圖IA至圖ID所示,此為現有技術中封裝結構的制法示意圖。如圖IA所示，現有技術的封裝結構提供ー銅基板10,而銅基板10具有相對的第一表面IOa與第二表面10b，于該第一表面IOa與第二表面IOb上分別形成圖案化光阻層110與阻層111，再對該銅基板10進行腐蝕過程，以形成一容置槽12a與多個凹槽12b。如圖IB所示，于該容置槽12a的壁面上鍍上第一金屬層120a，且于該凹槽12b的壁面上鍍上第二金屬層120b，再移除該圖案化光阻層110與阻層111。如圖IC所示，于該容置槽12a底部的第一金屬層120a上涂布黏膠層15以黏置半導體芯片13，該半導體芯片13具有多個電極墊130，由導線14電性連接該第二金屬層120b。接著，于該銅基板10上形成封裝膠體17，以包覆該半導體芯片13與導線14。如圖ID所示，移除該銅基板10，以外露該第一金屬層120a及第ニ金屬層120b，且該第二金屬層120b作為凸接點16。該半導體芯片13上的電極墊130可經由導線14與凸接點16而外接至印刷電路板。然而，在現有技術中，因該容置槽12a與凹槽12b經腐蝕過程所形成，導致于槽底必定產生不平整的現象，以致于當該半導體芯片13置放于該容置槽12a中時，會造成不平穩且偏移的問題；且該封裝體無強化結構，遇外力易彎曲變形。而且，當腐蝕去除該銅基板10，因該容置槽12a與凸接點16間的厚度差異，需較多腐蝕時間，容易造成該第一金屬層120a及第ニ金屬層120b受損。因此，如何避免現有技術中封裝結構的種種缺失，確實已成為目前亟欲解決的課題。
發明內容
鑒于上述現有技術的種種缺失，本發明的一目的在于提供一種封裝結構，能使其半導體芯片保持平穩且位置不偏移，并使封裝結構具有一定強度不易彎曲變形。本發明的另ー目的在于提供ー種封裝結構，能使其打線墊于封裝時不會受損。為達到上述目的，本發明提供ー種封裝結構，其中，包括介電層，具有相対的第一表面及第ニ表面，且具有多個貫穿該第一及第ニ表面的穿孔；強化層，設于該介電層的第一表面上；、
線路層，設于該介電層的第二表面上，且該線路層具有多個外露于所述穿孔的打線墊及電性連接該打線墊的植球墊；第一防焊層，設于該介電層的第一表面及強化層上，且該第一防焊層形成多個第一開孔，以使所述打線墊外露于所述第一開孔；第二防焊層，設于該介電層的第二表面及線路層上，且該第二防焊層形成多個第ニ開孔，以使所述植球墊外露于所述第二開孔；以及半導體芯片，設于該第一防焊層上，且該半導體芯片由導線電性連接外露于所述穿孔的打線墊。根據本發明的構思，其中，該半導體芯片具有相対的作用面及非作用面，該作用面具有多個電性連接所述導線的電極墊，該非作用面結合至該第一防焊層上。
根據本發明的構思，其中，還包括表面處理層，設于該打線墊及植球墊上。根據本發明的構思，其中，形成該表面處理層的材料選自由電鍍鎳/金、化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(ImmersionTin)及有機保焊劑(OSP)所組成的群組。根據本發明的構思，其中，還包括焊球，設于該第二開孔中的植球墊上。根據本發明的構思，其中，還包括封裝膠體，設于該第一防焊層上、第一開孔及穿孔中，以覆蓋半導體芯片、導線及所述打線墊。綜上所述，本發明封裝結構因該強化層的表面未受破壞，因而形成于其上的第一防焊層保持平整。相較于現有技木，當該半導體芯片置放于該第一防焊層上吋，該半導體芯片可保持平穩且位置不偏移。而且，因貫穿的穿孔不須經長時間腐蝕，以使形成開孔后不會傷到打線墊及植球墊，因而提升電性連接的品質。
圖IA至圖ID為現有技術中封裝結構的制法的剖視圖；圖2A至圖2E為本發明封裝結構的制法的剖視圖；圖3A為本發明封裝結構未形成封裝膠體的仰視圖；圖3B為本發明封裝結構未形成封裝膠體的俯視圖。主要元件符號說明封裝結構1，2銅基板10第一表面10a, 20a第二表面10b，20b圖案化光阻層110阻層111容置槽12a凹槽12b第一金屬層120a第二金屬層120b半導體芯片13，23
電極墊130,230導線14，24黏膠層15凸接點16封裝膠體17，27介電層20金屬層200穿孔201 強化層21a開ロ210a線路層21b打線墊210植球墊211第一防焊層22a第二防焊層22b第一開孔220a第二開孔220b作用面23a非作用面23b表面處理層25焊球2具體實施例方式下面結合實施例及其附圖，對本發明作進ー步詳細說明。請參閱圖2A至圖2E所示，此為本發明所提供的封裝結構2的其中ー種制法的剖視圖。如圖2A所示，本發明提供的封裝結構2包括一介電層20，具有相対的第一表面20a及第ニ表面20b,且于該介電層20的第一及第ニ表面20a, 20b上分別具有強化層21a 及金屬層200。其中，形成該強化層21a的材質為金屬材質，例如銅。如圖2B所示，此為圖案化過程，以使該金屬層200形成線路層21b，且該線路層21b具有多個打線墊210及電性連接該打線墊210的植球墊211，而于該強化層21a上形成多個對應該打線墊210的開ロ 210a，以外露出該介電層20的部分第一表面20a。如圖2C所不,于該介電層20的第一表面20a及強化層21a上形成第一防焊層22a,而于該介電層20的第二表面20b及線路層21b上形成第二防焊層22b ;且于該第一防焊層22a上形成多個對應該開ロ 210a且尺寸小于該開ロ 210a的第一開孔220a，以外露出該介電層20的部分第一表面20a。又于該第二防焊層22b上形成多個外露該植球墊211的第二開孔220b。如圖2D所示，于該第一開孔220a中形成貫穿該介電層20的穿孔201，以外露出所述打線墊210。
如圖2E所示，于該第一防焊層22a上結合半導體芯片23，且該半導體芯片23由導線24經該穿孔201以電性連接所述打線墊210，又于該第一防焊層22a上、第一開孔220a及穿孔201中形成封裝膠體27，以覆蓋半導體芯片23、導線24及所述打線墊210 ;最后，可于該第二開孔220b中的植球墊211上結合焊球26，以供電性連接至印刷電路板。然而，在形成該導線24與焊球26之前，可先于該打線墊210及植球墊211上形成表面處理層25,且形成該表面處理層25的材料選自由電鍍鎳/金、化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(ImmersionTin)及有機保焊劑(OSP)所組成的群組。本發明的封裝結構2中，因該強化層21a除開ロ 210a外的表面并未受破壞，所以形成于該強化層21a上的第一防焊層22a保持平整。因此，當該半導體芯片23置放于該第一防焊層22a上時，可避免現有技術中的不平穩與偏移的問題。 而且，因該穿孔201僅貫穿該介電層20而未破壞該打線墊210表面，所以該打線墊210表面保持平整；且該穿孔201因介電層20厚度一致，并不需要長時間腐蝕，可避免現有技術中的外接凸點的金屬層受損的問題。由上述可知，本發明的封裝結構2包括具有相対的第一及第ニ表面20a，20b的介電層20、設于該介電層20的第一表面20a上的強化層21a、設于該介電層20的第二表面20b上的線路層21b、設于該介電層20的第一表面20a及強化層21a上的第一防焊層22a、設于該介電層20的第二表面20b及線路層21b上的第二防焊層22b、以及設于該第一防焊層22a上的半導體芯片23。所述的介電層20具有多個貫穿該第一及第ニ表面20a，20b的穿孔201。所述的強化層21a用以支撐及加強結構。所述的線路層21b具有多個外露于所述穿孔201的打線墊210及電性連接該打線墊210的植球墊211。所述的第一防焊層22a形成多個對應該穿孔201的第一開孔220a，以使所述打線墊211外露于所述第一開孔220a。所述的第二防焊層22b形成多個第二開孔220b，以使所述植球墊211外露于所述第二開孔220b。所述的半導體芯片23具有相対的作用面23a及非作用面23b，該作用面23a具有多個電極墊230以由導線24電性連接外露于所述穿孔的打線墊，該非作用面23b結合至該第一防焊層22a上。所述的封裝結構2還包括表面處理層25，設于該打線墊210及植球墊211上，且形成該表面處理層25的材料選自由電鍍鎳/金、化學鍍鎳/金、化鎳浸金(ENIG)、化鎳IE浸金(ENEPIG)、化學鍍錫(Immersion Tin)及有機保焊劑(OSP)所組成的群組。所述的封裝結構2還包括焊球26，設于該第二開孔220b中的植球墊211上。所述的封裝結構2還包括封裝膠體27，設于該第一防焊層22a上、第一開孔220a及穿孔201中，以覆蓋半導體芯片23、導線24及所述打線墊210。綜上所述，本發明封裝結構因該強化層的表面未受破壞，所以形成于其上的第一防焊層保持平整。因此，當該半導體芯片置放于該第一防焊層上吋，該半導體芯片可保持平穩且位置不偏移，以利于導線的接置而提升電性連接的品質。
而且，因貫穿的穿孔未破壞該打線墊表面，所以該打線墊表面保持平整；且該穿孔因介電層厚度一致，并不需要長時間腐蝕，而造成該打線墊受損，以利于電性導通而提升電性連接的品質。
以上所述僅為本發明的較佳可行實施例，非因此局限本發明的保護范圍，故凡運用本發明所作的等效技術變化，均包含于本發明的保護范圍內。
權利要求
1.ー種封裝結構，其特征在于，包括 介電層，具有相対的第一表面及第ニ表面，且具有多個貫穿該第一及第ニ表面的穿孔； 強化層，設于該介電層的第一表面上； 線路層，設于該介電層的第二表面上，且該線路層具有多個外露于所述穿孔的打線墊及電性連接該打線墊的植球墊； 第一防焊層，設于該介電層的第一表面及強化層上，且該第一防焊層形成多個第一開孔，以使所述打線墊外露于所述第一開孔； 第二防焊層，設于該介電層的第二表面及線路層上，且該第二防焊層形成多個第二開孔，以使所述植球墊外露于所述第二開孔；以及 半導體芯片，設于該第一防焊層上，且該半導體芯片由導線電性連接外露于所述穿孔的打線墊。
2.如權利要求I所述的封裝結構，其特征在干，該半導體芯片具有相対的作用面及非作用面，該作用面具有多個電性連接所述導線的電極墊，該非作用面結合至該第一防焊層上。
3.如權利要求I所述的封裝結構，其特征在于，還包括表面處理層，設于該打線墊及植球墊上。
4.如權利要求3所述的封裝結構，其特征在干，形成該表面處理層的材料選自由電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金、化學鍍錫及有機保焊劑所組成的群組。
5.如權利要求I或3所述的封裝結構，其特征在于，還包括焊球，設于該第二開孔中的植球墊上。
6.如權利要求1、3或5所述的封裝結構，其特征在于，還包括封裝膠體，設于該第一防焊層上、第一開孔及穿孔中，以覆蓋半導體芯片、導線及所述打線墊。
全文摘要
本發明提供一種封裝結構，包括介電層，具有相對的第一及第二表面，且具有多個貫穿第一及第二表面的穿孔；強化層，設于介電層上；線路層，設于介電層上，且具有多個打線墊及連接打線墊的植球墊；第一防焊層，設于介電層上，且形成多個使所述打線墊外露出的第一開孔；第二防焊層，設于介電層上，形成多個使所述植球墊外露出的第二開孔；以及半導體芯片，設于第一防焊層上，由導線連接外露于所述穿孔的打線墊；如此以使得開孔不須經長時間腐蝕，且形成開孔后不會傷及打線墊及植球墊，因該強化層的表面未受破壞，所以形成于其上的第一防焊層保持平整，當該半導體芯片置放于該第一防焊層上時，該半導體芯片可保持平穩且位置不偏移。
文檔編號H01L23/498GK102693948SQ20111007820
公開日2012年9月26日 申請日期2011年3月24日 優先權日2011年3月24日
發明者蔡琨辰 申請人:欣興電子股份有限公司