專利名稱：防止基板周邊外露的模封陣列處理方法
技術領域：
本發明是有關于半導體裝置的封裝制造技術，特別是有關于一種防止基板周邊外露的模封陣列處理方法。
背景技術：
傳統在半導體封裝技術中基于成本考慮與量產需求，普遍采用模封陣列處理(Mold Array Process,MAP)工藝。以一基板條(Substrate Strip)作為多個芯片的載體，基板條包含有兩個以上排列成一矩陣的基板單元，在經過設置芯片、電性連接等半導體封裝作業后，一形成面積大于矩陣的模封膠體連續覆蓋基板單元及基板單元之間的切割道，再沿著切割道進行單體化切割，便可制得兩個以上半導體封裝構造。圖I為一種利用模封陣列處理制得的公知窗口型球格陣列形態的半導體封裝構 造，圖2為模封陣列處理中所使用的基板條。如圖I所示，公知半導體封裝構造100主要包含基板單元113、芯片120、封膠體130。該芯片120設置于該基板單元113的上表面111。如為窗口型球格陣列形態時，該基板單元113更具有貫穿上表面111與下表面112的中央槽孔117，并且位于該芯片120的主動面121的兩個以上電極122對準于該中央槽孔117內。該芯片120常見地借由兩個以上打線形成的焊線150通過該中央槽孔117將這些電極122電性連接至該基板單元113。而該封膠體130形成于該基板單元113的上表面111上與該中央槽孔117內，以密封該芯片120與這些焊線150，并且該基板單元113的該下表面可設有兩個以上焊球160，以作為該半導體封裝構造100對外電性連接的端子。然而依目前公知模封陣列處理技術，該封膠體130無法覆蓋至該基板單元113的側邊116，不可避免地造成該基板單元113內部的核心層與金屬線路外露，使得水氣容易入侵到封裝內部，導致產品可靠度不佳。
如圖2所示，上述的基板單元113在公知模封陣列處理過程中為多個一體形成并呈矩陣排列在公知基板條Iio內。在相鄰基板單元113之間與周邊形成有兩個以上縱橫交錯的切割道114。配合參閱圖1，在粘晶與電性連接之后，上述的封膠體130為模封形成并連續地覆蓋在這些基板單元113與這些切割道114上。而在每一基板單元113之間的切割道114在工藝后段必須被移除，以達到單體化分離，故基板條110的切割道114部位與在這些切割道114上的封膠體130不會存在于最終的封裝產品內。當依據這些切割道114切離該基板單元113時，會同時切穿該封膠體130與該基板條110，使得該基板單元113具有切齊于該封膠體130被切側面的顯露側邊116，即該基板單元113的側邊116無法被該封膠體130保護。因此，在單體化分離之后，該基板單元113的側邊116的電鍍線路與核心層會呈現外露狀態，導致耐濕性較差，且易受到外界異物的干擾。此外，在單體化分離過程中切割工具容易拉扯或是破壞到位于該基板單元113的周邊線路，而造成后續的不良影響。
發明內容
有鑒于此，本發明的主要目的在于提供一種能使封裝產品抗氧化、抗濕氣及對抗其它環境侵害的防止基板周邊外露的模封陣列處理方法。為達到上述目的，本發明解決其技術問題是采用以下技術方案來實現的。本發明揭示一種防止基板周邊外露的模封陣列處理方法，首先，提供一基板條，該基板條具有上表面與相對的下表面，該基板條包含有兩個以上基板單元，每一基板單元的尺寸對應于一半導體封裝構造，在相鄰基板單元之間形成有一切割道；接著，在這些基板單元上設置兩個以上芯片；之后，將所述芯片電性連接至所對應的這些基板單元；之后，在基板條的上表面模封形成第一封裝材料，以連續地覆蓋這些基板單元以及這些切割道；之后，進行預切割步驟，其在這些切割道上至少形成兩個貫穿該基板條的切割槽，但未貫穿該第一封裝材料，每一切割槽的寬度大于對應切割道的寬度，以使這些基板單元具有顯露在這些切割道之外的周邊；之后，在切割槽內形成第二封裝材料，以包覆這些基板單元的周邊；最后，進行單體化分離步驟，以切割方式移除在這些切割道上的該第一封裝材料與在這些切割道內的第二封裝材料，以將這些基板單元單體化分離為獨立的半導體封裝構造，并且在切割后這些基板單元的周邊仍被該第二封裝材料所包覆。本發明解決其技術問題還可采用以下技術措施進一步實現。
在前述的模封陣列處理方法中，該基板條在每一基板單元內可另形成有中央槽孔，在設置這些芯片的步驟中，這些芯片的主動面可貼附至該基板條，并且這些芯片的電極顯露在該中央槽孔內。在前述的模封陣列處理方法中，在形成該第二封裝材料的步驟中，該第二封裝材料可更形成于這些中央槽孔內。在前述的模封陣列處理方法中，在所述預切割步驟中，這些中央槽孔可借由形成在該基板條的下表面的凹槽而與這些切割槽連通。在前述的模封陣列處理方法中，在模封形成該第一封裝材料的步驟中，該第一封裝材料可更形成于這些中央槽孔內。在前述的模封陣列處理方法中，所述將芯片電性連接至所對應的基板單元的步驟可包含以打線方式形成兩個以上焊線，這些焊線經由這些中央槽孔將這些芯片連接至這些基板單兀。在前述的模封陣列處理方法中，所述將芯片電性連接至所對應的基板單元的步驟可包含以該基板條的兩個以上內弓I線通過這些中央槽孔接合至這些芯片的電極。在前述的模封陣列處理方法中，在所述形成第二封裝材料的步驟之后與在所述單體化分離步驟之前，可另包含的步驟為在基板條的下表面形成兩個以上焊球。在前述的模封陣列處理方法中，該第一封裝材料與該第二封裝材料所切割移除的間隙寬度可相同于這些切割道的寬度。在前述的模封陣列處理方法中，在所述形成第二封裝材料的步驟之后與在所述單體化分離步驟之前，可另包含的步驟為進行后烘烤步驟，以固化該第一封裝材料與該第二封裝材料。由以上技術方案可以看出，本發明的防止基板周邊外露的模封陣列處理方法，具有以下優點與功效一、可借由在第一次模封之后在切割道上預切形成貫穿基板條的切割槽作為本發明的其中一技術手段，其中切割槽的寬度大于對應切割道的寬度，再以第二封裝材料形成于切割槽內，以包覆基板單元的周邊。故在單體化分離步驟時，只會切穿封裝材料，不會切到基板結構，解決公知模封陣列處理方法中基板側邊外露的問題，可避免基板單元周邊的金屬線路與核心層外露，進而使封裝產品達到抗氧化、抗濕氣及對抗其它環境侵害的作用，并提升半導體封裝產品的耐用度。二、可借由兩種封裝材料在MAP工藝中的形成以及其間的預切割操作作為本發明的其中一技術手段，在模封陣列處理的單體化分離步驟中不會切到基板結構，避免單體化分離步驟的厚切割應力作用于基板而造成內部線路變形或位移。三、可借由兩種封裝材料在MAP工藝中的形成以及其間的預切割操作作為本發明的其中一技術手段，配合一同時固化兩種封裝材料的后烘烤步驟，以簡化MAP工藝步驟。
圖I為一種以公知模封陣列處理制造的半導體封裝構造的截面示意圖； 圖2為一種基板條的局部俯視不意圖；圖3A至圖3H為依據本發明的第一具體實施例的一種防止基板周邊外露的模封陣列處理方法各步驟中的元件截面示意圖；圖4為依據本發明的第一具體實施例的模封陣列處理方法在完成預切割步驟之后的基板條的仰視不意圖；圖5A至圖5H為依據本發明的第二具體實施例的另一種防止基板周邊外露的模封陣列處理方法各步驟中的元件截面示意圖；圖6為依據本發明的第二具體實施例的模封陣列處理方法中在提供基板條步驟中的基板條的仰視不意圖；圖7為依據本發明的第二具體實施例的模封陣列處理方法中在完成預切割步驟后的基板條的仰視不意圖。附圖標記說明S間隙寬度 Wl切割槽的寬度 W2切割道的寬度 100半導體封裝構造
110基板條111 上表面 112 下表面
113基板單元114切割道
116側邊117中央槽孔
120芯片121主動面 122 電極
130封膠體
150焊線160焊球
200半導體封裝構造
210基板條211 上表面 212 下表面
213基板單元214切割道 215切割槽
216周邊217中央槽孔
220芯片221主動面 222 電極
230第一封裝材料
240第二封裝材料
250焊線260焊球
300半導體封裝構造
318凹槽
319內引線
具體實施例方式以下將配合所附附圖詳細說明本發明的實施例，然而應注意的是，這些附圖均為簡化的示意圖，僅以示意方法來說明本發明的基本架構或實施方法，故僅顯示與本發明有關的元件與組合關系，圖中所顯示的元件并非以實際實施的數目、形狀、尺寸做等比例繪制，某些尺寸比例與其它相關尺寸比例或已夸張或是簡化處理，以提供更清楚的描述。實際實施的數目、形狀及尺寸比例為一種選擇性的設計，詳細的元件布局可能更為復雜。依據本發明的第一具體實施例，一種防止基板周邊外露的模封陣列處理方法舉例說明于圖3A至圖3H的各步驟中元件的截面示意圖與圖4完成預切割步驟后的基板條的仰視示意圖。該防止基板周邊外露的模封陣列處理方法詳細說明如下。首先，如圖3A所示，提供一基板條210。該基板條210具有上表面211與相對的下表面212。該上表面211可供粘晶材料與封裝材料的設置，該下表面212可供接合兩個以上焊球，以供對外表面接合。通常該基板條210為印刷電路板并設有單面或雙面電性導通的金屬線路。該基板條210也可為 軟性電路薄膜或陶瓷電路板。如圖4所示，該基板條210包含有兩個以上基板單兀213,為半導體封裝構造內部的芯片載體。每一基板單兀213的尺寸對應于半導體封裝構造200 (如圖3H所示)，即圖3A的基板單元213的寬度相同于圖3H半導體封裝構造200的同一截面方向的寬度。在相鄰基板單元213之間形成有切割道214。這些基板單元213是矩陣排列在該基板條210內，每一基板單元213可成矩形或正方形。在大量生產時，這些基板單元213整合地一體形成于該基板條210內，該基板條210的側邊可設有對位孔(圖中未繪出)，使得在封裝工藝能夠自動化傳輸與定位。而這些切割道214可包括橫向切割道與縱向切割道，并形成在相鄰基板單元213之間，不作為半導體封裝構造的內部基板部分。接著，如圖3B所示，在這些基板單元213上設置兩個以上芯片220，例如可以利用既有的粘晶操作完成。而這些芯片220的材質可為硅、砷化鎵或其它半導體材質。這些芯片220的主動面221形成有各式集成電路元件，例如DDR2 (Double Data Rate SDRAM II，雙倍速率同步動態隨機存儲器)、DDR3、DDR4等動態隨機存取內存或者是非揮發性內存，而這些電極222為芯片內部連接集成電路的對外端點，通常這些電極222為鋁或銅材質的焊墊，或可為突出于這些主動面221的導電凸塊。這些電極222可設置于這些芯片220的主動面221的單一側邊、兩對應側邊、四周側邊或是中央位置。通常芯片220設置于對應基板單元213內的中央位置。在本實施例中，每一基板單元上213均設有芯片220，但不受限定地，也可應用至多芯片堆棧的封裝，在每一基板單元213上可疊設兩個以上芯片。可利用一雙面PI (聚酰亞胺)膠帶、液態環氧膠、預型片、B階膠(B-stage adhesive)或是芯片貼附物質(Die Attach Material，DAM)，以將這些芯片220粘接至這些基板單元213上。此外，本實施例運用窗口型球格陣列封裝的應用例，這些芯片220的主動面221貼附于該基板條210的上表面211 ;并且，該基板條210在每一基板單兀213內可另形成有中央槽孔217,該中央槽孔217貫穿該基板條210并位于每一基板單元213的中央位置。在本實施例中，這些電極222分布排列于這些芯片220主動面221的中央，并對準于這些中央槽孔217。在設置這些芯片220的步驟之后，這些芯片220的兩個以上電極222顯露在該中央槽孔217內。之后，如圖3C所示，將芯片220電性連接至對應的基板單元213。所述的電性連接這些芯片220與這些基板單元213的步驟可包含以打線方式形成兩個以上焊線250，這些焊線250經由這些中央槽孔217將這些芯片220的電極222連接至這些基板單元213內部線路。這些焊線250可利用打線工藝所形成的金屬細線，其材質可為金或是采用類似的高導電性的金屬材料(例如銅或鋁)，可利用這些焊線250作為這些芯片220至這些基板單元213之間的信號傳遞與接地/電源的連接。然而不受限地，這些芯片220除了可以打線電性連接之外，也可以覆晶接合(Flip Chip Bonding)、引腳接合(Lead Bond)或是其它已知電性連接方式完成這些芯片220與這些基板單元213的電性互連。之后，如圖3D所示，在該基板條210的該上表面211模封形成第一封裝材料230，以連續地覆蓋這些基板單元213以及這些切割道214，即該第一封裝材料230的覆蓋面積相當于或大于組成這些基板單元213的矩陣面積。較佳地，該第一封裝材料230更可完全覆蓋這些芯片220，使其不受到外界污染物的污染。但不受限定地，這些芯片220也可為裸晶形態而顯露出這些芯片220的背面以利于散熱。具體而言，該第一封裝材料230可為環氧模封化合物(Epoxy Molding Compound,EMC),通常具有絕緣性與熱固性。該第一封裝材料230能以轉移成型(Transfer Molding)或稱壓模的技術加以形成,或者該第一封裝材料230也可使用其它已知的模封工藝形成，例如壓縮模封、使用一模板的印刷或噴涂等等。較佳地，在模封形成該第一封裝材料230的步驟中，該第一封裝材料230可更形成于這些中央槽孔217內，以密封這些焊線250，故在后續的預切割步驟中切割碎屑不會落入這些中央槽孔217內，便不會造成這些焊線250的污染。并且，該第一封裝材料230可突出于該下表面212。如圖3E與圖4所示，在該第一封裝材料230形成之后，進行一預切割步驟，其在這些切割道214上形成兩個以上貫穿該基板條210的切割槽215，但未貫穿該第一封裝材料230。雖然該基板條210被切穿，但利用該第一封裝材料230仍可結合這些芯片220與這些基板單元213不致散離。特別如圖4所示，在預切割步驟之后，每一切割槽215的寬度Wl大于對應切割道214的寬度W2，以使這些基板單元213具有顯露在這些切割道214之外的周邊216。具體而言，這些切割槽215沿著切割道214而呈縱向或/與橫向直線排列，但切割槽215的寬度Wl應大于對應切割道214的寬度W2，換言之，所移除部分除了包含有切割道214更包含這些基板單元213的邊緣，以更大的開口槽的形態使這些基板單元213的這些周邊216不與這些切割道214重疊。詳細而言，這些切割槽215的寬度約為對應切割道214的寬度的I. 2倍至2倍。再如圖3E所示，這些切割槽215的切割深度應足以切穿該基板條210但不可超過該第一封裝材料230的厚度,形成的切割槽215呈溝渠(trench)狀。一般而言，該基板條210的厚度約為0. 08_至0. 3_，在一實施例中，這些切割槽215的深度實質上可與該基板條210的厚度相同。更詳細而言，這些切割槽215可由任何方法制成，例如是激光鉆孔或機械加工。舉例來說，這些切割槽215可利用鉆頭孔徑大于切割道214寬度的刀具，由該下表面212往該上表面211方向切割，以形成這些切割槽215。這些切割槽215的截面形狀可為矩形、V形、曲線形、錐形、漏斗形或是底部逐漸縮小的梯形。之后，如圖3E與圖3F所示，在切割槽215內形成第二封裝材料240，以包覆這些基板單元213的周邊216。具體而言，該第二封裝材料240填滿這些切割槽215以使這些周邊216不外露。詳細而言，該第二封裝材料240的材質可相同于該第一封裝材料230,或為不相同的其它絕緣性熱固性樹脂，例如流動性高于該第一封裝材料的底部填充膠。除了傳統模封(或稱轉移成形)方法形成，在不同實施例中，或可利用印刷或點涂方法形成該第二封裝材料240。值得一提的是，在形成該第二封裝材料240的步驟之后可另進行一后烘烤步驟，以固化該第一封裝材料230與該第二封裝材料240，使其材料安定并成形。因此，可借由兩種封裝材料在MAP(模封陣列處理)工藝中的形成以及其間的預切割操作作為本發明的其中一技術手段，配合一同時固化兩種封裝材料之后烘烤步驟，以簡化MAP工藝步驟。更具體地，如圖3G所示，在形成該第二封裝材料240的步驟之后與單體化分離步 驟之前，可在該基板條210的該下表面212形成兩個以上焊球260，以供對外表面接合至外部的印刷電路板。這些焊球260可呈柵狀陣列排列，使相同單位面積的基板單元213可以容納更多輸入/輸出連接端(I/o Connection)以符合高度集成化(Integration)的半導體芯片所需。然而不受限定地，在不同的實施例中，這些焊球260也可替換為錫膏、接觸墊或接觸針。最后，如圖3G與圖3H所示，以切割方式移除在這些切割道214上的該第一封裝材料230與在這些切割道214內的第二封裝材料240，以單體化分離這些基板單元213為單獨的半導體封裝構造200，并且在切割后這些基板單元213的周邊216仍被該第二封裝材料240所包覆。故在單體化分離步驟時，只會切穿該第二封裝材料240，不會切到該基板單元213結構，解決公知模封陣列處理方法中基板側邊外露的問題，如此可避免位于這些基板單元213周邊216的金屬線路與核心層外露，進而使封裝產品達到抗氧化、抗濕氣及對抗其它環境侵害的作用，以提升半導體封裝產品的耐用度。此外，在模封陣列處理的單體化分離步驟中不會切到基板結構，避免單體化分離步驟的厚切割應力作用于該基板條210而造成內部線路變形或位移。具體而言，如圖3E所示，由于這些切割道214的寬度應小于這些切割槽215的寬度，當該第一封裝材料230與該第二封裝材料240所切割移除的間隙寬度S可相同于這些 切割道214的寬度W2(如圖3G與圖3H所示)，在單體化分離步驟中便可確保不會切到這些切割槽215的兩側(即基板單元的周邊216)，故在每一獨立的半導體封裝構造中該第二封裝材料240仍可覆蓋住這些基板單元213的周邊216，可避免位于這些基板單元213周邊216的金屬線路與核心層外露，進而使封裝產品達到抗氧化、抗濕氣及對抗其它環境侵害的作用，以提升半導體封裝產品的耐用度。本發明的第二具體實施例揭示另一種防止基板周邊外露的模封陣列處理方法，圖例說明于圖5A至圖5H各步驟中元件的截面示意圖。其中與第一實施例相同功能的主次要元件以相同符號標示，細部不再予以贅述。首先，如圖5A與圖6所示，提供基板條210。在本實施例中，除了內部線路結構，該基板條210可更包含兩個以上內引線319。這些內引線319可為該基板條210內部金屬線路層的延伸部分或由外附加的懸空內引線(lead)，通常為表面有電鍍層的銅線，可利用蝕刻銅箔等的金屬箔或導電箔再經電鍍而形成，故具有可撓曲性。在未電性連接之前，這些內引線319可通過上述的這些中央槽孔217而為騰空。接著，如圖5B所示，在這些基板單元213上設置兩個以上芯片220，并且可使這些芯片220的這些電極222顯露在該中央槽孔217內。之后，如圖5C所示，電性連接這些芯片220與這些基板單元213，其以該基板條210的這些內引線319通過這些中央槽孔217接合至這些芯片220的電極222。可利用內引腳壓合治具(ILB bonding head)打斷這些內引線319的預斷點并使這些內引線319壓合接觸至這些芯片220的電極222，而與這些芯片220達到信號溝通的電性連接。相較于打線接合電性連接的方式，利用內引線319壓合接觸的電性連接方式，不會有線弧以使信號路徑得以縮短，并且不會有焊線兩端的金屬焊接界面，能適用于高頻集成電路封裝。之后，如圖所示，在該基板條210的該上表面211模封形成第一封裝材料230，以連續地覆蓋這些基板單元213以及這些切割道214，更可覆蓋這些芯片220，使其不受到外界污染物的污染。之后，如圖5E與圖7所示，進行預切割步驟，其在這些切割道214上形成兩個以上貫穿該基板條210的切割槽215，但未貫穿該第一封裝材料230，每一切割槽215的寬度Wl大于對應切割道214的寬度W2，以使這些基板單元213具有顯露在這些切割道214之外的周邊216。具體而言，如圖7所示，這些切割槽215沿著切割道214而呈縱向或(與)橫向直線排列，但切割槽215的寬度應Wl大于對應切割道214的寬度W2，以使這些基板單元213的這些周邊216不位于這些切割道214上，而是具有更大的開口。在本實施例中，如圖5E所示，這些切割槽215的深度可與該基板條210的厚度相同，可不需要切割到該第一封裝材料230。這些切割槽215的截面形狀可為矩形。此外，如圖7所示，較佳地，在所述的預切割步驟中，這些中央槽孔217可借由形成在該基板條210的該下表面212的凹槽318而與這些切割槽215連通。這些凹槽318不貫穿該基板條210，其切割深度可小于這些切割槽215。之后，如圖5E與圖5F所示，在這些切割槽215內形成第二封裝材料240，以包覆這些基板單元213的周邊216。在此步驟中，當第一封裝材料230未填入這些中央槽孔217內，該第二封裝材料240可更形成于這些中央槽孔217內，較佳地可利用與這些切割槽215 連通的凹槽318將該第二封裝材料240導流至這些中央槽孔217內，故這些凹槽318也可布滿該第二封裝材料240，以密封這些內引線319。在一具體結構中，該第二封裝材料240的填充高度可不超過該基板條210的該下表面212。之后，如圖5G所示，在形成該第二封裝材料240的步驟之后與單體化分離步驟之前，在該基板條210的下表面212可形成兩個焊球260，以供對外表面接合至外部的印刷電路板。最后，如圖5G與圖5H所示，以切割方式移除在這些切割道214上的該第一封裝材料230與在這些切割道214內的第二封裝材料240，以單體化分離這些基板單元213為可單獨分離的半導體封裝構造300，并且在切割后這些基板單元213的周邊216仍被該第二封裝材料240所包覆。因此，本發明在模封陣列處理中可避免基板單元周邊的金屬線路與核心層外露，進而使封裝產品達到抗氧化、抗濕氣及對抗其它環境侵害的作用，以提升半導體封裝產品的耐用度。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本項技術的人，在不脫離本發明的技術范圍內，所作的任何簡單修改、等效性變化與修飾，均涵蓋于本發明的技術范圍內。
權利要求
1.一種防止基板周邊外露的模封陣列處理方法，其特征在于，其包含 提供一基板條，該基板條具有上表面與相對的下表面，該基板條包含有兩個以上基板單元，每一基板單元的尺寸對應于一半導體封裝構造，在相鄰基板單元之間形成有切割道； 在這些基板單元上設置兩個以上芯片； 將所述芯片電性連接至所對應的基板單元； 在所述基板條的上表面模封形成第一封裝材料，以連續地覆蓋這些基板單元以及這些切割道； 進行預切割步驟，在這些切割道上至少形成兩個貫穿該基板條的切割槽，但未貫穿該第一封裝材料，每一切割槽的寬度大于對應切割道的寬度，以使這些基板單元具有顯露在這些切割道之外的周邊； 在所述切割槽內形成第二封裝材料，以包覆這些基板單元的周邊；以及 單體化分離步驟，以切割方式移除在這些切割道上的所述第一封裝材料與在這些切割道內的第二封裝材料，以將這些基板單元單體化分離為獨立的半導體封裝構造，并且在切割后這些基板單元的周邊仍被所述第二封裝材料所包覆。
2.根據權利要求I所述的防止基板周邊外露的模封陣列處理方法，其特征在于，所述基板條在每一基板單元內另形成有中央槽孔，在設置芯片的步驟中，這些芯片的主動面貼附至所述基板條，并且所述芯片的電極顯露在該中央槽孔內。
3.根據權利要求2所述的防止基板周邊外露的模封陣列處理方法，其特征在于，在形成所述第二封裝材料的步驟中，所述第二封裝材料更形成于所述中央槽孔內。
4.根據權利要求3所述的防止基板周邊外露的模封陣列處理方法，其特征在于，在所述預切割步驟中，所述中央槽孔借由形成在所述基板條的下表面的凹槽而與所述切割槽連通。
5.根據權利要求2所述的防止基板周邊外露的模封陣列處理方法，其特征在于，在模封形成所述第一封裝材料的步驟中，所述第一封裝材料更形成于所述中央槽孔內。
6.根據權利要求2、3、4或5所述的防止基板周邊外露的模封陣列處理方法，其特征在于，所述將芯片電性連接至所對應的基板單元的步驟包含以打線方式形成兩個以上焊線，這些焊線經由這些中央槽孔將這些芯片連接至這些基板單元。
7.根據權利要求2、3、4或5所述的防止基板周邊外露的模封陣列處理方法，其特征在于，所述將芯片電性連接至所對應的基板單元的步驟包含以所述基板條的兩個以上內引線通過這些中央槽孔接合至這些芯片的電極。
8.根據權利要求1、2、3、4或5所述的防止基板周邊外露的模封陣列處理方法，其特征在于，在所述形成第二封裝材料的步驟之后與在所述單體化分離步驟之前，另包含的步驟為在所述基板條的下表面形成兩個以上焊球。
9.根據權利要求1、2、3、4或5所述的防止基板周邊外露的模封陣列處理方法，其特征在于，所述第一封裝材料與第二封裝材料所切割移除的間隙寬度相同于這些切割道的寬度。
10.根據權利要求1、2、3、4或5所述的防止基板周邊外露的模封陣列處理方法，其特征在于，在所述形成第二封裝材料的步驟之后與在所述單體化分離步驟之前，另包含的步驟為進行后 烘烤步驟，以固化所述第一封裝材料與第二封裝材料。
全文摘要
本發明揭示一種防止基板周邊外露的模封陣列處理方法，主要特征為在模封陣列處理過程中兩種封裝材料的使用程序。用以密封芯片的第一封裝材料模封形成于基板條上以連續地覆蓋基板單元以及單元之間的切割道。在形成第二封裝材料之前，以預切割方式在切割道上至少形成兩個貫穿基板條但未貫穿第一封裝材料的切割槽，并具有一寬度致使基板單元具有顯露在切割道外的周邊，再在切割槽內填入第二封裝材料。因此，在單體化分離切割后的基板單元的周邊仍被第二封裝材料所包覆，故實現了模封陣列處理中防止基板周邊外露的目的。
文檔編號H01L21/50GK102709198SQ20111007514
公開日2012年10月3日 申請日期2011年3月28日 優先權日2011年3月28日
發明者李國源, 邱文俊, 陳永祥 申請人:華東科技股份有限公司