專利名稱：高壓元件及其制造方法
技術領域：
本發明涉及一種高壓元件及其制造方法，特別是指一種增強崩潰防護電壓的高壓元件及其制造方法。
現有技術圖IA與IB分別顯示現有技術的雙擴散漏極金屬氧化物半導體(double diffuseddrain metal oxide semiconductor,DDDMOS)兀件剖視圖與立體圖，如圖IA與IB所不，于P型基板11中形成絕緣區12，以定義元件區100，絕緣區12例如為淺溝槽絕緣(shallowtrench isolation, STI)結構或區域氧化(local oxidation of silicon, LOCOS)結構。于元件區100中，形成柵極13、漂移區14、漏極15、與源極16。其中，漂移區14、漏極15、源極16由微影技術或以部分或全部的柵極13、絕緣區12為屏蔽，以定義各區域，并分別以離子 植入技術，將N型雜質，以加速離子的形式，植入定義的區域內。其中，漏極15與源極16分別位于柵極13兩側下方，漂移區14位于漏極15側且部分位于柵極13下方。DDDMOS元件為高壓元件，亦即其設計供應用于較高的操作電壓下，但當DDDMOS元件需要與一般較低操作電壓的元件整合于同一基板上時，為配合較低操作電壓的元件工藝，需要以相同的離子植入參數來制作DDDMOS元件和低壓元件，使得DDDMOS元件的離子植入參數受到限制，因而降低了 DDDMOS元件崩潰防護電壓，限制了元件的應用范圍。若不犧牲DDDMOS元件崩潰防護電壓，則必須增加工藝步驟，另行以不同離子植入參數的步驟來制作DDDMOS元件，但如此一來將提高制造成本，才能達到所欲的崩潰防護電壓。圖2A與2B顯不現有技術的橫向擴散(lateral diffused metaloxidesemiconductor, LDM0S)元件剖視圖與立體圖，與圖IA與IB的現有技術相較，圖2A與2B所顯示的LDMOS元件另具有本體區17、本體極18，且其柵極13有一部分位于絕緣區12上。同樣地，當LDMOS元件需要與一般較低操作電壓的元件整合于同一基板上時，因受限于整合工藝，而降低了 LDMOS元件崩潰防護電壓，限制了元件的應用范圍，若不犧牲LDMOS元件崩潰防護電壓，則也必須增加工藝步驟，提高制造成本，才能達到所欲的崩潰防護電壓。有鑒于此，本發明即針對上述現有技術的不足，提出一種高壓元件及其制造方法，在不增加工藝步驟的情況下，提高元件操作的崩潰防護電壓，增加元件的應用范圍，并可整合于低壓元件的工藝。
發明內容
本發明目的在于克服現有技術的不足與缺陷，提出一種高壓元件及其制造方法。為達上述目的，就其中一個觀點言，本發明提供了一種高壓元件形成于一第一導電型基板中，該基板利用絕緣區以定義一元件區，該高壓元件包含一漂移區，位于該元件區中，其具有第二導電型雜質摻雜，且該漂移區由俯視圖視之，分別在橫向與縱向上，第二導電型雜質的濃度分布大致具有周期性的變化；位于該基板表面上，元件區中的一柵極；以及位于該元件區中，該柵極兩側的第二導電型源極、與第二導電型漏極。
在其中一種實施型態中，該漂移區可包括第一漂移區與第二漂移區，分別介于該源極與該柵極之間，以及該漏極與該柵極之間。在其中一種較佳實施型態中，該基板中可更包含另一元件，其具有第二導電型井區，其中，該漂移區是利用與該第二導電型井區相同的光罩與離子植入工藝步驟所形成。在另一種較佳實施型態中，該漂移區的第二導電型雜質的濃度分布宜呈多個循環圖案，該多個循環圖案大致環繞同一中心，且循環圖案的角落為完整或不完整。就另一觀點，本發明也提供了一種高壓元件制造方法，包含提供一基板，并于其中形成第一導電型井區以及絕緣區以定義元件區；于該元件區中形成一漂移區，其具有第二導電型雜質摻雜，且該漂移區由俯視圖視之，分別在橫向與縱向上，第二導電型雜質的濃度分布具有周期性的變化；于該基板表面上，元件區中，形成一柵極；以及于該元件區中，該柵極兩側，形成第二導電型源極、與第二導電型漏極，且以該漂移區隔開該源極與該漏極。在其中一種較佳實施型態中，形成該漂移區的步驟宜包括利用一光罩，于該基板 上形成由俯視圖視之，于橫向與縱向上大致具有周期變化圖案的光阻結構；利用離子植入技術，將第二導電型雜質，以加速離子形式，植入該基板中；以及利用熱擴散技術，使第二導電型雜質擴散，形成該漂移區。在其中一種實施型態中，該光罩宜具有至少一循環圖案，且該循環圖案的角落可完整或不完整。下面通過具體實施例詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。
圖IA顯示現有技術的DDDMOS元件剖視圖；圖IB顯示現有技術的DDDMOS元件立體圖；圖2A顯示現有技術的LDMOS元件剖視圖；圖2B顯示現有技術的LDMOS元件立體圖；圖3A-3E顯示本發明的第一個實施例；圖4A、4B、4C舉例示意本發明實施例的漂移區中第二導電型雜質的濃度分布；圖5A-5B顯示本發明的另一個實施例；圖5C舉例示意本發明實施例的漂移區中第二導電型雜質的濃度分布；圖6A-6B顯示本發明的另一個實施例。圖中符號說明11 基板12絕緣區13 柵極14，14a 漂移區15 漏極16 源極17 本體區
18本體極100元件區X橫向或縱向位置N漂移區14a中第二導電型雜質濃度
具體實施例方式本發明中的圖式均屬示意，主要意在表示工藝步驟以及各層之間的上下次序關系，至于形狀、厚度與寬度則并未依照比例繪制。請參閱圖3A-3E，顯示本發明的第一個實施例，圖3A顯示本發明應用于DDDMOS元件的立體示意圖。需先說明的是，為顯示發明重點，將柵極13與基板11分開顯示，以方便了解。如圖3A所示，于基板11中，形成絕緣區12以定義元件區100，其中基板11例如為P型但不限于為P型(亦可以為N型)；絕緣區12例如為STI結構或區域氧化LOCOS結構。 于元件區100中，形成柵極13、漂移區14a、漏極15、與源極16 ;其中，漏極15與源極16例如為N型但不限于為N型(亦可以為P型)。漂移區14a為第二導電型雜質摻雜，例如為N型但不限于為N型(亦可以為P型)，與現有技術不同的是，由俯視3B視之，漂移區14a分別在橫向與縱向上，其第二導電型雜質的濃度分布，大致具有周期性的變化，如圖中漂移區14a的多個矩形同心循環所示意，矩形同心循環中網格線區域示意第二導電型雜質濃度較高的區域；而網格線區域間的灰色區域示意第二導電型雜質濃度較低的區域。此種安排方式的優點包括在元件參數上，可提高DDDMOS元件的崩潰防護電壓；在工藝上，當本實施例DDDMOS元件整合于低壓元件工藝時，可利用一張光罩與一組離子植入工藝，例如但不限于為低壓元件工藝中的第二導電型井區光罩，與第二導電型井區離子植入工藝，來完成雜質的濃度分布具有周期性變化的漂移區14a，而不需要另外新增光罩或工藝步驟，故可降低制造成本。請繼續參閱圖3C,顯示本實施例形成漂移區14a的剖視示意圖，如圖3C所示,于基板11上，利用一張光罩的一段微影工藝，形成光阻結構14C，以定義離子植入的區域；此光阻結構14c大致上復制了光罩上的圖案，由俯視圖視之，其具有矩形同心循環圖案。利用離子植入技術，將第二導電型雜質，以加速離子植入方式植入由光阻結構14c所定義的區域，如圖中虛線箭頭所示意，使基板11中形成如圖中14b的第二導電型雜質分布區域。經過多道的熱工藝之后，因第二導電型雜質分布區域14b中第二導電型雜質擴散，其擴散的范圍，如圖3D中虛線箭頭所示，以形成漂移區14a。由于光阻結構14c由俯視圖視之，其具有甜甜圈形的循環圖案，因此在漂移區14a中，第二導電型雜質的濃度分布，例如為圖3E所示，在橫向上與縱向上(橫軸X表示位置、縱軸N表示濃度)，皆有周期性的變化。漂移區14a中第二導電型雜質的濃度分布，在橫向與縱向上，大致具有周期性的變化，但不限于為如圖中漂移區14a的多個矩形同心循環所示意；舉例而言，亦可以如圖4A(其中循環角落部分不完整而與圖3B具有完整角落的圖案不同)、或圖4B的大致環繞同一中心的圓形甜甜圈形的循環、或圖4C的圖案所示意者，等等。總之，僅需在橫向與縱向上，大致具有周期性的變化即可，而其形狀與排列方式可以任意變化。圖5A-5B顯示本發明的另一個實施例，圖5A顯示本發明應用于LDMOS元件的立體示意圖。需先說明的是，為顯示發明重點，將柵極13與基板11分開顯示，以方便了解。如圖5A所示，于基板11中，形成絕緣區12以定義元件區100，其中基板11例如為P型但不限于為P型；絕緣區12例如為STI結構或區域氧化LOCOS結構。于元件區100中，形成柵極13、漂移區14a、漏極15、源極16、本體區17、與本體極18 ;其中，漏極15與源極16例如為N型但不限于為N型；而本體區17與本體極18例如為P型但不限于為P型。與現有技術不同的是，由俯視5B視之，漂移區14a分別在橫向與縱向上，其第二導電型雜質的濃度分布，大致具有周期性的變化，如圖中漂移區14a的多個矩形同心循環所示意，矩形同心循環中網格線區域示意第二導電型雜質濃度較高的區域；而網格線區域間的灰色區域示意第二導電型雜質濃度較低的區域。此種安排方式的優點包括在元件參數上，可提高LDMOS元件的崩潰防護電壓；在工藝上，當本實施例LDMOS元件整合于低壓元件工藝時，可利用一張光罩與一道離子植入工藝來完成雜質的濃度分布具有周期性變化的漂移區14a，而不需要另外新增光罩或工藝步驟，故可降低制造成本。漂移區14a中第二導電型雜質的濃度分布，在橫向與縱向上，大致具有周期性的變化，但不限于為如圖5B中漂移區14a的多個矩形同心循環所示意，亦可以如圖5C所示的圖案所示意，當然亦可以為其它任意規則或不規則的排列形式，只要在橫向與縱向上，第二 導電型雜質的濃度分布，大致具有周期性的變化即可。請參閱圖6A-6B，顯示本發明的另一個實施例，圖6A顯示本發明應用于DDDMOS元件的立體示意圖。與第一個實施例不同的是，本實施例應用于對稱型的DDDM0S。如圖6A與6B所示，漂移區14a除了形成于漏極15與柵極13間的基板11中之外，于源極16與柵極13間的基板11中，亦可形成另一漂移區14a。同樣地，此另一漂移區14a亦可以應用本發明概念，利用同一道微影工藝，在橫向與縱向上，使第二導電型雜質的濃度分布，大致具有周期性的變化。以上已針對較佳實施例來說明本發明，只是以上所述，僅為使本領域技術人員易于了解本發明的內容，并非用來限定本發明的權利范圍。在本發明的相同精神下，本領域技術人員可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其它工藝步驟或結構，如深井區等；又如，微影技術并不限于光罩技術，亦可包含電子束微影技術；又如，所謂周期性的變化，并不表示必須絕對無誤差地雜質濃度周期性變化，而應視為可容許有微幅的偏離；再如，循環圖案除矩形、圓形外，亦可為其它形狀如六角形、八角形等。本發明的范圍應涵蓋上述及其它所有等效變化。
權利要求
1.一種高壓元件形成于ー第一導電型基板中，該基板利用絕緣區以定義一元件區，其特征在干，該高壓元件包含 一漂移區，位于該元件區中，其具有第二導電型雜質摻雜，且該漂移區由俯視圖視之，分別在橫向與縱向上，第二導電型雜質的濃度分布具有周期性的變化； 位于該基板表面上，元件區中的ー柵極；以及 位于該元件區中，該柵極兩側的第二導電型源極、與第二導電型漏扱。
2.如權利要求I所述的高壓元件，其中，該漂移區包括第一漂移區與第二漂移區，分別介于該源極與該柵極之間，以及該漏極與該柵極之間。
3.如權利要求I所述的高壓元件，其中，該基板中還包含另一元件，其具有第二導電型井區，其中，該漂移區是利用與該第二導電型井區相同的光罩與離子植入エ藝步驟所形成。
4.如權利要求I所述的高壓元件，其中，該漂移區的第二導電型雜質的濃度分布呈多個循環圖案，該多個循環圖案環繞同一中心，且循環圖案的角落為完整或不完整。
5.一種高壓元件制造方法，其特征在于，包含 提供一基板，并于其中形成第一導電型井區以及絕緣區以定義元件區； 于該元件區中形成一漂移區，其具有第二導電型雜質摻雜，且該漂移區由俯視圖視之，分別在橫向與縱向上，第二導電型雜質的濃度分布具有周期性的變化； 于該基板表面上，元件區中，形成一柵極；以及 于該元件區中，該柵極兩側，形成第二導電型源極、與第二導電型漏扱，且以該漂移區隔開該源極與該漏扱。
6.如權利要求5所述的高壓元件制造方法，其中，該漂移區包括第一漂移區與第二漂移區，分別介于該源極與該柵極之間，以及該漏極與該柵極之間。
7.如權利要求5所述的高壓元件制造方法，其中，該基板中還包含另一元件，其具有第ニ導電型井區，其中，形成該漂移區的步驟是利用與該第二導電型井區相同的光罩與離子植入エ藝步驟所形成。
8.如權利要求5所述的高壓元件制造方法，其中，該形成該漂移區的步驟包括 利用一光罩，于該基板上形成由俯視圖視之，于橫向與縱向上具有周期變化圖案的光阻結構； 利用離子植入技術，將第二導電型雜質，以加速離子形式，植入該基板中；以及 利用熱擴散技術，使第二導電型雜質擴散，形成該漂移區。
9.如權利要求8所述的高壓元件制造方法，其中，該光罩具有至少ー循環圖案。
10.如權利要求9所述的高壓元件制造方法，其中，該循環圖案的角落不完整。
全文摘要
本發明提出一種高壓元件及其制造方法，高壓元件形成于第一導電型基板中，該基板利用絕緣區以定義元件區，高壓元件包含漂移區，位于元件區中，其具有第二導電型雜質摻雜，且漂移區由俯視圖視之，分別在橫向與縱向上，第二導電型雜質的濃度分布大致具有周期性的變化；位于基板表面上，元件區中的柵極；以及位于元件區中，柵極兩側的第二導電型源極、與第二導電型漏極。
文檔編號H01L21/336GK102694008SQ20111007247
公開日2012年9月26日 申請日期2011年3月22日 優先權日2011年3月22日
發明者黃宗義, 黃建豪 申請人:立锜科技股份有限公司