專利名稱:低柵容金屬氧化物半導體p-n結二極管結構及其制作方法
技術領域:
本發明涉及一種低柵容金屬氧化物半導體P-N結(Low Gate ChargingRectifier) 二極管結構及其制作方法,尤指具有較低漏電流、較低正向導通壓降值(Vf)、較高反向耐電壓值與較低反向回復時間特性的一種低柵容金屬氧化物半導體P-N結二極管結構。
背景技術:
肖特基二極管為以電子作為載流子的單極性元件,其特性為速度快與正向導通壓降值(Vf)低,但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成的肖特基勢壘值有關),且因為以電子作為載流子的單極性元件,沒有少數載流子復合的因素,反向回復時間較短。而P-N 二極管為一種雙載流子元件,傳導電流量大。但元件的正向操作壓降值(Vf) —般較肖特基二極管高,且因空穴載流子的作用使P-N 二極管反應速度較慢,反向回復時間較長。為綜合肖特基二極管與P-N 二極管的優點,提出來一種柵式二極管的架構利用平面式金屬氧化物半導體場效晶體管的柵極與源極等電位,設定為陽極;而晶背(Wafer Back-side)漏極設定為陰極的二極管。該元件具有與肖特基二極管相匹敵或更低的正向導通壓降值(VF)。反向偏壓漏電流的性能接近P-N結二極管,較肖特基二極管為低。在高溫的反向回復時間與肖特基二極管相近。該元件的介面可耐受溫度則較肖特基二極管更高。 在應用上為較肖特基二極管性能更優良的元件。關于柵式二極管裝置,其代表性在前發明可參閱2003年的美國專利第66M030 號,發明名稱為 “RECTIFIER DEVICE HAVING A LATERALLYGRADED P-N JUNCTION FOR A CHANNEL REGION”,所披露的元件結構為代表。請參閱圖1 (a) 1 (1)所示,其制作方法主要包括步驟首先,如圖1 (a)所示,提供基板20與已長好的N-型外延層22,在其上生長場氧化層(FieldOxide) 50。而后如圖1(b)所示,在氧化層50上形成光致抗蝕劑層 (photoresist) 52后進行光刻工藝及蝕刻工藝,以移除部分氧化層50,然后進行第一離子注入層的硼離子的注入(first Born Ion Implantation)。之后,如圖1(c)所示,在光致抗蝕劑去除后,進行第一離子注入層硼離子的熱驅入(Thermal Diffusion),形成邊緣的P型層(P-U8與中心的P型層(P-) 30。然后,進行第二離子注入層的氟化硼離子的注入(second BF2 Ion Implantation) 0接著如圖1 (d),1 (e)所示,進行第二光刻工藝及蝕刻工藝,利用光致抗蝕劑層M以移除部分氧化層50。如圖1(f)所示,移除光致抗蝕劑層M后生長柵氧化層(gate 0xide)56、柵極多晶硅層(gate poly)58與氮化硅層(Nitride)60,并進行砷離子的注入(As Ion Implantation) 0接著如圖1(g)所示,披覆化學氣相沉積的氧化層 (CVD Oxide) 62,并于其上進行第三光刻工藝,留下柵極圖案的光致抗蝕劑層64。然后,如圖1(h)所示,對化學氣相沉積的氧化層62,進行濕式蝕刻。于圖l(i)所示,對基板進行干式蝕刻以移除部分的氮化硅層60,然后進行第三離子注入層的硼離子的注入Born Ion Implantation)。接著如圖l(j)所示,在去除光致抗蝕劑層64之后,進行第四離子注入層的硼離子的注入(4th Born Ion Implantation),以形成 P 型包覆層(P-type Pocket) 36。如圖l(k)所示,對基板進行濕式蝕刻,以移除氧化層62,然后再對基板進行干式蝕刻以移除一部分的柵極多晶硅層58。然后,如圖1(1)所示,將氮化硅層60以濕蝕刻的方式去除,然后對基板進行砷離子的注入(As Ion Implantation)。元件的工藝部分于此完成,后續則陸續形成上表面金屬層,進行光刻工藝與蝕刻工藝等,以完成晶片的前端工藝。由上述的方法制作的柵式二極管,與肖特基二極管相較,正向導通壓降值(Vf)相當,反向漏電流低,界面耐受溫度較高,可靠度測試的結果優選,而反向回復時間則較肖特基二極管高(于室溫下)。
發明內容
本發明的實施例提供低柵容金屬氧化物半導體P-N結二極管結構及其制作方法, 其在元件的結構設計上,為金屬氧化物半導體N型溝道場效元件結構與P-N結二極管共構的架構,并將部分的柵極蓋覆區域由厚的介電層或低導電多晶硅層來取代,通過此種元件結構設計,當元件于正向偏壓操作時為金屬氧化物半導體N型溝道場效元件與P-N面二極管并聯,具有接近肖特基二極管的反應速度快與正向導通壓降值(Vf)低的特性。而于反向偏壓操作時,通過元件P-N結二極管空乏區對漏電的夾止與N型溝道關閉的行為,使元件具有非常低的漏電流,又因降低無效的柵極蓋覆區域面積,而降低柵極寄生電容,使元件具有較低的反向回復時間trr。因為降低無效的柵極蓋覆區域面積,進而降低元件的柵極漏電流。所用的柵極氧化層可進一步降低,因而正向導通壓降值(Vf)亦進一步降低。因此,本發明元件同時具有肖特基二極管與P-N 二極管的優點。即為具有反應速度快,正向導通壓降值(Vf)值低,然后又有反向偏壓漏電流小,有較低的反向回復時間(trr)等特性的二極管元件。為完成上述結構,本發明所述的制作方法至少包括下列步驟提供基板;于該基板上形成第一掩模層;對該基板進行第一光刻蝕刻工藝,進而去除部分該第一掩模層形成第一凹陷區域;以剩余的該第一掩模層,對該基板進行干式蝕刻,進而于該基板上形成第一溝槽結構;進行氧化工藝,以于該第一溝槽結構內生長氧化層;對該基板進行第二光刻蝕刻工藝,進而去除部分該第一掩模層以形成第二凹陷區域;于該第二凹陷區域的底部生長柵氧化層;于該柵氧化層上、該第一掩模層上、該第一氧化層上,披覆多晶硅層;對該基板進行第一離子注入工藝,以于該基板形成第一離子注入區域;于該多晶硅層上沉積第二掩模層;對該第二掩模層進行干式回蝕刻工藝,以移除部分該第二掩模層,并于該第二凹陷區域內的該多晶硅層的側壁上與該第一溝槽結構內的該多晶硅層的側壁上形成邊壁狀的包覆結構;對該多晶硅層進行蝕刻工藝,以移除部分的該多晶硅層,進而形成柵極結構;對該基板進行第二離子注入工藝,以于該基板形成第二離子注入層;對該基板進行熱退火處理, 以活化該第一離子注入層與該第二離子注入層,以形成有效的P型區域;以濕蝕刻工藝, 移除該第二掩模層的該邊壁狀的包覆結構;移除裸露部分的該柵氧化層;于該第一溝槽結構、該第二凹陷區域的底部與側壁、該多晶硅柵極的表面與側壁、該第一掩模層與該第一氧化層上進行金屬濺鍍工藝,以形成金屬濺鍍層;以及對該金屬濺鍍層進行第三光刻蝕刻工藝,以去除部分該金屬濺鍍層。為完成上述結構,本發明所述的低柵容金屬氧化物半導體P-N結二極管,其至少包括基板;凹陷區域,形成于該基板上方;柵氧化層,形成于該凹陷區域的底部邊緣;柵極結構,形成于該柵氧化層上且覆蓋該凹陷區域的側壁;金屬層,覆蓋于該凹陷區域的底部與該柵極結構;以及離子注入區域,是以多個深淺不同的區域形成于該凹陷區域底部的該基板中,且該離子注入區域相鄰于該柵極結構。
本發明得通過下列附圖及說明,以獲得更深入的了解圖1 (a) 1 (1),其為美國專利第66M030號所披露的柵式二極管裝置制作方法示意圖。圖2(a) 2(t),其為本發明為改善已知技術手段的不足所發展出低柵容金屬氧化物半導體P-N結二極管結構的優選實施例示意圖。附圖標記說明本發明附圖中所包括的各元件列示如下基板20高摻雜濃度N型硅基板211低摻雜濃度N型外延層212第一掩模層210第一凹陷區域22第一溝槽結構220第一氧化層221第二凹陷區域223柵極氧化層23多晶硅柵極層M第二掩模層氮化硅層沈第一離子注入層25氮化硅的邊壁狀的包覆結構沈0第二離子注入層27柵極結構Ml活化的第一離子注入層251活化的第二離子注入層271第一金屬層31第二金屬層32金屬層30 (第一與第二金屬層的合稱)光致抗蝕劑層211無光致抗蝕劑圖形區2110、2220、3010有光致抗蝕劑圖形區2111、2221、301具體實施例方式本發明提供一種低柵容金屬氧化物半導體P-N結二極管結構及其制作方法。其結構與已知相異,而此低柵容金屬氧化物半導體P-N結二極管結構大幅減少柵極蓋覆于柵極氧化層上的面積,因而大幅降低柵極的寄生電容,使低柵容金屬氧化物半導體P-N結二極管得有較低的反向回復時間trr,大幅改善元件的性能。同時,因為降低柵極蓋覆于柵極氧化層上的面積,使得柵極漏電流亦同步降低。并且,在與前發明相同的漏電流表現下,本發明的低柵容金屬氧化物半導體P-N 結二極管可以使用較薄的柵極氧化層,因此正向導通壓降值(Vf)可以進一步降低。于低柵容金屬氧化物半導體P-N結二極管的工藝上,本發明只使用三層光掩模,三次光刻工藝即可完成。而前發明需四層光掩模與四次光刻工藝。因此,本發明不僅于元件的性能表現優選,在生產成本方面,更可進一步降低。綜合而言,本發明具有較低的反向回復時間trr,與較低的正向導通壓降值(Vf), 或較低的反向漏電流,較低的介面電容,較高界面耐受溫度,與較高可靠度,與優選生產成本優勢等優點的整流二極管元件。以下詳細介紹本發明低柵容金屬氧化物半導體P-N結二極管的制作步驟。請參閱圖2(a)至2(t),其為本發明為改善已知技術手段的不足所發展出低柵容金屬氧化物半導體P-N結二極管結構的制作方法,其優選實施例的制作流程示意圖。從圖中可以清楚的看出,首先,提供基板20 (如圖2 (a)所示),該基板20為高摻雜濃度N型硅基板201 (N+硅基板)與低摻雜濃度N型外延層202 (N-外延層)所構成,而其中低摻雜濃度的外延層202形成于高摻雜濃度的硅基板201之上,且其低摻雜濃度的外延層202具有一定的厚度,以提供本發明后續所需的元件結構。如圖2(b)所示,透過氧化工藝于該基板的外延層202上形成第一掩模層210(為氧化層);并于該第一掩模層210上形成光致抗蝕劑層211(如圖2(c)所示)。其中,第一掩模層210可透過以下任一種方法來實現㈧透過氧化工藝所完成的氧化層;⑶以化學氣相沉積所形成的氧化層;(C)以化學氣相沉積所形成的氮化硅層。接著,在該光致抗蝕劑層211上定義出有光致抗蝕劑圖形區2111,與無光致抗蝕劑圖形區2110(如圖2(d)所示);根據該光致抗蝕劑圖形對無光致抗蝕劑圖形區2110的該第一掩模層210進行蝕刻并去除剩余的該光致抗蝕劑層2111后而于該第一掩模層210上形成第一凹陷區域22 (如圖2(e)所示)。接著,以剩余的第一掩模層210對基板的外延層202,進行干蝕刻工藝以形成第一溝槽結構220 (如圖2 (f)所示);于該第一溝槽結構220內生長第一氧化層221 (如圖2 (g) 所示)。接著,進行第二光刻工藝,以于所涂布的光致抗蝕劑層上定義出有光致抗蝕劑圖形區域2221與無光致抗蝕劑區域2220(如圖2(h)所示);根據該光致抗蝕劑圖形,對該無光致抗蝕劑區域2220的剩余的第一掩模層210進行干式蝕刻,并去除剩余的該光致抗蝕劑層2221,然后形成第二凹陷區域223(如圖2(i)所示);于第二凹陷區域223的底部(亦即外延層202的表面)生長柵氧化層23,并于柵氧化層23上、第一掩模層210上、第一氧化層 221上,披覆多晶硅柵極層24(如圖2(j)所示)。接著,對基板的外延層202進行離子注入工藝,亦即利用淺層離子注入將硼離子注入,以于基板的外延層202形成第一離子注入區域25 (如圖2 (k)所示)。接著,在多晶硅柵極層對上沉積第二掩模層,其為氮化硅層沈(如圖2(1)所示); 接著,對該第二掩模層,氮化硅層26進行干式回蝕刻工藝,以移除部分第二掩模層,并于第二凹陷區域223內的多晶硅柵極層的側壁上與第一溝槽結構內的多晶硅柵極層的側壁上形成邊壁狀的包覆結構260(如圖2 (m)所示)。其中,第二掩模層可由以下任一種方式來實現㈧以化學氣相沉積所形成的氮化硅層;(B)以化學氣相沉積所形成的氧化層。接著,對該多晶硅柵極層對進行蝕刻工藝,以移除部分的多晶硅柵極層,進而形成L形的柵極結構Ml (如圖2 (η)所示)。接著,對基板的外延層202進行離子注入工藝,亦即利用深層離子注入將硼離子注入,以于基板的外延層202形成第二離子注入層27 (如圖2 (ο)所示);接著,對基板進行熱退火處理(例如快速熱退火處理),以活化第一與第二離子注入層25、27,以形成有效的卩型區域251、271(如圖2( )所示)。接著,以濕蝕刻工藝,移除邊壁狀的氮化硅包覆結構沈0,接著移除裸露部分的柵氧化層23 (如圖2 (q)所示);于第一溝槽結構、第二凹陷區域的底部與側壁、該多晶硅柵極結構Ml的表面與側壁、第一掩模層210與第一氧化層221上(亦即裸露的表面區域)進行金屬濺鍍工藝,以形成金屬濺鍍層30。而在此實施例中,該金屬濺鍍層30是由第一金屬層31和第二金屬層32這兩部分所構成(如圖2 (r)所示),其中第一金屬層31的材料為鈦金屬或氮化鈦,第二金屬層32的材料為鋁金屬或其他金屬。并且,金屬濺鍍層30形成后還進行快速氮化工藝,進而使得該第一金屬層能完全的接合于該凹陷區域、該第一溝槽結構的底面、該柵極結構的表面與該第一掩模層、第一氧化層結構上。最后,對該金屬層30進行第三光刻工藝,以于所涂布的光致抗蝕劑層上定義出有光致抗蝕劑圖形區域3011與無光致抗蝕劑區域3010(如圖2 (s)所示);對該金屬層30進行蝕刻工藝,以去除部分該金屬層30,并去除剩余的該光致抗蝕劑層3011,進而完成如圖 2(t)所示,低柵容金屬氧化物半導體P-N結二極管。綜合以上技術說明,相較于已知的柵式二極管結構,利用本發明所述的制作方法所完成的低柵容金屬氧化物半導體P-N結二極管結構具有較低柵極電容值,因此具有較低的反向回復時間trr的表現。因為具有較低的柵極覆蓋面積,而降低反向電壓漏電流。進而使用較薄的柵氧化層,使正向導通壓降值(Vf)更進一步降低。于元件工藝上,本發明只使用三層光掩模,三次光刻工藝即可完成。而前發明需四層光掩模與四次光刻工藝,在生產成本方面,更可進一步降低。不僅有效的解決了已知技術中所產生的不足,且具有優選生產成本優勢,完成發展本發明的最主要的目的。
權利要求
1.一種低柵容金屬氧化物半導體P-N結二極管制作方法,該方法至少包括下列步驟 提供基板;于該基板上形成第一掩模層;對該基板進行第一光刻蝕刻工藝,進而去除部分該第一掩模層形成第一凹陷區域; 以剩余的該第一掩模層,對該基板進行干式蝕刻,進而于該基板上形成第一溝槽結構;進行氧化工藝,以于該第一溝槽結構內生長氧化層;對該基板進行第二光刻蝕刻工藝,進而去除部分該第一掩模層以形成第二凹陷區域; 于該第二凹陷區域的底部生長柵氧化層;于該柵氧化層上、該第一掩模層上、該第一氧化層上,披覆多晶硅層; 對該基板進行第一離子注入工藝,以于該基板形成第一離子注入區域; 于該多晶硅層上沉積第二掩模層;對該第二掩模層進行干式回蝕刻工藝,以移除部分該第二掩模層,并于該第二凹陷區域內的該多晶硅層的側壁上與該第一溝槽結構內的該多晶硅層的側壁上形成邊壁狀的包覆結構;對該多晶硅層進行蝕刻工藝,以移除部分的該多晶硅層,進而形成柵極結構; 對該基板進行第二離子注入工藝,以于該基板形成第二離子注入層; 對該基板進行熱退火處理,以活化該第一離子注入層與該第二離子注入層,以形成有效的P型區域;以濕蝕刻工藝,移除該第二掩模層的該邊壁狀的包覆結構; 移除裸露部分的該柵氧化層;于該第一溝槽結構、該第二凹陷區域的底部與側壁、該多晶硅柵極的表面與側壁、該第一掩模層與該第一氧化層上進行金屬濺鍍工藝,以形成金屬濺鍍層;以及對該金屬濺鍍層進行第三光刻蝕刻工藝,以去除部分該金屬濺鍍層。
2.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該第一掩模層是利用氧化工藝所完成的氧化層;以化學氣相沉積所形成的氧化層;或以化學氣相沉積所形成的氮化硅層。
3.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該第一光刻蝕刻工藝包括下列步驟于該第一掩模層上形成光致抗蝕劑層; 于該光致抗蝕劑層上定義出光致抗蝕劑圖形;根據該光致抗蝕劑圖形對該第一掩模層進行蝕刻而形成該第一凹陷區域; 去除該光致抗蝕劑層;以及以剩余的第一掩模層,對該基板進行干式蝕刻,進而于該基板上形成該第一溝槽結構。
4.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該基板為高摻雜濃度N型硅基板與低摻雜濃度N型外延層所構成。
5.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該第二光刻蝕刻工藝包括下列步驟于該第一掩模層與該溝槽結構上形成光致抗蝕劑層;于該光致抗蝕劑層上定義出光致抗蝕劑圖形;根據該光致抗蝕劑圖形對該剩余的第一掩模層進行蝕刻,進而去除部分該第一掩模層以形成該第二凹陷區域;以及去除該光致抗蝕劑層。
6.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該第二掩模層是利用以化學氣相沉積所形成的氮化硅層;或以化學氣相沉積所形成的氧化層。
7.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該第一離子注入是以淺層離子注入的方式將硼離子注入,而該第二離子注入是以深層離子注入的方式將硼離子注入,并配合快速熱退火工藝后形成該活化的第一離子注入區與該活化的第二離子注入區。
8.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該金屬層包括第一金屬層,形成于該溝槽結構的底部、該柵極結構的表面與該側壁結構上,其是以鈦金屬或氮化鈦所完成;以及第二金屬層,形成于該第一金屬層上,其是以鋁金屬完成;其中,該金屬濺鍍層還進行快速氮化工藝,使得該第一金屬層能完全的接合于該第二凹陷區域、該第一溝槽結構的底面、該柵極結構的表面與該第一掩模層、第一氧化層結構上。
9.如權利要求1所述的低柵容金屬氧化物半導體P-N結二極管制作方法,其中該第三光刻蝕刻工藝包括下列步驟于該金屬層上形成光致抗蝕劑層; 于該光致抗蝕劑層上定義出光致抗蝕劑圖形;根據該光致抗蝕劑圖形對該金屬層進行蝕刻,進而去除部分該金屬層;以及去除該光致抗蝕劑層。
10.一種低柵容金屬氧化物半導體P-N結二極管,其至少包括 基板;凹陷區域,形成于該基板上方;柵氧化層,形成于該凹陷區域的底部邊緣;柵極結構,形成于該柵氧化層上且覆蓋該凹陷區域的側壁;金屬層,覆蓋于該凹陷區域的底部與該柵極結構;以及離子注入區域,是以多個深淺不同的區域形成于該凹陷區域底部的該基板中,且該離子注入區域相鄰于該柵極結構。
11.如權利要求10所述的低柵容金屬氧化物半導體P-N結二極管,其中該柵極結構為多晶硅的L形柵極結構。
12.如權利要求10所述的低柵容金屬氧化物半導體P-N結二極管,其中該金屬層包括第一金屬層,形成于該溝槽結構的底部、該柵極結構的表面與該側壁結構上,其是以鈦金屬或氮化鈦所完成;以及第二金屬層,形成于該第一金屬層上,其是以鋁金屬或銅金屬所完成。
13.如權利要求10所述的低柵容金屬氧化物半導體P-N結二極管,其中該離子注入區域可為由第一深度注入區域與第二深度注入區域所構成的該離子注入區域。
14.如權利要求10所述的低柵容金屬氧化物半導體P-N結二極管,其中該離子注入區域可為由第一深度注入區域、第二深度注入區域以及第三深度注入區域所構成的該離子注入區域。
全文摘要
本發明公開一種低柵容金屬氧化物半導體P-N結二極管結構及其制作方法。在元件的結構設計上,為金屬氧化物半導體N型溝道場效元件結構與P-N結二極管共構的架構,并將部分的柵極蓋覆區域由厚的介電層或低導電多晶硅層來取代,通過此種柵極間置層的元件結構設計,當元件于正向偏壓操作時為金屬氧化物半導體N型溝道場效元件與P-N面二極管并聯,具有接近肖特基二極管的反應速度快與正向導通壓降值(VF)低的特性。而于反向偏壓操作時,通過元件P-N結二極管空乏區對漏電的夾止與N型溝道關閉的行為,使元件具有非常低的漏電流。
文檔編號H01L29/78GK102254819SQ201110045928
公開日2011年11月23日 申請日期2011年2月25日 優先權日2011年2月25日
發明者陳自雄 申請人:陳自雄