形成用于多晶片集成電路的硅通孔的制作方法

專利名稱：形成用于多晶片集成電路的硅通孔的制作方法
技術領域：
本發明涉及三維集成電路制備，并且更特別地，涉及具有通孔的各個集成電路的接合，在各個集成電路中形成所述通孔之后，接著通孔金屬化。
背景技術：
隨著集成電路尺寸逐步變小，它們正接近物理限度，低于這個物理限度，就不能夠裝配器件。因此，集成電路的傳統的兩維模式正經歷向三維集成的轉變。發展到三維樣式有很多艱巨的問題需要克服。首先，大部分集成電路制造技術依賴于以一些方式對晶片表面進行修改來形成部件和導電通路。因此，三維集成將很可能依賴于多個層疊晶片，這些層疊晶片在每個單獨的晶片內形成器件。層疊多個晶片出現了很多問題。為了使多個晶片彼此粘接，晶片必須非常平坦以確保晶片-晶片接觸。另一個問題是位于各個晶片上的器件之間的相互連接，這需要垂直金屬化以將位于不同晶片上的器件集成起來。美國專利No. 7，385，283描述了一種制備三維集成電路的方法。在這種方法中，將金屬相互連接對準，并在晶片層疊期間形成金屬-金屬接合。同時，在相鄰的晶片之間形成非金屬-非金屬接合。雖然這種技術是一種垂直集成的方法，但是在晶片接合之前對通孔金屬化會在晶片接合工序期間產生問題。如果利用加熱來接合晶片，金屬離子可能會擴散到晶片-晶片接合區域；對于銅通孔金屬化，擴散的銅會使附近的器件發生短路。對于硅晶片，銅摻雜形成了深層陷阱，嚴重地影響整個三維層疊的電性能。如果在接合之前執行化學機械拋光，通孔中金屬材料不可能與表面一樣平整，導致難以在相鄰的金屬通孔之間形成金屬-金屬接合并可能導致器件級之間的“斷路”。此外，在每個單獨的晶片上執行通孔金屬化之后對多晶片通孔接合的需要給整個工序增加了昂貴且耗時的加工步驟。因此，本領域需要一種改進的技術，以垂直集成晶片，從而形成多層集成電路。

發明內容
本發明提供了一種用于形成三維晶片層疊的方法，該三維晶片層疊具有貫通層疊 (“層疊通孔”)的連續且同質的導電通孔，所述層疊可以具有可變的截面形狀。本方法使用至少第一硅晶片和第二硅晶片。每個晶片具有在其上形成的一個或多個集成電路。在每個硅晶片中形成一個或多個通孔，接著在硅晶片的至少上表面和下表面上形成氧化物結構。將晶片對準，以使每個晶片通孔與相鄰的層疊晶片中對應的通孔對準。接合晶片以形成具有一個或多個層疊通孔的三維晶片層疊，所述一個或多個層疊通孔通過對準各個晶片通孔形成。通過在每個層疊通孔中形成金屬種子層(可選地，銅種子層)執行通孔金屬化， 接著電鍍銅以形成貫通三維晶片層疊的連續且同質的導電通路。


圖1A-1J圖示了根據本發明的形成三維晶片層疊的工序，所述三維晶片層疊在通孔內具有連續且同質的導電通路。圖2A-2J圖示了根據本發明的另一實施例的形成三維晶片層疊的工序，所述三維晶片層疊在通孔內具有連續且同質的導電通路。圖3A-3B圖示了銅種子層濺射工序。

圖4A-4B圖示了另一個銅種子層濺射工序。圖5A-5D圖示了能夠根據本發明的工序形成的各個通孔的截面形狀。
具體實施例方式詳細地參照附圖，圖IA圖示了本發明中形成三維接合晶片層疊的第一硅晶片 100。晶片100包括各種部件、金屬層、集成電路110等，它們在集成電路制造領域中是已知的并且可以通過任何已知的技術形成。溝槽120通過諸如深反應離子刻蝕(DRIE)的刻蝕工藝生成。在后續工序中，溝槽120將會變成通孔。在圖IB中，利用任何已知的技術，例如等離子增強化學汽相沉積(PECVD)、濺射等，沉積氧化硅層130(例如，二氧化硅)。該材料還覆蓋溝槽120的側壁，以作為通孔中金屬材料和器件之間的阻當層。也可以使用其他的隔離材料(例如，聚合物)和沉積技術形成隔離層130。在圖IC中，去除氧化硅的一部分，以暴露元件110。在圖ID中，沉積金屬層 140，以將集成電路110與溝槽/通孔120連接。在示例性實施例中，金屬是鈦鎢合金并且通過濺射沉積。金屬層還形成防止銅擴散到硅中的阻擋層。硅中沉積銅導致深層陷阱的形成，將會降低電器件性能。也可以使用其他的金屬合金和沉積技術來形成層140。為了把溝槽120變成通孔，在圖IE中執行晶片減薄，去除溝槽的底部，產生通孔。 去除層140的一部分以隔離一個晶片中的某些相鄰通孔之間的電連接。在圖IF中，形成另一氧化硅層(例如，二氧化硅)。通過傳統技術生長或沉積氧化硅。在圖IG中，去除在通孔120側壁上形成的氧化硅，暴露出金屬層140。因為構成多晶片層疊的晶片應該是非常平坦的，所以在圖IH中對至少頂面的氧化硅執行拋光。拋光可以通過本領域中已知的化學、機械或化學-機械技術。在圖II中，將其上形成有集成電路的多晶片100層疊，以使通孔120的中心對準， 在多晶片層疊中形成連續通孔170。接著，金屬化這樣形成的連續通孔，以形成貫通層疊的均勻的金屬通路，并且因為這個連續通孔是在晶片層疊中形成的連續通路，所以被稱為“層疊通孔”。在圖II的示例性實施例中，圖示了 5個晶片100 ；但是，應該理解兩個或多個晶片在本發明的實施例的預料中。因為在每個晶片的上表面和下表面上都出現了氧化物，所以每個晶片氧化物表面接觸相鄰的晶片氧化物表面。這種結構使晶片能夠形成三維晶片層疊。在接合工序中，在相鄰層的硅和氧原子之間形成了共價鍵，在不需要在晶片之間添加接合劑的情況下使晶片與晶片產生了接合。稍稍加熱(低于大約200°C )和/或壓力幫助接合形成，但是也可以在環境溫度下執行接合，例如，利用帶有NH4OH的等離子體沾在晶片表面進行預處理。每個晶片對的接合工序時間大約為3-6分鐘，這個時間小于常規接合方法的時間。一個優點在于，因為在接合工序期間沒有出現銅，就不會出現銅擴散導致的短路問題。此外，低溫接合使得多晶片結構中的殘余應力最小化。在接合工序之后，在多晶片層疊通孔170的至少一部分側壁上形成金屬種子層 160。可選地，這個金屬種子層可以是通過濺射形成的銅種子層，但是也可以使用其他金屬種子層材料和方法，例如其他金屬的化學鍍沉積或者其他通用連接器材料的濺射，如鋁。雖然層170以連續的形式示出，但是金屬種子層實質上是薄的，沿著通孔側壁可能會有些中斷。如果在銅種子層中有中斷，可以通過各種種子層修復工藝來修復這種中斷，例如將接合的晶片層疊放到種子層修復溶液中，這種種子層修復溶液具有例如100mg/L含量的鈀、 2mol/L含量的鹽酸、大約30°C的浴槽溫度和大約1分鐘的浸泡時間。在圖IJ中，對銅的種子層使用電鍍工序，以給層疊孔170填充連續且同質的銅層180。在優選實施例中，銅層180 具有均勻的晶格和粒度。圖2圖示了根據本發明的另一實施例的形成三維接合晶片層疊的工序。圖2A-2H 基本上與圖1A-1H的工序相似，在這里將不再進一步描述。在圖2的工序中，堆疊通孔170 的截面可以沿著多晶片層疊的厚度變化。為了改變截面，如圖21中所示，基于通孔中心點， 將具有不同通孔尺寸120的各個晶片100對準，S卩，將通孔的中心對準。用這種方式，可以形成具有各種截面形狀的通孔(在圖5中更詳細地圖示)。在圖21中，通過氧化物層150 使晶片100相互接合。將例如銅的種子層160濺射到層疊通孔170側壁的一部分上。在圖示的實施例中，僅僅第一晶片接收濺射的銅種子層。在圖2J中，使用電鍍來給層疊通孔170 填充連續且同質的銅層180，優選地，該銅層具有均勻的晶格和粒度。因為僅僅第一晶片接收濺射的銅種子層，所以電鍍以“自底向上”方式進行，即，首先將銅沉積在具有銅種子層的部分上，接著向上沉積直到填充整個多晶片層疊通孔。“自底向上”工序可以幫助提高電鍍質量并獲得無空隙的銅通孔。圖3A-;3B和4A-4B分別圖示了當包含IC的層面朝上或朝下時，從多層層疊的頂部和從多層層疊的底部濺射的銅種子層。根據方向，晶片120的外表面也在氧化物層150上接收濺射的銅。可以根據外表面銅層的期望位置選擇任何技術，外表面銅層可以被圖案化并被用作接合焊盤/電極/連接元件。可選地，可以在電鍍之后去除外表面上的銅層。圖5A-5D圖示了能夠根據本發明的通孔中心對準技術形成的各個截面結構。通過對準通孔中心，可以將具有不同截面厚度的通孔120的晶片接合起來，根據多晶片層疊的應用形成任意形狀的整個層疊通孔170結構。圖5A和5B分別對應于圖IJ和2J。圖5A適合于低和中深寬比應用，而圖5B適合于低、中和高深寬比應用，因為它采用了 “自底向上” 電鍍工藝。圖5C圖示了適于高深寬比應用的實施例，該應用使層疊通孔170具有“啞鈴”截面形狀。在圖5D中示出了高深寬比應用的另一實施例，該應用使通孔170具有“沙漏”截面形狀。對于圖5C和5D所示的實施例，因為中間晶片的通孔尺寸小于其他晶片的通孔尺寸，在其他晶片之前就給中間晶片的通孔完全地電鍍了銅。接著，同時地沿著多晶片厚度方向向上和向下地沉積銅。因此，高深寬比應用的電鍍被轉換成低或中深寬比應用的同時電鍍。其優點在于，從高深寬比應用到低或中深寬比應用的電鍍的轉換不僅僅獲得了更好的電鍍質量，還減少了電鍍時間。實質上，高深寬比應用的實施例都可以應用到低或中深寬比應用。本發明有利地為層疊通孔170形成通孔金屬化180，產生具有基本上均勻的晶格和粒度的同質金屬層。此外，通過在單個工序中電鍍整個通孔，能夠獲得任意的通孔截面形狀，這個任意的形狀不可能通過單個晶片通孔到單個晶片通孔接合獲得。工藝時間基本上被縮短，并且大大降低了銅擴散導致的短路的風險。本發明隨之產生的多晶片層疊非常的
6薄，部分歸因于圖IE和2E的晶片減薄。在電鍍之后，可以把多晶片層疊形成為單個半導體元件。如這里所應用的，術語 “半導體元件”表示半導體器件或者半導體部件。如果多晶片層疊包括多個半導體元件，可以通過從層疊中分離來形成各個元件。這樣的分離可以通過割鋸、切塊、刻蝕或者其他已知的分離技術進行。在一些實施例中，多晶片層疊形成單個半導體器件或部件。對于這些實施例，實質上在電鍍之后完成“形成”單個半導體元件，但是可以包括用來形成最終器件/ 部件的任何終結技術。對于所屬領域的技術人員而言，本發明的其他優點和修改將會是顯而易見的。諸如上述但不限于上述的修改也被考慮在所附權利要求書的范圍內。
權利要求
1.一種用于垂直地集成多個半導體晶片的方法，每個半導體晶片包括在其上制備的一個或多個集成電路、一個或多個通孔以及電氣連接集成電路和通孔的金屬層，所述方法包括將至少第一硅晶片和第二硅晶片對準，以使第一晶片的一個或多個通孔中的每個通孔中心與第二晶片的對應通孔中的每個通孔中心對準；接合至少第一硅晶片和第二硅晶片，以形成具有一個或多個層疊通孔的三維晶片層疊，所述一個或多個層疊通孔通過對準至少第一和第二晶片的通孔中心形成； 在一個或多個層疊通孔中的每個通孔的至少一部分上形成金屬種子層； 利用金屬種子層電鍍層疊通孔，以形成貫通三維晶片層疊的連續且同質的導電通路；以及由三維晶片層疊形成單個三維半導體元件。
2.根據權利要求1所述的方法，還包括 在未來的通孔位置處，在半導體晶片中刻蝕溝槽； 在每個硅晶片的至少上表面和下表面上形成氧化物層；形成阻擋層以連接集成電路和未來的通孔并防止金屬擴散到硅晶片內； 執行晶片減薄以去除溝槽的底部，產生通孔結構； 在半導體晶片表面上和通孔內側形成另一氧化物層； 去除通孔側壁上形成的氧化物層；對在半導體晶片的至少頂面上形成的氧化物層進行拋光，以確保非常平坦的晶片表
3.根據權利要求1所述的方法，其中第一晶片的通孔具有與第二晶片的通孔不同的直徑。
4.根據權利要求1所述的方法，其中接合工序是在小于大約200°C的溫度執行的低溫接合。
5.根據權利要求1所述的方法，其中沿著層疊通孔的厚度方向沉積金屬種子層。
6.根據權利要求1所述的方法，還包括接合多個附加的晶片，以形成三維層疊。
7.根據權利要求6所述的方法，其中多個不同的晶片具有不同直徑的通孔，以使在接合之后形成的層疊通孔具有任意的截面形狀。
8.根據權利要求7所述的方法，其中任意的截面形狀是沙漏或 鈴形。
9.根據權利要求1所述的方法，其中同質的金屬材料具有均勻的晶格結構和粒度。
10.根據權利要求1所述的方法，其中第一晶片是三維晶片層疊的底部晶片，并且具有比第二晶片的通孔的截面直徑小的通孔。
11.根據權利要求10所述的方法，其中僅僅在底部晶片及其通孔上形成銅種子層，并且從三維晶片層疊的底部晶片到頂部晶片進行電鍍。
12.根據權利要求1所述的方法，其中通過濺射形成金屬種子層。
13.根據權利要求1所述的方法，其中通過將各個半導體元件從晶片層疊分離執行單個半導體元件的形成。
14.根據權利要求13所述的方法，其中所述分離通過割鋸執行。
15.根據權利要求1的方法，其中金屬種子層是銅。
16.根據權利要求2的方法，其中阻擋層是鈦鎢合金。
17.一種由權利要求1、8或者10的方法形成的三維半導體元件。
全文摘要
本發明提供了一種用于形成三維晶片層疊的方法，該三維晶片層疊具有連續且同質的可導電的層疊通孔，所述層疊通孔具有可變的截面形狀。本方法使用至少第一硅晶片和第二硅晶片。每個晶片具有在其上形成的一個或多個集成電路。在每個硅晶片中形成一個或多個通孔，接著在硅晶片的至少上表面和下表面上形成氧化物結構。將晶片對準，以使每個晶片通孔與相鄰層疊晶片中對應的通孔對準。接合晶片以形成具有一個或多個層疊通孔的三維晶片層疊，所述一個或多個層疊通孔通過對準各個晶片通孔而形成。通過在每個層疊通孔中沉積金屬種子層以執行通孔金屬化，接著電鍍銅以形成貫通三維晶片層疊的連續且同質的導電通路。
文檔編號H01L21/98GK102157455SQ20111004511
公開日2011年8月17日 申請日期2011年2月24日 優先權日2011年1月18日
發明者徐逸杰, 羅珮璁, 謝斌 申請人:香港應用科技研究院有限公司