專利名稱：制作半導體器件的方法
技術領域：
本發明涉及制作半導體器件的方法。
背景技術：
半導體器件集成度的快速提高已推動電子業向前發展。半導體器件的集成度，即， 在半導體襯底的給定平坦區域中可以形成的半導體器件的密度，在確定產品價格時充當重要因素。也就是說，更高的集成度可以使半導體存儲器器件的產品價格降低。因此，對半導體存儲器件的更高集成度的需求正持續增長。半導體器件的集成度主要由特征尺寸決定，S卩，主要由可以使用已知制造技術而獲得的圖案的精細度來決定。特征尺寸直接影響半導體襯底中被諸如單位存儲器單元的電子器件所占據的平坦區域。可以實現的特征尺寸極大地受可用的微圖案形成技術的水平所影響。要減小特征尺寸可能會需要使用極其昂貴的半導體設備和/或難以執行的半導體制作工藝。
發明內容
本發明構思的實施例提供用于制作半導體器件的方法。所述方法包括在襯底上交替且重復地堆疊犧牲層和絕緣層，形成穿通所述犧牲層和所述絕緣層的開口，以及在所述開口的側壁上形成隔離物(spacer)，其中，所述開口的底部表面沒有所述隔離物。在所述開口中形成半導體層。所述隔離物可能形成在所述開口的底部上，所述方法可以進一步包括蝕刻所述隔離物，以暴露在所述隔離物下面的所述開口的底部表面，同時留下所述隔離物的在所述開口的側壁上的部分。蝕刻所述隔離物可以包括執行所述襯底的預清洗。在一些實施例中，在形成所述隔離物之前，可以在所述開口的底部表面上形成氧化物層，并且可以在所述氧化物層的邊緣形成所述隔離物。可以通過蝕刻而去除所述氧化物層的至少一部分。在一些實施例中，所述氧化物層可以包括本征氧化物層。在又一些實施例中，可以通過蝕刻而完全去除所述氧化物層。
在又一些實施例中，所述蝕刻可以包括各向同性蝕刻。在又一些實施例中，在蝕刻所述隔離物之后，所述氧化物層的被設置在所述隔離物與所述開口的底部表面的邊緣之間的部分可以保持完整無缺。在又一些實施例中，所述方法可以進一步包括在所述開口中形成半導體層之后， 順次對所述犧牲層和所述絕緣層進行圖案化，以形成對交替且重復地堆疊的犧牲圖案和絕緣圖案進行限定的溝槽；去除暴露于所述溝槽的所述犧牲圖案，以形成凹進區；在所述凹進區中形成信息存儲層；以及形成分別填充所述凹進區的柵極。在又一些實施例中，所述隔離物的形成可以包括在具有所述開口的所述襯底上共形地形成隔離物前驅層，并且各向異性地蝕刻所述隔離物前驅層。在又一些實施例中，所述隔離物可以與被所述開口暴露的所述犧牲層的側壁和所述絕緣層的側壁相接觸。在又一些實施例中，所述隔離物可以由半導體材料形成。在其他實施例中，所述隔離物和所述半導體層可以為無定形態，并且所述方法可以進一步包括使所述隔離物和所述半導體層結晶化。在又一些實施例中，使所述隔離物和所述半導體層結晶化可以包括向所述隔離物及所述半導體層照射激光束和向所述隔離物及所述半導體層供熱中的至少一種。一種根據本發明構思的一些實施例的半導體器件包括柵極電極和絕緣圖案，其交替且重復地堆疊在襯底上；半導體柱，其穿通所述絕緣圖案和所述柵極電極并且與所述絕緣圖案相接觸；以及信息存儲層，其被設置在所述半導體柱與所述柵極電極之間。所述半導體柱的底部表面的中央部分與所述襯底相接觸，并且所述半導體柱的底部表面的邊緣與所述襯底間隔開。在一些實施例中，上述半導體器件可以進一步包括被設置在所述半導體柱的底部表面的邊緣與所述襯底之間的絕緣層。 在又一些實施例中，所述絕緣層可以是本征氧化物層。在又一些實施例中，所述半導體柱可以包括第一部分，其被設置在所述絕緣層上并且在相對于所述襯底的頂部表面的垂直方向上延伸；和第二部分，其與所述襯底的頂部表面相接觸并且在相對于所述襯底的頂部表面的垂直方向上延伸。所述第一部分與所述絕緣圖案和所述信息存儲層相接觸，并且所述第二部分與所述絕緣圖案和所述信息存儲層間隔開。
附圖并入本說明書中并構成其中的一部分，用以提供對本發明構思的進一步理解。附圖示出了本發明構思的示例性實施例，并且與說明一起用于解釋本發明構思的原理。 附圖中圖IA至IL是用于示出根據本發明構思的一些實施例的用于制作半導體器件的方法的透視圖；圖2是用于示出根據本發明構思的一些實施例的用于制作半導體器件中所包括的半導體柱的方法的流程圖；圖3是用于示出根據本發明構思的一些實施例的用于制作半導體器件中所包括的信息存儲層的方法的圖IK的部分A的剖面圖；圖4是用于示出通過根據本發明構思的一些實施例的用于制作半導體器件的方法形成的半導體器件的透視圖；圖5A至5B是用于示出根據本發明構思的一些實施例的用于制作半導體器件的方法的透視圖6A和6B是用于示出通過根據本發明構思的一些實施例的用于制作半導體器件的方法形成的半導體器件的透視圖；圖7是用于示出包括根據本發明構思的一些實施例的半導體器件的電子系統的框圖；以及圖8是包括根據本發明構思的一些實施例的半導體器件的存儲卡的框圖。
具體實施例方式以下，將參照附圖更加詳細地描述本發明構思的示例性實施例。然而，本發明構思可以不同的形式實施，并且應當被解釋為不限于這里所闡述的實施例。相反，提供這些實施例，使得本公開內容將是徹底且完整的，并且將把本發明構思的范圍完全傳達給本領域技術人員。在下列描述中，這些術語僅用于將一個元件與另一個元件區分開。還要理解的是， 當層(或膜)被稱為“在另一層或襯底上”時，它可以是直接在其他層或襯底上，或者也可以存在中間層。圖中，為了清楚地進行圖示而夸大了層和區域的尺寸。而且，雖然像第一、 第二和第三的術語被用于描述本發明的各種實施例中的各種區域和層，但這些區域和層都不受限于這些術語。這些術語僅用于將一個區域或層與另一區域或層進行區分。因此，在一個實施例中被稱為第一層的層在另一實施例中可以被稱為第二層。這里描述并且例示的實施例包括其互補實施例。詞語“和/或”意指相關構成元件中的一個或多個或者其組合都是可能的。相同的附圖標記自始至終表示相同的元件。下文中，將參照附圖來詳細描述根據本發明構思的實施例的用于制造半導體器件的方法。圖IA至IL是用于示出根據本發明構思的一些實施例的用于制作半導體器件的方法的透視圖。參照圖IA和圖2，制備襯底100。襯底100可以是半導體襯底。例如，襯底100可以是硅襯底、鍺襯底、鍺硅襯底、復合半導體襯底等。襯底100可以摻雜有第一型摻雜劑。可以在襯底100上交替且重復地堆疊犧牲層110L、110、1IOU和絕緣層120、120U (S 10)。犧牲層110L、110、IlOU可以由相對于絕緣層120、120U具有蝕刻選擇性的材料形成。 例如，絕緣層120、120U可以由氧化物形成，并且犧牲層110L、110、1IOU可以包括氮化物和/ 或氮氧化物。優選地，犧牲層110L、110、110U由相同材料形成。同樣，絕緣層120、120U優選由相同材料形成。犧牲層110L、110、110U可以以相同厚度形成。與此不同的是，在犧牲層110L、110、 1IOU當中，最下層犧牲層1IOL和最上層犧牲層1IOU可以被形成為比最下層犧牲層1IOL與最上層犧牲層Iiou之間的犧牲層110厚。在此情況下，最下層犧牲層IlOL與最上層犧牲層Iiou之間的犧牲層110可以以相同厚度形成。在絕緣層120、120U當中，最上層絕緣層 120U可以被形成為比位于下面的絕緣層120厚。位于最上層絕緣層120U下面的絕緣層120 可以以相同厚度形成。在形成犧牲層110L、110、IlOU和絕緣層120、120U之前，可以在襯底100上進一步形成緩沖介電層102。可以在緩沖介電層102上形成犧牲層110L、110、110U和絕緣層120、 120U。可以將最下層犧牲層IlOL直接形成在緩沖介電層102上。優選地，緩沖介電層102 由相對于犧牲層110L、110、110U具有蝕刻選擇性的介電材料形成。例如，緩沖介電層102可以由氧化物層形成，特別地，可以由熱氧化物層形成。參照圖IB和圖2，可以形成順次穿通絕緣層120U、120、犧牲層110U、110、IlOL以及緩沖介電層102的通道開口 125 (S20)。優選地，通道開口 125的底部表面可以是襯底100 的頂部表面的一部分。一旦形成通道開口 125，通道開口 125的底部表面就會暴露。通道開口 125可以通過使用各向異性蝕刻工藝來形成。通道開口 125可以具有孔洞形狀。通道開口 125可以彼此間隔開。通道開口 125可以沿著第一方向和垂直于第一方向的第二方向二維布置。第一方向和第二方向平行于襯底100的頂部表面。圖中，χ軸方向可對應于第一方向，并且y軸方向可對應于第二方向。通道開口 125從平面看可以是圓形、橢圓形或多邊形。參照圖IC和圖2，可以在通道開口 125的底部表面上生成絕緣層104 (S30)。絕緣層104可以在將最后得到的襯底100從用于形成通道開口 125的設備轉移到用于沉積層的設備的同時生成。絕緣層104可以是通過使通道開口 125的底部表面與大氣中的氧氣反應而生成的本征氧化物(native oxide)層。為了方便，雖然應該理解的是也可以使用其他類型的絕緣材料，但是絕緣層在這里指的是“氧化物層”。在襯底100包含硅的情況下，氧化物層104可以是氧化硅。氧化物層104可以覆蓋通道開口 125的底部表面的全部和/或一部分。氧化物層104可以具有比緩沖介電層102的厚度薄的厚度。參照圖1D，可以在具有通道開口 125的襯底100上共形地形成隔離物層130，即隔離物前驅層。隔離物層130可以形成在通道開口 125中，并且可以共形地覆蓋通道開口 125 的底部表面上的氧化物層104和通道開口 125的側壁。隔離物層130可以共形地覆蓋最上層絕緣層120U的頂部表面。由于隔離物層130與通道開口 125的底部表面之間存在氧化物層104，所以隔離物層130可以與通道開口 125的底部表面間隔開。隔離物層130可以與構成通道開口 125的側壁的犧牲層110L、110、110U和絕緣層120、120U相接觸。隔離物層130可以具有基本上恒定的厚度。優選地，隔離物層130的厚度小于通道開口 125的寬度的一半。隔離物層130優選由半導體材料形成。隔離物層130可以為無定形態。隔離物層130可以通過使用化學氣相沉積(CVD)和原子層沉積(ALD)中的任何一種來形成。參照圖IE和圖2，可以在氧化物層104的邊緣上形成隔離物132，使得通道開口 125暴露氧化物層104的一部分(S40)。通過各向異性蝕刻隔離物層130，去除氧化物層104 的中央部分上的隔離物層130和最上層絕緣層120U上的隔離物層130，從而可以形成覆蓋通道開口 125的側壁和氧化物層104的邊緣的隔離物132。在形成了隔離物132之后，氧化物層104的中央部分被通道開口 125暴露。隔離物132可以覆蓋通道開口 125的側壁。隔離物132可以與構成通道開口 125的側壁的犧牲層110L、110、110U和絕緣層120、120U相接觸。由于在隔離物132與襯底100之間存在氧化物層104，襯底100可以與隔離物132間隔開。隔離物132的上部寬度可以比其下部寬度小。隔離物132的寬度可以從隔離物132 的頂部朝著隔離物132的底部而增加。參照圖IF和圖2，對具有隔離物132的襯底100進行預清洗(S50)。通過預清洗， 可以至少去除被通道開口 125暴露的氧化物層104的中央部分，以暴露通道開口 125的底部表面的至少一部分。根據本發明構思的實施例，通過預清洗，可以去除未被隔離物132覆蓋的氧化物層104的中央部分，并且可以留下被隔離物132覆蓋的氧化物層104的邊緣部分。預清洗可以是各向同性蝕刻或各向異性蝕刻。在預清洗是各向異性蝕刻的情況下，在進行預清洗之后，可以留下位于隔離物132下面的氧化物層104的一部分。參照圖IG和圖2，可以在通道開口 125中形成與通道開口 125的底部表面相接觸的半導體層134 (S60)。半導體層134可以完全填充由隔離物132包圍的通道開口 125中的間隙。半導體層134可以覆蓋最上層絕緣層120U的頂部表面。隔離物132可以被設置在半導體層134與通道開口 125的側壁之間。因此，半導體層134可以與通道開口 125的側壁間隔開。隔離物132的上部寬度可以比其下部寬度小。據此，通道開口 125中的由隔離物132包圍的間隙的上部寬度比由隔離物132包圍的間隙的下部寬度寬。這樣，半導體層 134可以穩定地被填充在通道開口 125中而不留任何空隙和/或縫隙。半導體層134可以通過使用PVD、CVD或ALD中的任何一種來沉積。半導體層134可以為無定形態。如上所述，在進行預清洗前，在通道開口 125的側壁上形成隔離物132。據此，可以保護通道開口 125的側壁不受預清洗。如果在沒有隔離物132的情況下進行預清洗，則構成通道開口 125的側壁的絕緣層120、120U會由于預清洗而凹進。如果構成通道開口 125的側壁的絕緣層120、120U被凹進，則在通道開口 125的側壁上形成不規則的圖案，使得在填充通道開口 125的半導體柱中會形成空隙，從而降低半導體器件的可靠性。然而，如以上所提及的，根據本發明構思的實施例，構成通道開口 125的側壁的絕緣層120、120U的部分被隔離物132保護而免受預清洗。因而，可以穩定地填充通道開口 125，從而能夠實現具有極佳可靠性的半導體器件。參照圖1H，通過使用最上層絕緣層120U作為蝕刻停止層來執行平坦化工藝。平坦化工藝可通過回蝕或化學機械拋光(CMP)來執行。通過平坦化工藝，可以去除最上層絕緣層120U上的半導體層134。通過這樣做，可以將導體層134限制在通道開口 125中。在平坦化工藝之后，可以執行用于使半導體層134和隔離物132結晶化的工藝。通過結晶化工藝，可以將無定形半導體層134和無定形隔離物132改變為晶體半導體柱138。 半導體柱138可以為單晶態或多晶態。半導體層134和隔離物132的結晶化可以包括向半導體層134及隔離物132照射激光束和向半導體層134及隔離物132供熱中的至少一種。半導體柱138可以包括第一部分136和第二部分137。第一部分136可以是半導體柱138中通過使隔離物132結晶化而得到的部分。半導體柱138的第一部分136可以被設置在氧化物層104上。氧化物層104被設置在第一部分136與襯底100之間，因而第一部分136與襯底100可以彼此間隔開。第一部分136可以與構成通道開口 125的側壁的犧牲層110L、110、IlOU和絕緣層120、120U相接觸。第二部分137可以是半導體柱138中通過使半導體層134結晶化而得到的部分。 第一部分136被設置在半導體柱138的第二部分137與通道開口 125的側壁之間，因而第二部分137與通道開口 125的側壁可以彼此間隔開。第二部分137可以與襯底100的頂部表面相接觸。雖然半導體柱138的第一部分136和第二部分137在圖中用虛線區分開，但在第一部分136與第二部分137之間可能不存在不連續的邊界。在此情況下，第一部分136 和第二部分137可以是一體的。參照圖II，順次對絕緣層120U、120和犧牲層110U、110、IlOL圖案化，以形成溝槽 140。溝槽140對交替且重復堆疊的犧牲圖案llOLa、110a、IlOfe和絕緣圖案120a、120 進行限定。溝槽140的形成可以通過各向異性蝕刻來執行。溝槽140在第二方向(即，y軸方向)上彼此平行地延伸。通過這樣做，犧牲圖案110La、110a、110fe和絕緣圖案120a、 120 也可以具有在第二方向(即，y軸方向)上彼此平行地延伸的直線形狀。布置在第一方向(即，χ軸方向)上的半導體柱138形成單行，并且布置在第二方向(即，y軸方向)上的半導體柱138形成單列。在襯底100上可以布置多行和多列。溝槽 140中的每一個優選被設置在彼此相鄰的一對列之間。單列中所包括的多個半導體柱138 可以穿通包括交替且重復堆疊的犧牲圖案110La、110a、110fe和絕緣圖案120a、120fe的單個堆疊結構。犧牲圖案110La、l 10a、IlOfe和絕緣圖案120a、120 可以被暴露于溝槽140的側壁。緩沖介電層102可以被暴露于溝槽140的底部。在其他實施例中，如果在形成溝槽140 期間蝕刻緩沖介電層102，襯底100則會被暴露于溝槽140的底部。下文中，為了方便描述， 將描述其中溝槽140的底部為緩沖介電層102的實施例。參照圖1J，可以執行選擇性蝕刻工藝，以去除暴露于溝槽140的犧牲圖案llOLa、 110a、1 IOUa,并且因而形成凹進區145L、145、145U。選擇性蝕刻工藝優選為各向同性蝕刻工藝。選擇性蝕刻工藝可以通過濕法蝕刻和/或干法蝕刻來執行。優選地，選擇性蝕刻工藝對犧牲圖案110La、110a、1 IOUa的蝕刻速率大于對絕緣圖案120a、120Ua、緩沖介電層102和半導體柱138的蝕刻速率。據此，在執行了選擇性蝕刻工藝之后，可以留下絕緣圖案120a、 120Ua、緩沖介電層102和半導體柱138。凹進區145L、145、145U可以暴露與犧牲圖案llOLa、110a、IlOfe相接觸的半導體柱138的第一部分136的側壁。半導體柱138的第二部分137的側壁被半導體柱138的第一部分136包圍，因而半導體柱138的第二部分137不會被凹進區145L、145、145U暴露。在凹進區145L、145、145U當中，通過去除最下層犧牲層IlOLa而形成最下層凹進區145L，并且通過去除最上層犧牲層IlOfe而形成最上層凹進區145U。通過去除最下層犧牲層IlOLa與最上層犧牲層IlOfe之間的犧牲圖案IlOa而形成最下層凹進區145L與最上層凹進區145U之間的凹進區145。最下層凹進區145L的底部表面可以由緩沖介電層102 的一部分提供。在其中省去了緩沖介電層102的實施例中，最下層凹進區145L的底部表面可以構成襯底100的一部分。參照圖1K，在形成了凹進區145L、145、145U之后，可以在襯底100上形成信息存儲層150。信息存儲層150可以通過使用能夠提供極佳的臺階覆蓋的沉積技術(例如，化學氣相沉積(CVD)或原子層沉積)來形成。通過這樣做，可以共形地形成信息存儲層150。 信息存儲層150可以沿著凹進區145L、145、145U的內表面以基本上均勻的厚度形成。現在將描述形成信息存儲層150的方法。圖3是用于示出根據本發明構思的一些實施例的用于制作半導體器件中所包括的信息存儲層的方法的圖IK的部分A的詳細視圖。信息存儲層150的形成可以包括順次形成隧道介電層151、電荷存儲層152和阻擋層153。信息存儲層150可以與半導體柱138的第一部分136相接觸，并且可以與半導體柱 138的第二部分137間隔開。隧道介電層151可以被形成為用于覆蓋被凹進區145L、145、145U暴露的、半導體柱138的第一部分136的側壁。隧道介電層151可以具有單層結構或多層結構。例如，隧道介電層151可以包括從由硅氮氧化物層、氮化硅層、氧化硅層和金屬氧化物層構成的組中選擇的至少一種。
電荷存儲層152可以通過隧道介電層151而與半導體柱138間隔開。電荷存儲層152可以包含能夠存儲電荷的電荷俘獲點(site)。例如，電荷存儲層152可以包括從由氮化硅層、金屬氮化物層、金屬氮氧化物層、金屬硅氧化物層、金屬硅氮氧化物層和納米點 (nanodot)組成的組中選擇的至少一種。阻擋層153可以覆蓋電荷存儲層152。阻擋層153可以包括從由氧化硅層、氮化硅層、硅氮氧化物層和高k介電層組成的組中選擇的至少一種。高k介電層可以包括從由金屬氧化物層、金屬氮化物層和金屬氮氧化物層組成的組中選擇的至少一種。高k介電層可以包含鉿(Hf)、鋯(Zr)、鋁(Al)、鉭(Ta)、鑭(La)、鈰(Ce)、鐠(Pr)等。阻擋層153的介電常數可以比隧道介電層151的高。再次參照圖1K，在形成了信息存儲層150之后，可以在襯底100上形成柵極導電層 155。柵極導電層155可以填充凹進區145L、145、145U。柵極導電層155可以部分地或完全地填充溝槽160。柵極導電層155可以通過信息存儲層150而與半導體柱138和襯底100 電氣分離。柵極導電層巧5可以通過使用化學氣相沉積、物理氣相沉積或原子層沉積而形成。柵極導電層155可以包括從由金屬、金屬硅化物、導電性金屬氮化物和經摻雜的半導體材料組成的組中選擇的至少一種。參照圖1L，在形成了柵極導電層155之后，去除柵極導電層155中位于凹進區 145L、145、145U之外的部分，以在凹進區145L、145、145U中形成柵極電極157L、157、157U。 柵極導電層155中位于凹進區145L、145、145U之外的部分可以通過使用濕法蝕刻和/或干法蝕刻來去除。自襯底100的頂部表面開始的、在第三方向(即，ζ軸方向)上的不同層的柵極電極157L、157、157U可以彼此分離。可以將交替堆疊的柵極電極157L、157、157U和絕緣圖案120a、120 定義為單個堆疊結構。在第二方向(即，y軸方向)上延伸的多個堆疊結構可以被彼此間隔開地設置在襯底100上。柵極電極157L、157、157U分別對應于位于凹進區145L、145、145U中的柵極導電層 155的某些部分。在柵極電極157L、157、157U當中，最下層柵極電極157L可以對應于下層選擇晶體管的柵極，并且最上層柵極電極157U可以對應于上層選擇晶體管的柵極。最下層柵極電極157L與最上層柵極電極157U之間的柵極電極157可以分別對應于存儲器單元的控制柵極。可以在溝槽140的底部表面下方的襯底100中形成公共源極區170。公共源極區 170可以具有在第二方向(即，y軸方向)上延伸的直線形狀。公共源極區170是摻雜有第二型摻雜劑的區域。公共源極區170可以通過將第二型摻雜劑離子注入襯底100中而形成。此時，最上層絕緣圖案120 可以用作離子注入掩模。在此情況下，溝槽140的底部表面上的信息存儲層150，或者溝槽140的底部表面上的緩沖介電層102/信息存儲層150可以用作離子注入緩沖層。可以在半導體柱138的上層部分中形成漏極區D。漏極區D摻雜有第二型摻雜劑。 漏極區D可以通過將第二型摻雜劑提供到半導體柱138的上層部分而形成。漏極區D的底部表面可以處于比最上層柵極電極157U的頂部表面更高的水平高度。在其他一些實施例中，漏極區D的底部表面可以處于比最下層柵極電極157L的頂部表面更低的水平高度。漏極區D可以與公共源極區170同時形成。在其他一些實施例中，漏極區D可以在形成公共源極區170之前形成。在此情況下，漏極區D可以在形成溝槽140之前和在形成半導體柱 138之后形成。在其他一些實施例中，漏極區D可以在形成公共源極區170之后形成。可以形成填充溝槽140的器件隔離圖案175。器件隔離圖案175的形成可以包括在襯底100上形成器件隔離層，以及通過使用最上層絕緣圖案120 上的信息存儲層150 的頂部表面作為蝕刻停止層來執行平坦化。器件隔離圖案175可以包括絕緣材料。例如， 器件隔離圖案175可以由高密度等離子體氧化物層、旋涂玻璃(SOG)層和/或CVD氧化物層形成。在形成了器件隔離圖案175之后，可以通過蝕刻暴露的信息存儲層150來暴露最上層絕緣圖案120Ua。此時，可以暴露出漏極區D。可以形成與漏極區D電氣連接的位線(圖4的BL)。位線(圖4的BL)可以在第一方向(即，χ軸方向)上延伸。位線(圖4的BL)可以直接形成在最上層絕緣圖案120Ua 和器件隔離圖案175上。與此不同的是，在形成了覆蓋最上層絕緣圖案120 和器件隔離圖案175的層間介電層之后，位線(圖4的BL)可以形成在該層間介電層上。在此情況下， 位線(圖4的BL)可以經由穿通該層間介電層的接觸栓塞(plug)而與漏極區D電氣接觸。接下來，將描述通過根據本發明構思的實施例的用于制作半導體器件的方法而形成的半導體器件。圖4是用于示出通過根據本發明構思的一些實施例的用于制作半導體器件的方法而形成的半導體器件的透視圖。參照圖4，制備襯底100。襯底100可以是半導體襯底。襯底100可以是硅襯底、 鍺襯底、鍺硅襯底、復合半導體襯底等。襯底100可以摻雜有第一型摻雜劑。柵極電極157L、157、157U和絕緣圖案120a、120 可以交替地堆疊在襯底100上。 交替地堆疊的柵極電極157L、157、157U和絕緣圖案120a、120 可以構成單個堆疊結構。可以在襯底100上設置多個堆疊結構。多個堆疊結構可以在平行于襯底100的頂部表面的第一方向上彼此間隔開。柵極電極157L、157、157U和絕緣圖案120a、120 可以在平行于襯底100的頂部表面并且垂直于第一方向的第二方向上平行地延伸。也就是說，多個堆疊結構可以在第二方向上平行地延伸。第一方向可以對應于圖中的χ軸方向，并且第二方向可以對應于y軸方向。絕緣圖案120a、120fe可以包括氧化物。例如，絕緣圖案120a、120 可以包括氧化硅。柵極電極157L、157、157U可以包括導電性材料。例如，柵極電極157L、157、157U可以包括從由金屬(例如，鎢(W)、鋁(Al)、鈦(Ti)、鉭(Ta)等)、導電性金屬氮化物(例如， 氮化鈦、氮化鉭等)和經摻雜的半導體材料(例如，經摻雜的硅、經摻雜的鍺、經摻雜的鍺硅等)組成的組中選擇的至少一種。器件隔離圖案175可以置于彼此相鄰的堆疊結構之間。換言之，器件隔離圖案175 可以被設置在交替且重復地堆疊的柵極電極157L、157、157U和絕緣圖案120a、120 的一側的襯底100上。器件隔離圖案175可以包括氧化硅層。半導體柱138穿通交替且重復地堆疊的柵極電極157L、157、157U和絕緣圖案 120a、120fe。半導體柱138可以在垂直于第一方向和第二方向的第三方向上延伸。第三方向是垂直于襯底100的頂部表面的方向。第三方向可以對應于圖上的Z軸方向。在半導體襯底100上可以提供多個半導體柱138。多個半導體柱138可以被二維地布置在第一方向和第二方向上。多個半導體柱138可以穿通相應的堆疊結構。穿通相應的堆疊結構的多個半導體柱138可以在第二方向上彼此間隔開。漏極區D可以被設置在半導體柱138的上層部分中。漏極區D可以是摻雜有第二型摻雜劑的區域。半導體柱138可以是單晶半導體或多晶半導體。半導體柱138的底部表面的一部分與襯底100相接觸，并且半導體柱138的底部表面的其他部分可以與襯底100間隔開。例如，半導體柱138的底部表面的中央部分與襯底100相接觸，并且半導體柱138的底部表面的邊緣可以與襯底100間隔開。在與襯底100 間隔開的半導體柱138的底部表面的邊緣與襯底100之間，可以設置氧化物層104。氧化物層104可以是本征氧化物層。半導體柱138可以包括第一部分136和第二部分137。第一部分136可以是半導體柱138中被設置在氧化物層104上并且與襯底100間隔開的部分。第一部分136可以與信息存儲層150和絕緣圖案120Ua、120a相接觸。第二部分137可以是半導體柱138中與襯底100相接觸的部分，并且其與信息存儲層150和絕緣圖案120Ua、120a間隔開。雖然半導體柱138的第一部分136和第二部分137在圖中用虛線區分開，但在第一部分136與第二部分137之間可能不存在不連續的邊界。每一個半導體柱138、包圍每一個半導體柱138的柵極電極157L、157、157U以及在每一個半導體柱138與柵極電極157L、157、157U之間的信息存儲層150被包括在單個垂直單元串中。垂直單元串可以包括彼此串聯連接并且被堆疊的下層選擇晶體管、多個存儲器單元和上層選擇晶體管。在柵極電極157L、157、157U當中，最下層柵極電極157L對應于下層選擇晶體管的柵極，最上層柵極電極157U對應于上層選擇晶體管的柵極。最下層柵極電極157L與最上層柵極電極157U之間的柵極電極157分別對應于存儲器單元的柵極。信息存儲層150可以包括如參照圖3所描述的隧道介電層151、電荷存儲層152和阻擋層153。位于柵極電極157與半導體柱138之間的信息存儲層150對應于存儲器單元的數據存儲元件。最下層柵極電極157L與半導體柱138之間的信息存儲層150可以被包括在下層選擇晶體管的第一柵極介電層中，并且最下層柵極電極157L與襯底100之間的信息存儲層150和緩沖介電層102可以被包括在下層選擇晶體管的第二柵極介電層中。最上層柵極電極157U與半導體柱138之間的信息存儲層150可以被包括在上層選擇晶體管的柵極介電層中。被包括在相應的堆疊結構中的最上層柵極電極157U可以是電氣分離的。自襯底 100開始的在第三方向上以相同距離定位的柵極電極157可以彼此電氣連接。最下層柵極電極157L可以彼此電氣連接。公共源極區170可以被設置在器件隔離圖案175下方的襯底100中。公共源極區 170可以具有在第二方向(即，y軸方向)上延伸的直線形狀。公共源極區170可以是摻雜有第二型摻雜劑的區域。最下層柵極電極157L可以控制公共源極區170與半導體柱138 之間的電氣連接。位線BL被電氣連接至漏極區D。最上層柵極電極157U可以控制位線BL與垂直單元串之間的電氣連接。位線BL在第一方向(即，χ軸方向)上延伸。也就是說，位線BL與柵極電極157L、157、157U相交。在襯底100上可以設置多個位線BL。多個位線BL可以彼此平行。一個位線BL可以被電氣連接至多個漏極區D，所述多個漏極區D分別形成在構成布置在第一方向上的單行的多個半導體柱138中。與此不同的是，位線BL可以被布置在設置于最上層絕緣圖案120 與器件隔離圖案175上的層間介電層上。在此情況下，位線BL 可以經由穿通層間介電層的接觸栓塞而與漏極區D電氣接觸。在用于制作根據本發明構思的上述實施例的半導體器件的方法中，在預清洗工藝之后，設置在隔離物132與襯底100之間的氧化物層104的一部分被留下。與此不同的是， 可以通過預清洗工藝將氧化物層104完全去除，將參照附圖對此進行描述。將描述根據本發明構思的進一步的實施例的制作半導體器件的方法。圖5A至5B 是用于示出根據本發明構思的進一步的實施例的制作半導體器件的方法的透視圖。參照圖5A，如在參照圖IA至IE所描述的方法中一樣，可以提供穿通交替且重復地堆疊在襯底100上的犧牲層110L、110、IlOU和絕緣層120L、120、120U的通道開口 125、氧化物層104以及隔離物132。對具有隔離物132的襯底100進行預清洗。通過預清洗，可以完全去除氧化物層 104，使得構成通道開口 125的底部表面的襯底100的整個頂部表面可以被暴露。因為完全去除了氧化物層104，所以在隔離物132的底部表面與襯底100的頂部表面之間會形成空的間隙106。通過空的間隙106，隔離物132可以與襯底100間隔開。空的間隙106可以被定義在通道開口 125中。空的間隙106可以暴露構成通道開口 125的側壁的緩沖介電層102的一部分。參照圖5B，可以在通道開口 125中形成與通道開口 125的底部表面相接觸的半導體層13如。半導體層13 可以完全填充被隔離物132包圍的通道開口 125中的間隙。半導體層13 可以填充空的間隙106。半導體層13 可以與構成通道開口 125的底部表面的襯底100的整個頂部表面相接觸。半導體層13 可以覆蓋最上層絕緣層120U的頂部表半導體層13 可以與被空的間隙106暴露的緩沖介電層102相接觸。隔離物132 可以被設置在半導體層13 與構成通道開口 125的側壁的犧牲層110L、110、IlOU和絕緣層120、120U之間。由于存在隔離物132，所以半導體層13 可以與犧牲層110L、110、IlOU 和絕緣層120、120U間隔開。隔離物132被設置在填充空的間隙106的半導體層13 上并且可以與襯底100間隔開。半導體層13 可以通過使用化學氣相沉積(CVD)和原子層沉積(ALD)中的任何一種來形成。半導體層13 可以為無定形態。將參照圖6A和6B來描述根據本發明構思的進一步的實施例的用于制作半導體器件的方法。參照圖6A和6B，可以通過使用最上層絕緣層120 作為蝕刻停止層來執行平坦化工藝。平坦化工藝可通過回蝕或化學機械拋光(CMP)來執行。通過平坦化工藝，可以去除最上層絕緣層120 上的半導體層13 的部分。通過這樣做，可以將導體層13 限制在通道開口 125中。在平坦化工藝之后，可以執行用于使半導體層13 和隔離物132結晶化的工藝。 通過結晶化工藝，可以將無定形半導體層13 和無定形隔離物132改變為晶體半導體柱 138a，如圖6B中所示。半導體柱138a可以為單晶態或多晶態。半導體層13 和隔離物 132的結晶化可以包括向半導體層13 及隔離物132照射激光束和向半導體層13 及隔離物132供熱中的至少一種。半導體柱138a的底部表面可以與通道開口 125的底部表面相接觸。半導體柱138a 的整個底部表面可以與構成通道開口 125的底部表面的襯底100的頂部表面相接觸。
之后，可以執行參照圖II至IL所描述的用于制作半導體器件的方法，以提供如圖 6A和6B中所披露的半導體器件。將描述通過根據本發明構思的修改實施例的用于制作半導體器件的方法而形成的半導體器件。圖6B是用于示出通過根據本發明構思的修改實施例的用于制作半導體器件的方法而形成的半導體器件的透視圖。參照圖6B，圖6B中所示的半導體器件與圖4中所示的相似。因此，兩幅圖中相同的附圖標記表示相同的元件。半導體柱138a可以穿通交替且重復地堆疊的柵極電極157L、 157、157U和絕緣圖案120a、120fe。與在圖4所示的半導體器件中不同，在半導體柱138a 與襯底100之間可能不存在氧化物層(圖4的104)。因此，半導體柱138a的整個底部表面可以與襯底100的頂部表面相接觸。根據本發明構思的實施例的半導體器件可以被安裝在各種類型的封裝中。根據本發明構思的實施例的半導體器件的封裝的示例可以包括層疊封裝(PoP)、球柵陣列封裝(BGA)、芯片尺寸封裝(CSP)、帶引線的塑料芯片載體封裝(PLCC)、塑料雙列直插式封裝 (PDIP)、窩伏爾組件式管芯封裝(die in waffle pack)、晶圓式管芯封裝(die in wafer form)、板上芯片封裝(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料四方扁平封裝(MQFP)J^ 四方扁平封裝(TQFP)、小外形封裝(SOP)、緊縮小型封裝(SSOP)、薄小外形封裝(TSOP)、薄四方扁平封裝(TQFP)、系統級封裝(SIP)、多芯片封裝(MCP)、晶圓級制造封裝(WFP)、晶圓級處理封裝(WSP)等。配備有根據本發明構思的半導體器件的封裝可以進一步包括用于控制半導體器件的控制器和/或邏輯器件。圖7是用于示出包含根據本發明構思的技術精神的半導體器件的電子系統的框圖。參照圖7，根據本發明構思的實施例的電子系統1100包括控制器1110、輸入/輸出器件(I/O) 1120、存儲器器件1130、接口 1140和總線1150。控制器1110、輸入/輸出器件1120、存儲器器件1130和/或接口 1140可以通過總線1150而彼此連接。總線1150對應于數據移動所通過的路徑。控制器1110包括從由微處理器、數字信號處理器、微控制器和能夠執行與上述元件相似的功能的邏輯器件所組成的組中選擇的至少一種。輸入/輸出器件1120可以包括小鍵盤、鍵盤、顯示裝置等。存儲器器件1130可以存儲數據和/或命令。存儲器器件1130 可以包括以上描述的實施例中所披露的半導體存儲器器件當中的至少一種。而且，存儲器器件1130可以進一步包括其他類型的半導體器件(例如，DRAM器件和/或SRAM器件)。 接口 1140可以用于發送數據到通信網絡/從通信網絡接收數據。接口 1140可以包括有線和/或無線接口。例如，接口 1140可以包括天線和/或有線/無線收發器。雖然圖中未示出，但電子系統1100可以進一步包括高速DRAM和/或SRAM，作為用于增強控制器1110的操作的工作存儲器。電子系統1100可以應用于個人數字助理(PDA)、便攜式計算機、網絡平板電腦、無線電話、移動電話、數字音樂播放器、存儲卡或者能夠在無線環境中發送/接收信息的所有電子產品。圖8是包含根據本發明構思的技術精神的半導體器件的存儲卡的框圖。參照圖8，根據本發明構思的實施例的存儲卡1200包括存儲器器件1210。存儲器器件1210可以包括實施例中所披露的半導體存儲器器件當中的至少一種。而且，存儲器器件1210可以進一步包括其他類型的半導體存儲器器件(例如，DRAM器件和/或SRAM器件)。存儲卡1200可以包括用于控制主機與存儲器器件1210之間的數據交換的存儲器控制器。存儲器控制器1220可以包括控制存儲卡1200的全部操作的處理單元(CPU) 1222。 而且，存儲器控制器1220可以包括用作處理單元1222的工作存儲器的SRAM 1221。此外，存儲器控制器1220可以進一步包括主機接口 1223和存儲器接口 1225。主機接口 1223可以提供有存儲卡1200與主機之間的數據交換協議。存儲器接口 1225可以連接存儲器控制器 1220和存儲器器件1210。此外，存儲器控制器1220可以進一步包括錯誤糾錯塊(ECC) 1224。 ECC 12M可以檢測并校正從存儲器器件1210讀取的數據的錯誤。雖然圖10中未示出，但存儲卡1200可以進一步包括存儲用于與主機接口的代碼數據的ROM器件。存儲卡可以被用作便攜式數據存儲卡。可選地，存儲卡1200可以以可以替代計算機系統的硬盤的固態磁盤(SSD)的形式來提供。根據本發明構思的示例性實施例，提供了交替且重復地堆疊的第一材料層和第二材料層、以及穿通第一和第二材料層的開口。因為使用旋涂工藝而使開口穩定地填充有半導體溶液，所以能夠實現具有極佳可靠性的半導體器件。以上所描述的主題應當被認為是示例性而非限制性的，并且隨附的權利要求書旨在涵蓋落在本發明構思的真實精神和范圍內的所有這樣的修改、改進以及其他實施例。因而，在法律所允許的最大范圍內，本發明構思的范圍將由隨附的權利要求書及其等同物的最廣泛允許的解釋來確定，并且不應由前面的詳細描述所限制或限定。
權利要求
1.一種用于制作半導體器件的方法，包括 在襯底上交替且重復地堆疊犧牲層和第一絕緣層； 形成穿通所述犧牲層和所述第一絕緣層的開口；在所述開口的側壁上形成隔離物，其中，所述開口的底部表面沒有所述隔離物；以及在所述開口中形成半導體層。
2.根據權利要求1所述的方法，其中，在形成所述隔離物之前，在所述開口的底部表面上形成第二絕緣層，所述隔離物形成在所述第二絕緣層的邊緣上，并且通過蝕刻去除所述第二絕緣層的至少一部分。
3.根據權利要求2所述的方法，其中，所述第二絕緣層包括本征氧化物層。
4.根據權利要求2所述的方法，其中，所述隔離物形成在所述開口的底部上，所述方法進一步包括蝕刻所述隔離物，以暴露在所述隔離物下面的所述開口的底部表面，同時留下所述隔離物的在所述開口的側壁上的部分。
5.根據權利要求4所述的方法，其中，通過蝕刻而完全去除所述第二絕緣層的未被所述隔離物的在所述開口的側壁上的部分所覆蓋的部分。
6.根據權利要求5所述的方法，其中，所述蝕刻包括各向同性蝕刻。
7.根據權利要求4所述的方法，其中，所述第二絕緣層的被設置在所述隔離物與所述開口的底部表面的邊緣之間的部分在所述蝕刻之后保持完整無缺。
8.根據權利要求4所述的方法，其中，所述的形成所述隔離物包括 在具有所述開口的所述襯底上共形地形成隔離物前驅層；其中，蝕刻所述隔離物包括各向異性地蝕刻所述隔離物前驅層。
9.根據權利要求4所述的方法，其中，蝕刻所述隔離物包括對具有所述隔離物的所述襯底執行預清洗。
10.根據權利要求1所述的方法，在所述開口中形成所述半導體層之后，進一步包括 順次對所述犧牲層和所述第一絕緣層進行圖案化，以形成對交替且重復地堆疊的犧牲圖案和絕緣圖案進行限定的溝槽；去除暴露于所述溝槽的所述犧牲圖案，以形成凹進區； 在所述凹進區中形成信息存儲層；以及形成分別填充所述凹進區的柵極。
11.根據權利要求1所述的方法，其中，所述隔離物與被所述開口暴露的所述犧牲層的側壁和所述絕緣層的側壁相接觸。
12.根據權利要求1所述的方法，其中，所述隔離物包括半導體材料。
13.根據權利要求12所述的方法，其中，所述隔離物和所述半導體層被形成為無定形態，并且其中，所述方法進一步包括使所述隔離物和所述半導體層結晶化。
14.根據權利要求13所述的方法，其中，使所述隔離物和所述半導體層結晶化包括向所述隔離物及所述半導體層照射激光束和向所述隔離物及所述半導體層供熱中的至少一種。
15.一種半導體器件，包括柵極電極和絕緣圖案，所述柵極電極和所述絕緣圖案交替且重復地堆疊在襯底上； 半導體柱，所述半導體柱穿通所述絕緣圖案和所述柵極電極，并且與所述絕緣圖案相接觸；和信息存儲層，所述信息存儲層被設置在所述半導體柱與所述柵極電極之間， 其中，所述半導體柱的底部表面的中央部分與所述襯底相接觸，并且所述半導體柱的底部表面的邊緣與所述襯底間隔開。
16.根據權利要求15所述的半導體器件，進一步包括設置在所述半導體柱的底部表面的邊緣與所述襯底之間的絕緣層。
17.根據權利要求16所述的半導體器件，其中，所述絕緣層包括本征氧化物層。
18.根據權利要求16所述的半導體器件，其中，所述半導體柱包括第一部分，所述第一部分被設置在所述絕緣層上，并且在相對于所述襯底的頂部表面的垂直方向上延伸；和第二部分，所述第二部分與所述襯底的頂部表面相接觸，并且在所述垂直方向上延伸， 其中，所述第一部分與所述絕緣圖案和所述信息存儲層相接觸，并且所述第二部分與所述絕緣圖案和所述信息存儲層間隔開。
19.一種用于制作半導體器件的方法，包括 在襯底上交替且重復地堆疊犧牲層和絕緣層； 形成穿通所述犧牲層和所述絕緣層的開口； 在所述開口的側壁上形成隔離物；對具有所述隔離物的所述襯底進行預清洗；以及形成半導體層，所述半導體層與經過所述預清洗的所述開口的底部表面相接觸。
全文摘要
一種制作半導體器件的方法，包括在襯底上交替且重復地堆疊犧牲層和第一絕緣層；形成穿通所述犧牲層和所述第一絕緣層的開口；以及在所述開口的側壁上形成隔離物，其中，所述開口的底部表面沒有所述隔離物。在所述開口中形成半導體層。還披露了相關的器件。
文檔編號H01L21/28GK102163548SQ20111004506
公開日2011年8月24日 申請日期2011年2月22日 優先權日2010年2月22日
發明者孫龍勛, 楊尚烈, 金周誾, 金重浩, 黃棋鉉 申請人:三星電子株式會社