一種垂直電容耗盡型功率器件及制作方法

專利名稱：一種垂直電容耗盡型功率器件及制作方法
技術領域：
本發明公開了一種半導體器件和一種半導體器件的制作工藝，例如，功率晶體管及制作功率晶體管的工藝。
背景技術：
功率晶體管常根據器件的多個參數來分類，例如金屬氧化物半導體場效應管 (Metal Oxide Semiconductor Field Effect Transistors，MOSFETs)、絕緣柵雙極性晶體管Gnsulated Gate Bipolar Transistors, IGBiTs)、超結金屬氧化物半導體場效應管 (Superjunction Metal Oxide Semiconductor Field Effect Transistors, SJMOSFETs)、 垂直金屬氧化物半導體晶體管(Vertical Metal Oxide SemiconductorTransistors, VM0S)、垂直雙擴散金屬氧化物半導體晶體管(VerticalDouble-diffused Metal Oxide Semiconductor Transistors, VDM0S)、雙極性結型晶體管(Bipolar Junction Transistor,BJT)等。比如，通常期望獲得較高擊穿電壓(Breakdown Voltage，BV)、較低導通電阻(0n-resistance，Ron)、較大安全工作區(Safe Operation Area, S0A)等其他參數。
在功率晶體管中，高擊穿電壓BV和低導通電阻Ron特性之間一般有個折衷。例如，當晶體管漂移區摻雜濃度降低或者漂移區厚度增大時，擊穿電壓和導通電阻通常會變大。在某些晶體管中，比如過電流保護晶體管、過電壓保護晶體管、供電開關晶體管、常開型晶體管、耗盡型晶體管、高性能晶體管等，其擊穿電壓BV和導通電阻Ron的特性非常重要。 比如，這些晶體管在過電壓情況下需要足夠高的擊穿電壓值BV來阻止過電壓；同時這些晶體管需要低導通電阻Ron來減小其耗散功率。
此外，制造晶體管時，同樣期望獲得較低成本和較高成品率。在多數情況下，晶體管制作變復雜時，成本增加產量減小。導致制作復雜的因素包括采用更多的工藝步驟(如淀積、擴散、刻蝕、掩膜等工藝)和采用工藝的容差等。

發明內容
本發明的目的在于提供一種具有較高的擊穿電壓和較低的導通電阻的功率器件， 該功率器件，包括襯底、源電極、漏電極、漂移區、絕緣區以及柵區。其中，漏電極與襯底耦合；漂移區耦合在襯底和源電極之間，當源電極和漏電極之間施加第一電壓時，漂移區能使源電極和漏電極之間流過電流；柵區由絕緣區將之與漂移區隔開，當源電極和漏電極之間施加第二電壓時，通過柵區控制漂移區的電容性耗盡。
本發明所述的功率器件，利用漂移區的耗盡來限制所允許流過電流的值。
本發明所述的功率器件，當第二電壓低于夾斷電壓時，電流與第一電壓呈線性比例關系，當第二電壓高于夾斷電壓時，電流不隨電壓變化，固定在一個上限值。
本發明所述的功率器件，襯底是一個N型襯底；漂移區包含N型外延層；柵區是摻雜多晶硅；絕緣區包含二氧化硅。
本發明所述的功率器件，采用梯度摻雜分布摻雜漂移區，在功率器件斷態時，為漂移區提供基本均勻的電場。
本發明所述的功率器件，漂移區為梯度摻雜分布，該摻雜分布在接近襯底時摻雜濃度增加，在遠離襯底時摻雜濃度降低。
本發明所述的功率器件，采用梯度摻雜分布摻雜漂移區，在結深XO和結深Xl之間的摻雜濃度基本不變，在結深Xl和結深X2之間摻雜濃度增加，其中，結深XO離襯底距離較結深X2遠，結深Xl位于結深XO和結深X2之間。
本發明所述的功率器件是常開型垂直電容耗盡場效應管。
本發明所述的功率器件，進一步包括源接觸區，用于在源電極和漂移區之間提供一個歐姆接觸，該源接觸區由N+物質形成。
本發明所述的功率器件，進一步包括源接觸區，形成于漂移區內；源極金屬層，包含源電極；以及硅化物層，形成于漂移區和源極金屬層之間，并與兩者接觸。
本發明所述的功率器件，進一步包括一個環形區域，環繞部分源接觸區形成，并且具有與源接觸區的第二導電類型相反的第一導電類型。
本發明所述的功率器件，進一步包括金屬肖特基接觸，用于在源電極和漂移區之間提供一個整流連接。
本發明所述的功率器件，漂移區和柵區可被共同設置為多單元功率器件中的一個單元。
本發明所述的功率器件，所述柵區有一個T型截面，包含上下兩個部分，其中，上部距漂移區的距離為第一距離，下部距漂移區的距離為第二距離，所述第一距離小于所述第二距離的一半。
本發明還提供了一種垂直電容耗盡場效應晶體管(V⑶FET)，包括襯底、源電極、耦合在襯底上的漏電極以及多個VCDFET單元。其中每一個VCDFET單元又包含漂移區，耦合于源電極和襯底之間，當第一電壓通過源電極和漏電極時，漂移區在源電極和漏電極之間提供一條電流通道；柵區，與漂移區平行并隔開，電容性控制流過漂移區的電流；以及絕緣區，將柵區同漂移區和襯底隔開。
本發明所述的V⑶FET，每一個V⑶FET單元進一步包含源接觸區，靠近漂移區的頂面形成，用于同源電極進行電接觸。
本發明所述的V⑶FET，以一個摻雜分布摻雜每一個漂移區從結深XO到結深Xl 的摻雜濃度基本固定，而從結深Xl到結深X2的摻雜濃度單調遞增。其中結深XO鄰近源接觸區、結深X2鄰近襯底、結深Xl在結深XO和結深X2之間。
本發明所述的V⑶FET，每一個V⑶FET單元進一步包含源極金屬層，包括所述源電極；硅化層，形成于源極金屬層和源接觸區之間；以及另一硅化層，形成于柵區的頂面。
本發明所述的V⑶FET，每一個V⑶FET單元進一步包含P型注入體，至少環繞所述源接觸區的部分區域形成。
本發明所述的V⑶FET，每一個V⑶FET單元進一步包含源極金屬層，包括所述源電極；硅化層，形成于漂移區和源極金屬層之間；以及另一硅化層，形成于柵區的頂面。
本發明所述的V⑶FET，每一個V⑶FET單元進一步包含金屬肖特基接觸區，用于連接源電極和漂移區。
本發明還提供了一種制作功率器件的方法步驟一，在襯底上形成外延層，該外延層具有頂面；步驟二，在外延層上刻蝕溝槽；步驟三，在溝槽中形成第一絕緣層，該絕緣層形貌與溝槽的側壁和底面形貌相適應；步驟四，在溝槽中形成導電性柵區，通過第一絕緣層該將導電性柵區同溝槽的側壁和底面隔離開；步驟五，除去第一絕緣層和柵區兩者的部分， 使兩者的頂面和外延層的頂面基本共面；步驟六，在柵區、第一絕緣層和外延層的上面形成第二絕緣層；步驟七，在第二絕緣層上形成第一開孔和第二開孔，第一開孔暴露部分外延層，第二開孔暴露部分柵區；步驟八，形成與外延層電接觸的源電極；步驟九，形成與柵區電接觸的柵電極，。
本發明所述的方法，在形成第一絕緣層時包含在溝槽中以一種電介質材料熱生長一層與之形狀相應的共形層；以及在溝槽中以另一種電介質材料淀積另一層與之形狀相應的共形層，該共形層與溝槽形狀一致。
本發明所述的方法是在N型襯底上進行的。
本發明所述的方法，形成外延層包括改變摻雜氣流濃度，摻雜氣流是一個隨時間變化的函數，為了在外延層提供梯度摻雜分布，所述摻雜分布在結深XO和結深Xl之間的摻雜濃度基本不變，在結深Xl和結深X2之間摻雜濃度增加，其中，結深XO比結深X2離襯底遠，結深Xl在結深XO和結深X2之間。
本發明所述的方法中，功率器件是常開型垂直電容性耗盡功率場效應管。
本發明所述的方法，進一步包括，在形成第二絕緣層前，先在柵區和外延層頂面形成硅化物層。
本發明所述的方法，進一步包括，在源電極和外延層部分頂面之間形成肖特基接觸。
本發明所述的方法，進一步包括，在外延層部分頂面形成歐姆接觸。
本發明所述的方法，歐姆接觸區具有第一導電類型，進一步包括在外延層部分頂面形成一個摻雜區，摻雜區具有與第一導電率相反的第二導電率，同時摻雜區至少環繞歐姆接觸區的一部分。
本發明所述的方法，源電極具有一個第一成分，進一步包括第一成分和與之完全不同的第二成分形成一個肖特基接觸層。
本發明所述的方法，第二成分至少包含鈷、鉬和鈦中的一種。
本發明采用上述結構和/或方法，使柵區和漂移區結構交錯，漂移區的摻雜濃度相比一般的同類產品更高，從而在給定的擊穿電壓下，能獲得更低的導通電阻。


附圖作為說明書的一部分，對本發明實施例進行說明，并與實施例一起對本發明的原理進行解釋。為了更好地理解本發明，將根據以下附圖對本發明進行詳細描述。
圖1所示為垂直電容耗盡型場效應管(vertical capacitive depletion field effecttransistor, VCDFET) 一個實施例截面圖。
圖2A-2I所示為根據圖1中本發明一個實施例的V⑶FET的制作方法。
圖3、圖4所示為V⑶FET實施例的平面圖。
圖5所示為一個V⑶FET實施例中，沿漂移區垂直深度方向的電場分布。
圖6所示為V⑶FET又一實施例截面圖。
圖7A-7C所示為根據圖6中本發明一個實施例的V⑶FET制作方法。
圖8-圖11為V⑶FET其他實施例截面圖。
具體實施例方式本發明將在下文中結合附圖進行全面描述。雖然本發明結合實施例進行闡述，但應理解為這并非意指將本發明限定于這些實施例中，相反，本發明意在涵蓋由所附權利要求所界定的本發明精神和范圍內所定義的各種可選項、可修改項和等同項。此外，在下面對本發明的詳細描述中，為了更好地理解本發明，闡述了大量的細節。然而，本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。在其他的-些實施例中，為了便于凸顯本發明的主旨，對于大家熟知的方案、流程、元器件以及電路未作詳細的描述。
圖1所示為垂直電容耗盡型場效應管100 (V⑶FET)的截面圖。如圖所示，垂直電容耗盡型場效應管100包含襯底102、漂移區104、絕緣區108、柵區110、源接觸區112、源極金屬層114、漏極金屬層115、源電極116、漏電極118。在一個實施例中，襯底102、漂移區 104、源接觸區112、源極金屬層114、漏極金屬層115被配置為源電極116和漏電極118之間的一條電流通路，該電流通路可由絕緣區108和柵區110之間的電容的耗盡或增強控制， 例如，可通過改變漏電極118和柵區110之間的第二電壓控制絕緣區108和柵區110之間的電容。在一個實施例中，漂移區104也可被設置用于選擇性流過從源電極116到漏電極 118的電流，例如，可通過改變漏電極118和源電極116之間的電壓控制流過漂移區104的電流。在這些或其他一些實施例中，流過漂移區104的電流幅值取決于漏電極118和柵區 110之間的電壓。
通過采用如柵區110和漂移區104交錯的結構特性，摻雜濃度將比一般的漂移區摻雜濃度更高。此摻雜同樣導致漂移區導電率比一般值高，因此對于給定的擊穿電壓，導通電阻值將比一般值小。基于這些或其他的一些特點，垂直電容耗盡型場效應管100的制作工藝量也將比一般工藝少，這樣可以減小損耗(比如歐姆損耗、二極管壓降損耗、電容損耗等)，加快頻率響應特性，降低給定擊穿電壓的導通電阻值。
此外，垂直電容耗盡型場效應管100還可以在源電極116和漂移區104之間形成一條直接的、固定的、連續的、無切換的、靜態的、不變的路徑或連接帶。當漏電極118和柵區110之間的電壓低于夾斷電壓時，垂直電容耗盡型場效應管100的漏電極118和源電極 116之間的電流和電壓有一個線性比例關系。在這個示例中，當穿過漏電極118和柵區110 的電壓高于夾斷電壓時，漏電極118和源電極116之間的電流電壓比值關系在一個較高電流幅值時是固定的。
關于襯底102、漂移區104、絕緣區108、柵區110、源接觸區112、源極金屬層114、 漏極金屬層115的更多細節將在圖2A-2I中描述。
在一個實施例中，垂直電容耗盡型場效應管100可采用一個常開型晶體管結構用于向電路提供過電壓或過電流保護。在一個具體的例子中，垂直電容耗盡型場效應管100 可串聯在開關電源和輸入源之間，用于限制開關電源的輸入電壓和/或輸入電流。然而，垂直電容耗盡型場效應管100也可以為開關電源或其他合適的電路提供其他適合的功能。
雖然此處舉例說明的是一個單個單元晶體管，但是垂直電容耗盡型場效應管100 也可以是其他任何合適結構的多單元晶體管。在這些晶體管中，每個單元被耦合在一起，共享相同的襯底、柵極金屬層、源極金屬層和漏極金屬層等。關于多單元垂直電容耗盡型場效應管的更多細節將在圖3和圖4中進一步描述。
圖2A-2I舉例說明圖1中所示的垂直電容耗盡型場效應管100的制造方法。作為一個示例，描述的工藝過程較簡單、成本較低廉。例如，至少在一個示例工藝中，僅包含三道掩膜步驟。
首先參考圖2A，工藝從第一半導體類型的襯底102開始，作為一個示例，襯底102 可以是摻雜濃度為lX1018Cm_3 lX102°Cm_3，厚度是100μm 600μm的N型襯底。然而， 還可以使用任何其他適合的襯底。
參考圖2B，接下來將在襯底102上形成漂移區104。在一個實施例中，漂移區104 是一個具有梯度摻雜分布的外延層，有關梯度摻雜分布將在圖5中進一步詳細描述。在一個實施例中，漂移區104包含N-型外延層硅，當襯底102附近的摻雜氣體或其他摻雜源的濃度是一個近似的隨時間連續或不連續變化的函數，則在漂移區104的摻雜濃度縱向上呈梯度分布(比如，一個具體的不論是線性、分段線性、非線性還是其他變化形式的梯度濃度分布)。然而，還可以采用任何其他合適的材料、工藝來形成漂移區104。
雖然這里描述的是在襯底102上形成漂移區104，但是其他制作工藝還可在一個預制的包含襯底102和漂移區104的雙層襯底上進行。
繼續參考圖2C，接著將采用合適的工藝(如反應離子刻蝕、化學溶液濕法刻蝕、各相異性電介質刻蝕等)從漂移區104的上表面在漂移區104內形成溝槽106。
在一個實施例中，通過刻蝕漂移區104，進而露出襯底102(不刻蝕襯底10 來形成溝槽106。但在其他一些實施例中，只要對晶體管的性能沒有過大影響，也可容忍刻蝕工藝漂移(如過刻蝕、欠刻蝕等)。例如，接下來在溝槽106內形成絕緣區108可減小或去除工藝漂移的影響。在一個實施例中，相對于溝槽106沒有完全延伸過漂移區104，將溝槽 106延伸進襯底102時對性能的影響較小，比如，如果溝槽106沒有完全延伸過漂移區104， 將使制作的晶體管的擊穿電壓反而受到限制。因此，帶偏差的刻蝕溝槽106是有益的，稍微的過刻蝕是所期望的。比如，如果采用有10%漂移的工藝在20 μ m深的漂移區上形成20 μ m 深的溝槽，該工藝被設置為優先形成22 μ m深的溝槽，這樣即使最終溝槽僅20 μ m深(比如有10%的淺層)，溝槽仍然將延伸過漂移區。但是，如果刻蝕形成Mym深的溝槽，這也基本上不會降低其性能。在一個實施例中，溝槽106的寬度為3μπι-8μπι。
請參考圖2D，接下來將采用任何合適的材料和任何合適的厚度，在溝槽106的底面和側壁形成絕緣區108。作為一個示例，絕緣區108應有足夠的厚度以承受預設的擊穿電壓，但又不可太厚，以至于妨礙了期望的通過柵區110來控制漂移區104導電性的能力。
在一些實施例中，絕緣區108可包含二氧化硅、氮化硅或任何其他合適的電介質、 氧化物等其他絕緣材料。在一個實施例中，可熱生長形成絕緣區108 ；而在另一個實施例中，也可淀積形成絕緣區108(如通過化學氣相淀積(CVD)工藝等)；在又一個實施例中，例如可采用部分熱生長和部分淀積的工藝形成和溝槽106基本一致的絕緣區108，作為部分熱生長和部分淀積工藝的一個示例，首先將熱生長出約0. 5 μ m 1 μ m的絕緣區，再淀積形成其他的絕緣區，最終達到Iym 3μπι的厚度。在其他的示例中，絕緣區108的厚度可能 iO. 2ym 4ym。
現在再參考圖2E，接著將在溝槽106中以淀積或其他工藝方式制作導電材料，進而形成柵區110。如圖所示，柵區110與溝槽側壁和溝槽底面被絕緣區108隔開。雖然柵區 110實際上可包含任何導電材料，但作為一個示例，柵區110是由摻雜多晶硅形成的。
繼續看圖2F，接下來將對如圖2E所示結構的表面平坦化，比如，去除多余的材料， 使漂移區104、絕緣區108及柵區110三者的頂面基本共面。平坦化工藝包含刻蝕工藝、回蝕工藝、化學機械拋光(chemical mechanical polish, CMP)工藝等，或各工藝的結合。作為一個示例，平坦化工藝包括在化學機械拋光工藝后的回蝕工藝。
如圖2G所示，接下來將形成源接觸區112。作為一個示例，采用注入的方法形成源接觸區112，其導電類型和漂移區104相同，但導電率更高。在其他示例中，源接觸區112 可包含磷、砷、銻等類型的N+摻雜物。形成源接觸區112進一步還包含向漂移區104擴散摻雜物質。
在圖2G所示的實施例中，形成源接觸區112還將采用一道掩膜步驟，比如，該掩膜可隔離源接觸區112和柵區110，該隔離增強了通過柵區110抑制斷態漏電流能力，和/或增大漂移區104的耗盡層。在其他一些實施例中，也可采用無掩膜技術，此時源接觸區通過一個全面(如無掩膜)注入步驟形成，此方法由于減少了一道掩膜工藝，使得工藝成本下降。此外，采用全面注入技術對最終性能無太大影響，因為源接觸區112的摻雜物一般對于絕緣區108和柵區110暴露部分影響不大。
再參考圖2H，接下來將在如圖2G所示結構的表面形成絕緣材料層113，其表面包括漂移區104、絕緣區108、柵區110、源接觸區112等暴露的部分，絕緣材料層113的形成可以采用包括如圖2D中討論的任何合適的工藝和材料。
雖然此處描述的絕緣層113和圖2D中所示的絕緣區108是隔開的，但絕緣層113 和絕緣區108可以是隔開的也可以是一個整體。
繼續參考圖21，接下來將在絕緣層113上形成開孔，使柵區110和源接觸區112與外界相連。在一個實施例中，通過刻蝕或其他工藝在絕緣層113上形成接觸開孔，該開孔穿過絕緣層113到達源接觸區112并與柵區110隔開。圖中未示出到柵區110的接觸開孔， 在一個實施例中，這些開孔位于沿著伸入該圖頁面的線上。
開孔形成后，接著將以淀積或其他工藝形成源極金屬層114，在一個實施例中，用于制作如圖1所示的源電極116。雖然在圖1中未示出柵極金屬層，但同樣將以淀積或其他工藝形成，在一個實施例中，用于制作柵電極。同樣，可選的漏極金屬層115將形成，在一個實施例中，用于制作如圖1所示的漏電極118。在形成漏極金屬層115之前，可以適當減小襯底102的厚度。在一個實施例中，在小封裝或減小導通電阻的場合，為了提供足夠的機械支撐力將減薄襯底的厚度或深度。比如，減薄襯底102的量取決于所需的晶圓強度，該強度由晶圓制作工藝、嚴格的器件設計特性、導通電阻設計指標等決定。在一個實施例中，減薄后襯底的厚度為100 μ m 400 μ m,而未減薄之前的厚度為600 μ m 900 μ m。然而，不論是初始厚度還是最終厚度，都可采用任何其他合適的厚度。同樣，還可選擇形成鈍化層(圖中未示出)。
作為一個示例，垂直電容耗盡型場效應管的擊穿電壓為200V，溝槽深度為 15μπι 20μπι，漂移區寬度為Iym 2μπι，絕緣層寬度為Iym 2μπι，柵區寬度為 1 μ m 2 μ m0 圖3、圖4為根據本發明，垂直電容耗盡型場效應管具體實施例的平面圖。
圖3、圖4舉例說明了垂直電容耗盡型場效應管單元陣列表面結構的兩個例子。在圖3所示例子中，六個單元按兩行三列形式排列，而在圖4所示例子中，三個單元則按一行三列排列。雖然這里描述了兩個具體例子，但是其他的單元、晶體管、陣列、排列、幾何圖形的合適布置等都可以采納。此外，為了達到理想的晶體管特性、保護特點及其他有用功能等，可將多個陣列電耦合在一起。如圖3、圖4所示，柵區110完全包圍絕緣區108，而絕緣區108又完全包圍漂移區104，因此漂移區104很容易被柵區110耗盡。圖4進一步說明了源接觸區112、源極金屬層114、柵金屬層420及柵接觸墊422的外形輪廓平面圖。
圖5所示為根據本發明的一個實施例中，兩個漂移區摻雜分布的電場強度隨結深變化的示意圖。在圖5中，結深XO約對應于源接觸區的底面，結深X2約對應于襯底和漂移區之間的過渡區，結深Xl在X2和XO之間，也就是漂移區垂直高度上某處的一個值。
如圖5所示，在本發明的一些實施例中可采用非均勻漂移區摻雜。例如，一個梯度摻雜分布，當接近襯底時摻雜濃度增加，而靠近源接觸區時摻雜濃度降低，這樣可增加電場的均勻性。此外，在漂移區增加電場的均勻性，還可增加給定漂移區結深處的擊穿電壓值。
在一個漂移區摻雜示例中，可采用線性梯度摻雜分布，其在靠近漂移區頂面時摻雜濃度較低，在靠近漂移區底面時摻雜濃度較高。例如，對于一個擊穿電壓為200V的晶體管，在結深Xl處摻雜濃度約為5 X IO15Cm-3,在結深X2處的摻雜濃度約為5 X 1016cm_3，兩者之間的摻雜濃度為線性梯度變化。此梯度摻雜分布結合柵區和絕緣區的電容耗盡作用，可在漂移區內提供一個基本均勻的電場。圖5中實線所示為在漂移區均勻摻雜的情況下，一個假定電場的分布，在這種情況下漂移區頂面和底面的高電場尖峰可能限制擊穿電壓大小； 虛線所示為示例的漂移區梯度摻雜分布相關的均勻電場分布圖。
在一些實施例中，可采用以下摻雜分布方法在結深XO和結深Xl之間采用與結深 Xl和結深X2之間摻雜不同的均勻摻雜或梯度摻雜。例如，在XO和Xl之間的區域具有基本均勻的摻雜濃度，該濃度低于Xl和X2之間的摻雜濃度。并且，在選擇XO和Xl之間的摻雜濃度時，需保證在較低電壓時可夾斷漂移區(比如在5V IOV時，耗盡整個漂移區)，以優化晶體管的安全工作區性能、減小離子化的影響等等。在具體的示例中，結深XO和結深Xl 之間的摻雜濃度可以在IX IO14CnT3至5 X IO15CnT3之間。
圖6所示為垂直電容耗盡型場效應管600的截面圖。除了在圖1中討論的垂直電容耗盡型場效應管100的某些特征，垂直電容耗盡型場效應管600還包含硅化物620，該硅化物被包含在漂移區104、柵區110、源接觸區112的任一部分或全部，或者是這些區域的局部上。例如，相對于垂直電容耗盡型場效應管100，垂直電容耗盡型場效應管600中的硅化物620可進一步降低柵極和/或源極電阻。圖6還示出了減薄襯底602，作為圖21中討論的一個減薄襯底示例。
圖7A-7C所示為圖6中垂直電容耗盡型場效應管600的一個制作方法示例。接著圖2G中討論的源接觸區112的制作，接下來在漂移區104、柵區110、源接觸區112中的任一部分或全部，或者是這些區域的局部上形成硅化物620。作為一個示例，可通過硅化金屬淀積或其他相似工藝來制作硅化物620，或者采用美國專利“具有自對準硅化物接觸的功率器件”(POWER DEVICE WITHSELF-ALIGNED SILICIDE CONTACT)中描述的方法來制作，該專利申請號為“12/557，841”、申請日為2009年9月11號、發明人為唐納德·雷·迪斯尼 (DonaldRay Disney)和高路文·米尼克(Ognjen Milic)。因此上述申請內容作為本文的參考內容包含其中。
制作完硅化物620，接下來將在暴露部分上形成絕緣層，同時還要在絕緣層內形成接觸開孔，分別如圖7B、7C所示，這些工藝同圖2H和21中描述的過程一致。
接下來將形成源極金屬層114、漏極金屬層115和/或柵極金屬層，最終形成垂直電容耗盡型場效應管600。
圖8是垂直電容耗盡型場效應管800的截面圖，其柵區810被橫向延伸，比垂直電容耗盡型場效應管600中的柵區110更靠近漂移區104。相比垂直電容耗盡型場效應管 600，垂直電容耗盡型場效應管800的夾斷電壓更低，因為橫向延伸的柵區810和漂移區104 之間的距離(絕緣區108的厚度)縮短。
如截面圖所示，橫向延伸的柵區810呈T型。例如，橫向延伸的柵區810包含上下兩個部分，兩個部分離漂移區的距離各不相同，在此示例中，其上部離漂移區的距離不足下部離漂移區距離的一半。在另一個示例中，絕緣區108的上部寬度(即橫向延伸柵區810 的上部和漂移區104之間的距離)為0.05μπι 0. 5μπι，而絕緣區108沿漂移區104下部的寬度為0. 5 μ m 4. 0 μ m。對于這個示例，一個橫向延伸柵區的小型器件封裝，其斷態夾斷電壓不再是50V，約為10V。
在垂直電容耗盡型場效應管800中，其漂移區104、源接觸區112的頂面和橫向延伸的柵區810的部分頂面也包含硅化物620。但是，其他垂直電容耗盡型場效應管也可采用有硅化物或無硅化物等其他合適形狀的柵區。在其他示例中，可采用V型柵區、其他線性或非線性的錐形柵區等等。此外，橫向延伸柵區810或其他柵區的截面也可以與源極金屬層114和/或漂移區104的截面相匹配。在這些示例中，垂直電容耗盡型場效應管的夾斷電壓可進一步減小，同時沿著漂移區高度方向上的大多數部位可維持一個較均勻的電場。
圖9所示為垂直電容耗盡型場效應管900的截面圖，其中，在漂移區104和源接觸區112內形成了注入體930。在一個實施例中，注入體930可以是環繞N+型源接觸區的P 型注入區，例如，此P型注入區可與N型漂移區形成PN結。在這個示例中，當在N+型漏極加正電壓時，該電壓進而耦合到漂移區，PN結反偏導致耗盡區從PN結延伸進漂移區。由PN 結形成的耗盡區進一步加重了由柵區110電容效應導致的耗盡，因此可降低垂直電容耗盡型場效應管900的夾斷電壓。
可采用任何合適的注入方式或工藝，在源接觸區112形成之前或之后形成注入體 930，同樣可通過掩膜或無掩膜工藝形成注入體930。雖然圖中顯示了成對的注入區，但在一些實施例中，每個源接觸區可采用單注入體，比如環形注入。
圖10所示為垂直電容耗盡型場效應管1000的截面圖，其采用肖特基接觸來代替摻雜的半導體源接觸區。作為一個示例，采用肖特基接觸代替歐姆接觸是為了提供到漂移區104的整流連接，而非歐姆連接。在這些示例中，肖特基接觸可為垂直電容耗盡型場效應管1000提供不對稱的電壓閉鎖，例如，肖特基接觸可阻斷漏電極118和源電極116之間的斷態電流，而歐姆接觸則不能阻斷該電流。但是，肖特基接觸也會增加垂直電容耗盡型場效應管1000通態時的正向壓降。在如圖10所示的實施例中，肖特基接觸是由源極金屬層 114(如鋁)或源極金屬層114下的阻擋金屬1040(如鈦、氮化鈦)形成。在一個實施例中，肖特基接觸可以由和源接觸區不同的材料形成。
圖11所示為垂直電容耗盡型場效應管1100的截面圖，其采用一個加強型肖特基接觸結構。垂直電容耗盡型場效應管1100除了包含阻擋金屬1040，還包含一個額外的金屬層1150。在一個實施例中，相對于使用阻擋金屬肖特基接觸的垂直電容耗盡型場效應管， 采用專用肖特基接觸層有利于提升結接觸特性。肖特基層1150可包含鈦、氮化鈦、硅化鈦、 鈷、硅化鈷、鉬、硅化鉬等其他合適的金屬、合金或它們的組合物，或是其它類似物等。
雖然上面詳細的描述了本發明具體的實施例，并指明了最優方案，但是不論先前描述的多詳細，本發明仍有許多其他實施方式。在實際執行時可能有些變化，但仍然包含在本發明主旨范圍內，比如，在其他實施例中采用其他一些合適的工藝，因此，本發明旨在包括所有落入本發明和所述權利要求范圍及主旨內的替代例、改進例和變化例等。
權利要求
1.一種功率器件，包括襯底；源電極；漏電極，與所述襯底耦合；漂移區，與所述襯底耦合，并與所述源電極耦合，當所述源電極和所述漏電極之間施加第一電壓時，所述漂移區能使所述源電極和所述漏電極之間流過電流；絕緣區；以及柵區，由所述絕緣區將所述柵區與所述漂移區隔開，當所述漏電極和所述柵區之間施加第二電壓時，通過所述柵區控制所述漂移區的電容性耗盡。
2.如權利要求1所述的功率器件，其特征在于，利用所述漂移區的耗盡來限制所允許流過電流的值。
3.如權利要求1所述的功率器件，其特征在于，當所述第二電壓低于夾斷電壓時，電流與所述第一電壓呈線性比例關系，當所述第二電壓高于夾斷電壓時，電流不隨電壓變化，固定在一個上限值。
4.如權利要求1所述的功率器件，其特征在于，所述襯底是一個N型襯底；所述漂移區包含N型外延層；所述柵區是摻雜多晶硅；所述絕緣區包含二氧化硅。
5.如權利要求1所述的功率器件，其特征在于，所述漂移區為梯度摻雜分布，在所述功率器件斷態時，漂移區內電場基本均勻。
6.如權利要求1所述的功率器件，其特征在于，所述漂移區為梯度摻雜分布，該摻雜分布包括接近所述襯底時摻雜濃度增加，遠離所述襯底時摻雜濃度降低。
7.如權利要求1所述的功率器件，其特征在于，所述漂移區為梯度摻雜分布，在結深XO 和結深Xl之間的摻雜濃度基本不變，在結深Xl和結深X2之間摻雜濃度增加，其中，所述結深XO離襯底距離較所述結深X2遠，所述結深Xl位于所述結深XO和所述結深X2之間。
8.如權利要求1所述的功率器件，其特征在于，所述功率器件是常開型垂直電容耗盡場效應管。
9.如權利要求1所述的功率器件，其特征在于，還包括源接觸區，用于在所述源電極和所述漂移區之間提供歐姆接觸，所述源接觸區由N+物質形成。
10.如權利要求1所述的功率器件，其特征在于，還包括源接觸區，形成于所述漂移區內；源極金屬層，包含所述源電極；以及硅化物層，形成于所述漂移區和所述源極金屬層之間，并與兩者接觸。
11.如權利要求10所述的功率器件，其特征在于，還包括一個環形區域，至少環繞所述源接觸區的部分區域形成，并且具有與所述源接觸區的第二導電類型相反的第一導電類型。
12.如權利要求1所述的功率器件，其特征在于，還包括金屬肖特基接觸區，用于在所述源電極和所述漂移區之間提供整流連接。
13.如權利要求1所述的功率器件，其特征在于，所述漂移區和所述柵區被共同設置為多單元功率器件中的一個單元。
14.如權利要求1所述的功率器件，其特征在于，所述柵區具有T型截面，包含上下兩個部分，其中，上部距漂移區的距離為第一距離，下部距漂移區的距離為第二距離，所述第一距離小于所述第二距離的一半。
15.一種垂直電容耗盡場效應晶體管，包括 襯底；源電極；漏電極，與所述襯底耦合；多個垂直電容耗盡場效應晶體管單元，每個垂直電容耗盡場效應晶體管單元包含 漂移區，與所述源電極和所述襯底耦合，當所述源電極和所述漏電極施加第一電壓時， 所述漂移區能使所述源電極和所述漏電極之間流過電流；柵區，與所述漂移區平行并隔開，電容性控制流過所述漂移區的電流；以及絕緣區，將所述柵區同所述漂移區和所述襯底隔開。
16.如權利要求15所述的垂直電容耗盡場效應晶體管，其特征在于，每一個所述垂直電容耗盡場效應晶體管單元進一步包含源接觸區，靠近所述漂移區的頂面形成，同所述源電極電接觸。
17.如權利要求16所述的垂直電容耗盡場效應晶體管，其特征在于，每個所述漂移區的摻雜分布為從結深XO到結深Xl的摻雜濃度基本固定，而從結深Xl到結深X2的摻雜濃度單調遞增；其中，所述結深XO鄰近所述源接觸區，所述結深X2鄰近所述襯底，所述結深 Xl在所述結深XO和所述結深X2之間。
18.如權利要求16所述的垂直電容耗盡場效應晶體管，其特征在于，每個所述垂直電容耗盡場效應晶體管單元進一步包含源極金屬層，包括所述源電極；硅化層，形成于所述源極金屬層和所述源接觸區之間；以及另一硅化層，形成于所述柵區的頂面。
19.如權利要求16所述的垂直電容耗盡場效應晶體管，其特征在于，每個所述垂直電容耗盡場效應晶體管單元進一步包含P型注入體，至少環繞所述源接觸區的部分區域形成。
20.如權利要求15所述的垂直電容耗盡場效應晶體管，其特征在于，每個所述垂直電容耗盡場效應晶體管單元進一步包含源極金屬層，包括所述源電極；硅化層，形成于所述漂移區和所述源極金屬層之間；以及另一硅化層，形成于所述柵區的頂面。
21.如權利要求15所述的垂直電容耗盡場效應晶體管，其特征在于，每個所述垂直電容耗盡場效應晶體管單元進一步包含金屬肖特基接觸區，用于連接所述源電極和所述漂移區。
22.—種制作功率器件的方法，包括步驟一在襯底上形成外延層，該外延層具有頂面； 步驟二 在所述外延層上刻蝕溝槽；步驟三在所述溝槽中形成第一絕緣層，該絕緣層形貌與溝槽的側壁和底面形貌相適應；步驟四在所述溝槽中形成導電性柵區，通過第一絕緣層該將所述導電性柵區同溝槽的側壁和底面隔離開；步驟五除去所述第一絕緣層和所述柵區兩者的部分，使兩者的頂面和外延層的頂面基本共面；步驟六在所述柵區、所述第一絕緣層和所述外延層的上面形成第二絕緣層； 步驟七在所述第二絕緣層上形成第一開孔和第二開孔，所述第一開孔暴露部分外延層，所述第二開孔暴露部分柵區；步驟八形成與所述外延層電接觸的源電極；以及步驟九形成與所述柵區電接觸的柵電極。
23.如權利要求22所述的方法，其特征在于，形成所述第一絕緣層包含 在溝槽中以一種電介質材料熱生長一層與之形狀相應的共形層；以及在溝槽中以另一種電介質材料淀積另一層與之形狀相應的共形層。
24.如權利要求22所述的方法，其特征在于，所述方法是在N型襯底上進行的。
25.如權利要求22所述的方法，其特征在于，形成所述外延層包括以隨時間變化的函數改變摻雜氣流，進而在所述外延層提供梯度摻雜分布，所述摻雜分布在結深XO和結深Xi 之間的摻雜濃度基本不變，在結深Xl和結深X2之間摻雜濃度增加，其中，結深XO比結深X2 離襯底遠，結深Xl在結深XO和結深X2之間。
26.如權利要求22所述的方法，其特征在于，所述功率器件是常開型垂直電容性耗盡功率場效應管。
27.如權利要求22所述的方法，其特征在于，進一步包括，在形成所述第二絕緣層前， 先在所述柵區和所述外延層頂面形成硅化物層。
28.如權利要求22所述的方法，其特征在于，進一步包括 在所述源電極和所述外延層部分頂面之間形成肖特基接觸。
29.如權利要求22所述的方法，其特征在于，進一步包括 在所述外延層部分頂面形成歐姆接觸區。
30.如權利要求四所述的方法，其特征在于，所述歐姆接觸區具有第一導電類型，進一步包括在所述外延層部分頂面形成一個摻雜區，所述摻雜區具有與所述第一導電率不同的第二導電率，同時所述摻雜區至少環繞所述歐姆接觸區的一部分。
31.如權利要求30所述的方法，其特征在于，所述源電極具有一個第一成分，進一步包括所述第一成分和與之完全不同的第二成分形成一個肖特基接觸層。
32.如權利要求31所述的方法，其特征在于，所述第二成分至少包含鈷、鉬和鈦中的一種。
全文摘要
本發明公開了一種垂直電容耗盡型場效應管(VCDFET)以及制造該VCDFET的方法。在一個實施例中，VCDFET包括一個或多個交錯的漂移區和柵區，柵區通過一個或者多個絕緣區電容性耗盡漂移區，絕緣區將漂移區和柵區隔開，漂移區采用梯度摻雜或非均勻摻雜分布。此外，一個或者多個歐姆接觸和肖特基接觸可將一個或多個源電極耦合到漂移區。本發明公開的垂直電容耗盡型場效應管可獲得較高的擊穿電壓和較低的導通電阻。
文檔編號H01L21/336GK102184952SQ20111004352
公開日2011年9月14日 申請日期2011年2月22日 優先權日2010年2月23日
發明者唐納德·迪斯尼 申請人:成都芯源系統有限公司