專利名稱：非揮發性存儲器的低氫濃度電荷捕獲層結構及其形成方法
技術領域：
本發明是有關于一種非揮發性存儲器結構及其形成方法，尤其是有關于一種具有 一低氫濃度電荷捕獲層的非揮發性存儲器結構及其形成方法。
背景技術：
一非揮發性存儲器(“Non-volatile memory,NVM")是指即使從含有NVM單元的 裝置移除供電時也能夠連續地儲存信息的半導體存儲器。NVM包含光罩只讀存儲器(Mask Read-Only Memory, Mask ROM)、可編程只讀存儲器(Programmable Read-Only Memory, PROM)、可擦除可編程只讀存儲器(Erasable Programmable Read-Only Memory, EPR0M)、 電子式擦除編程只讀存儲器(Electrically Erasable Programmable Read-Only Memory, EEPR0M)和閃存。非揮發性存儲器廣泛用于半導體工業中，且已開發成一防止已編程資料流 失的存儲器。通常，可基于裝置的最終用途要求來對非揮發性存儲器進行編程、讀取和/或 擦除，且該已編程的資料可被儲存較長一段時間。通常，NVM單元含有一電荷儲存層，其是置于該單元的通道區域上方。當將適當的 編程電壓施加到位于所述通道區域的相對側附近的源極和漏極，且施加到位在電荷儲存層 上方的柵極時，則電荷載子越過通道而移動進入該電荷儲存層。在隨后的讀取操作中，可基 于測量到的通道電流來檢測所捕獲的電荷載子是否存在。傳統浮柵(floating gate)快閃存儲單元(其為一種類型的NVM)通常利用一儲 存單元，其特征在于由第一介電質、在所述第一介電質上的第一導電(電荷儲存)層、在所 述第一導電層上的一第二層中間介電質和在所述中間介電質上的第二導電層(控制柵)構 成的垂直電荷儲存堆棧。在浮柵存儲器中，遍及整個導電儲存層儲存電荷。因此，存儲器狀 態可為捕獲的電荷或是未捕獲的電荷，即，代表單個資料的一比特。基于對更高的儲存能力和更小的單元尺寸的日益增加的要求，近年來已經受到大 量關注的另一種類型的NVM單元是利用局部化的電荷儲存來提供每儲存單元兩個資料比 特。在這樣的裝置中，一非導電電荷捕獲層是設置在通道與柵極之間，且最佳地設置在兩 個介電層(例如二氧化硅)之間。一種這樣類型的NVM稱為氮化物只讀存儲器(nitride read only memory，"NROM”)且通常包括氧化物 / 氮化物 / 氧化物(oxide/nitride/oxide， “0N0”)電荷捕獲結構。利用電荷捕獲材料的NVM單元的一個主要優勢是電荷的局部化儲 存，其允許每個單元中儲存兩個資料比特。這樣的局部化電荷儲存允許一個電荷(比特-ι) 儲存在接近一個源極/漏極區域的區域中的電荷捕獲層中，且另一電荷(比特- 儲存在 接近另一源極/漏極區域的區域中的電荷捕獲層中。遺憾的是，利用電荷捕獲層并以局部化的方式儲存電荷的非揮發性儲存單元也有 問題存在。舉例來說，在氮化物儲存單元中，其中電荷捕獲層通常包括夾在兩個二氧化硅層之間的氮化硅層(“0N0結構”)，氫原子可能在硅基板與電荷儲存ONO結構的底部氧化物 (第一絕緣)層之間的接口位置處被捕獲。氫的來源可經由用于形成所述層中的一者或一 者以上的各種技術(例如，經由化學氣相沉積技術)來產生并將其引入電荷儲存結構。盡 管氫可使氧化物/硅接口處的懸空鍵鈍化，但當裝置經熱電洞(hot hole)注入時，硅-氫 鍵可能斷裂，所述熱電洞注入可用于擦除各種類型的非揮發性存儲器，其中包含ONO結構。 因此，相信接口捕獲的氫至少是造成在硅與氧化物之間具有接口的存儲器裝置中的臨限電 壓的一些損失的部分原因。因此，所屬領域中需要非揮發性儲存單元，其具有特性改進的局部化電荷儲存，且 較少遭受與接口捕獲的氫相關的問題。
發明內容
本發明涉及非揮發性儲存單元及形成該非揮發性儲存單元中的電荷捕獲層結構 的方法。更明確地說，根據本發明的非揮發性儲存單元包括一電荷捕獲層結構，所述電荷捕 獲層結構包含一底部絕緣層，其具有較低的氫濃度，且較佳地具有可忽略的氫濃度。根據本 發明的非揮發性儲存單元具有顯著改進的臨限電壓穩定性和資料保持特性。本發明的一個實施例是關于一儲存單元，其包括一半導體基板，其具有由通道區 域隔開的至少兩個源極/漏極區域；一電荷捕獲結構，其設置在所述通道區域上方；和柵 極，其設置在所述電荷捕獲結構上方；其中電荷捕獲結構包括底部絕緣層、第一電荷捕獲層 和第二電荷捕獲層，其中底部絕緣層與該基板間的接口具有小于約SXio1Vcm2的氫濃度。 較佳地，該底部絕緣層具有小于約6 X IO2Vcm3且更較佳地小于約1 X IO2Vcm3的整體氫濃 度。在某些較佳實施例中，電荷捕獲結構進一步包括頂部絕緣層。在本發明的各種較佳實施例中，底部絕緣層和頂部絕緣層中的一者或兩者包括氧 化物，且更較佳包括二氧化硅。在本發明的某些較佳實施例中，第一電荷捕獲層和第二電荷 捕獲層中的一者或兩者包括氮化物，且更較佳地，包括低壓化學氣相沉積的氮化硅。在某些 較佳實施例中，第一電荷捕獲層還具有小于約6X1021/cm3且更較佳小于約lX102°/cm3的 整體氫濃度。本發明的另一實施例針對一種包括以下步驟的方法在半導體基板表面的一部分 上方形成底部絕緣層；在所述絕緣層上方形成第一電荷捕獲層；使底部絕緣層和第一電荷 捕獲層經過退火；以及在所述第一電荷捕獲層上方形成第二電荷捕獲層。可較佳地用以下 方式執行退火從底部絕緣層和第一電荷捕獲層中移除殘余的氫，同時仍然在底部絕緣層 /基板接口處留下一些接口陷阱。在第二電荷捕獲層的沉積期間產生的氫可由第一電荷捕 獲層吸收，且因此遠離底部絕緣層/基板接口。在本發明的某些實施例中，所述方法進一步 包括在第二電荷捕獲層上方形成頂部絕緣層。在某些較佳實施例中，在至少約1000°c的溫 度下的惰性氣體中執行退火。本發明的又一實施例針對一種包括以下步驟的方法在干燥氧氣中，在半導體基 板表面的一部分上方形成底部氧化層；經由低壓化學氣相沉積，在底部氧化層上方形成第 一電荷捕獲氮化層；在具有低氫含量，且較佳地包括從由氮、氬、氧和其混合物組成的組中 選擇的氣體中以至少約1000°c的溫度對底部氧化層和第一電荷捕獲層進行退火；經由低 壓化學氣相沉積，在第一電荷捕獲層上方形成第二電荷捕獲氮化層；以及經由低壓化學氣相沉積，在第二電荷捕獲層上方形成一上部氧化層。
以下由圖標、組件符號及配合附圖的詳細說明，進一步就本發明的較佳實施例詳 加說明如下，其中圖1是根據本發明一個實施例的非揮發性儲存單元的橫截面圖標。2e是根據本發明的方法的一個實施例的各個生產階段下的非揮發性儲 存單元的橫截面圖標。
具體實施例方式現將詳細參考本發明和其目前為較佳的實施例，其實例在附圖中得以說明。在任 何可能之處，在附圖和描述內容中使用相同或相似的參考組件符號來指代相同或類似的部 分。應注意，附圖呈大為簡化的形式且并非按精確的比例繪制。根據本文的揭示內容，僅出 于便利和清楚的目的，對于附圖使用方向術語，例如頂部、底部、左、右、上、下、上方、下方、 下面、后面和前面。結合附圖的以下描述內容使用的此類方向術語不應解釋為以所附中請 專利范圍中并未明顯陳述的任何方式來限制本發明的范圍。盡管本文的揭示內容涉及某些 所圖標的實施例，但應理解，僅作為實例而非作為限制呈現了這些實施例。同時應理解并了 解，本文所述的工藝和結構不涵蓋用于制造整個集成電路的完整制造流程。可結合所屬領 域中按照慣例所使用的各種集成電路制造技術來實踐本發明。參看圖1，在半導體基板10中，根據本發明一個實施例的非揮發性儲存單元1可包 括由一通道區域16隔開的兩個源極/漏極區域12、14。該儲存單元1具有設置在該通道區 域16上方的一電荷儲存結構20。該電荷儲存結構20包含一設置在該通道區域上方的低氫 濃度底部絕緣層22、一設置在該底部絕緣層22上方的第一電荷捕獲層M和一設置在該第 一電荷捕獲層對上方的第二電荷捕獲層26。在圖1中所描繪的實施例中，非揮發性儲存單 元1的電荷儲存結構20進一步包含一可作為選項的頂部絕緣層觀。該非揮發性儲存單元 1還可包含位于基板/底部絕緣層接口 35處的接口陷阱30 (在圖1中由X代表)。在該底 部絕緣層中且在第一電荷捕獲層中，由于底部絕緣層/基板接口處的氫濃度減小，所以可 使存在的接口陷阱數目增加。一柵極40設置在該電荷儲存結構20上方。根據本發明的非揮發性儲存單元包含半導體基板。半導體基板指其上制造有存儲 器裝置的材料。在本發明的很多較佳實施例中，半導體基板包括硅材料。然而，可將能適當 摻雜的已知的或有待發現的任何其它半金屬元素用作根據本發明的半導體基板。經由標準技術制備的硅芯片可用于制備合適的基板。舉例來說，可經由這樣一種 工藝來制備合適的芯片，在所述工藝中，從稱為晶種的小晶體中成長硅，旋轉并緩慢地從熔 化的超純硅中取出硅以獲得圓柱形晶體，接著對其進行切割以獲得薄圓盤，所述薄圓盤在 切割后被精細地研磨、鏡面拋光并清洗。 根據本發明的幾個較佳實施例，硅半導體基板包括ρ型硅。通常，能夠根據本發明 的此類較佳實施例而使用的P型硅基板包含已經輕度P摻雜的硅芯片。可以任何合適的方 式，例如經由注入(例如)硼或鎵或能夠用在半導體材料中的任何其它自由電子缺乏物質， 來執行硅的P型摻雜。較佳地，可以從約1012/cm3到約1019/cm3的劑量水準執行ρ型摻雜。
7更較佳地，可以從約IOlfVcm3到約1018/cm3的劑量水準執行ρ型摻雜。我們應了解雖然本文所述的本發明的較佳實施例中有許多都描繪NPN結型，其中 半導體基板包括P型硅，其具有經由η型摻雜而形成的兩個或兩個以上源極/漏極區域，但 本發明的儲存單元可利用PNP接面存儲器，且本發明的方法可用于制備此類PNP存儲器。根據本發明的儲存單元具有至少兩個源極/漏極區域。如所屬領域的技術人員所 了解，每個儲存單元都包括兩個源極/漏極區域，其每一者都充當源極或漏極，這取決于所 施加的電壓的位置。如本文所使用，術語“源極/漏極區域”是指此類區域的雙重特性，因 為其視所施加的電壓而定可用作源極或漏極。當涉及根據本發明的儲存單元中的具體操作 時，其中一個區域充當源極且另一區域充當漏極，可根據特定區域而單獨使用術語“源極” 和“漏極”。然而，單獨使用任一術語不應解釋為將任一區域限制在其功能中，或在源極和漏 極的任何特定位置方面限制本發明。根據本發明的儲存單元可包括半導體基板，其具有多于兩個的源極/漏極區域， 所述源極/漏極區域構成多個儲存單元，即存儲器數組。應了解，任何一個源極/漏極區域 可用作鄰近區域兩者的源極或漏極。換言之，其在一個方向上可用作設置在通道區域的相 對側上的源極的漏極，且在另一方向上可用作設置在通道區域的相對側上的漏極的源極。 另外，例如，請參考圖1，當源極/漏極區域14用作漏極時，源極/漏極區域12可充當源極 /漏極區域14的源極，且當源極/漏極區域14用作源極時，源極/漏極區域12可充當源 極/漏極區域14的漏極。另外根據本發明，例如源極/漏極區域12的源極/漏極區域還 可充當左邊數組(未圖標)中的另一源極/漏極區域的源極或漏極，且源極/漏極區域14 可充當右邊數組(未圖標)中的另一源極/漏極區域的源極或漏極。通常，所述至少兩個源極/漏極區域中的每一者都將包括以一以互補的形式對應 于所利用的基板摻雜的類型的方式來摻雜的區域。換言之，利用P型基板的地方，源極/漏 極區域為η摻雜，且反的亦然。因此，在較佳實施例中，其中基板包括P型硅，至少兩個源極 /漏極區域將包括η+摻雜區域，較佳地具有高劑量的η型摻雜。在本發明的更較佳實施例 中，η+摻雜將包括從砷和磷中選擇的一個或一個元素的離子注入，其中離子注入的劑量約 為1019/cm3到1021/cm3。硅基板中的至少兩個源極/漏極區域中的每一者的注入深度可在 基板表面下方延伸約10到約200納米(nanometer)，這取決于裝置的技術時代或節點(即， 最小形體尺寸，例如130nm)。舉例來說，在具有130納米的時代節點的本發明一個實施例 中，如從基板表面測量，至少兩個源極/漏極區域進入基板的注入深度可約為100納米。在某些較佳實施例中，源極/漏極區域可包括埋入的擴散位線，其中基板是被摻 雜在兩個或兩個以上規則地間隔開的并行線區域中。另外，在某些較佳實施例中，可執行鄰近源極/漏極(位線)區域的相反型摻雜的 區域的袋形植入(pocket implantation)。舉例來說，在兩個或兩個以上源極/漏極區域包 括η+摻雜的區域的地方，可執行鄰近源極/漏極區域中的一者或一者以上的高度P摻雜較 小區域的附加袋形植入。因此，根據本發明的儲存單元可進一步包括鄰近源極/漏極區域 中的一者或一者以上的相反型摻雜的袋形植入物。所屬領域中已知的或有待開發的用于執行離子植入的任何方法都可用于根據本 發明的各種實施例來摻雜一區域。根據本發明的儲存單元的至少兩個源極/漏極區域是被一通道區域隔開。該通道區域是指兩個源極/漏極區域之間的基板內的空間，在所述通道區域中，當將適當的電壓 電位施加到源極、漏極和柵極時，電荷載子從一個源極/漏極區域遷移到另一源極/漏極區 域。根據本發明的非揮發性儲存單元包括一電荷儲存結構。根據本發明的示范性電荷 儲存結構包含設置在該通道區域與該柵極間的基板表面上方的材料，其能夠局部化儲存電 荷載子。根據本發明的電荷儲存結構較佳地包括一多層結構，其包含一底部絕緣層、一第一 電荷捕獲層、一第二電荷捕獲層和(較佳地)一頂部絕緣層。雖然在本發明的某些實施例 中較佳為氧化物/氮化物/氧化物電荷儲存結構(其中氮化物材料包括第一和第二電荷捕 獲層)，但可利用其它電荷儲存結構，包括(例如)其它多層結構，其包括附加絕緣層和/或 附加電荷捕獲層。舉例來說，可在根據本發明的儲存單元中利用多層0Ν0Ν0結構。根據本發明的絕緣層可包括適合于使柵極與通道區域電絕緣的任何介電材料，但 其在將適當的電壓施加到源極、漏極和柵極時，允許電荷載子隧穿，從而使得通道區域處于 耗盡或反轉模式。在本發明的較佳實施例中，該底部絕緣層和可選項的頂部絕緣層中的每 一者都可包括氧化物，例如氧化硅和氧化鋁，且較佳為二氧化硅。通常，可使用能夠由已知 或有待開發的技術沉積，使得底部絕緣層/基板接口陷阱密度小于約1 X IO1Vcm2的任何絕 緣氧化物。在本發明的更較佳實施例中，底部和頂部絕緣層兩者都可包括氧化物，且更較佳 地兩者都包括二氧化硅。根據本發明的底部絕緣層可具有任何合適的厚度，以使第一電荷捕獲層與通道區 域絕緣，且仍然允許電荷在適當的電壓下進行隧穿。在本發明的某些較佳實施例中，底部絕 緣層可具有約10到約100埃(angstrom)的厚度，且較佳地具有約30到約90埃的厚度。 可選頂部絕緣層還可具有任何用于使電荷捕獲層與柵極絕緣的合適的厚度。在本發明的某 些較佳實施例中，頂部絕緣層可具有約60到約150埃的厚度。在本發明的其它較佳實施例 中，頂部絕緣層可包含Al2O3或硅酸鋁且可具有約60到約500埃的厚度。在根據本發明的非揮發性儲存單元中，電荷儲存結構的底部絕緣層/基板接口， 且較佳的底部絕緣層，且還更較佳的第一電荷捕獲層具有較低或減小的氫濃度。如本文參 照底部絕緣層/基板接口所使用，“低氫濃度”是指底部絕緣層/基板接口處小于約3 X IO11/ cm2且較佳地小于約lXlOVcm2的氫濃度。在提到整個底部絕緣層和/或整個第一電荷 捕獲層的氫濃度(即，整體氫濃度)，“低氫濃度”是指小于約6X1021/cm3，更較佳地小于約 lX1021/cm3，且更優選約lX102°/cm3的濃度。最較佳地，絕緣層不含氫。如本文所使用，如 由二次離子質譜(secondary ion mass spectroscopy, "SIMS")分析所測量，“不含氫”是 指小于約lX102°/cm3的整體氫濃度。在本發明的儲存單元中不包含可選的頂部絕緣層的實施例中，應了解，電荷捕獲 層包括具有足夠的介電常數和厚度以充當絕緣體和電荷捕獲層兩者的材料。舉例來說，可 在無單獨頂部絕緣層的情況下，利用具有至少約90埃的厚度的氮化硅。根據本發明的電荷捕獲層可包括適合于局部化儲存電荷載流子的任何材料，例如 氮化硅、氧氮化硅、氧化鉿和/或硅酸鉿、氧化鋯和/或硅酸鋯以及氧化鋁和/或硅酸鋁。在 本發明的優選實施例中，電荷捕獲層包括氮化物，更較佳地包括氮化硅。電荷捕獲層可包括 相同或不同材料，但較佳地包括相同的電荷捕獲材料，例如氮化硅。通常，第一電荷捕獲層具有不大于約50埃的厚度。第一電荷捕獲層優選具有約25到約45埃的厚度。第一電荷捕獲層和第二電荷捕獲層的組合厚度通常至少約為50埃。因 此，第二二電荷捕獲層優選具有約15到約45埃的厚度。因此，根據本發明，示范性電荷儲存結構可包括各種多層結構，其具有至少底部絕 緣層、第一電荷捕獲層、第二電荷捕獲層(具有與第一電荷捕獲層相同或不同的材料)和可 選項的頂部絕緣層，以及可選的附加捕獲和/或絕緣層。可將各種高k值介電材料用作頂 部絕緣層材料，而不增加底部絕緣層/基板接口處或整體或底部絕緣層中的氫濃度。合適 的高k值介電材料包含(例如)氧化鉭、氧化鉿、氧化鋯、鈦酸鍶、鈦酸鍶鋇、氧化鋁、其硅酸 鹽及其混合物。因此，適合用于本發明的儲存單元中的電荷儲存多層結構包含(但不限于)ONO三 層、氧化物/氮化物雙層介電質、氮化物/氧化物雙層介電質、0Ν0Ν0多層、氧化物/氧化鉭 雙層介電質(Si02/Tii205)、氧化物/氧化鉭/氧化物三層介電質(SiO2AWSiO2)、氧化物/ 鈦酸鍶雙層介電質(Si02/SrTi03)、氧化物/鈦酸鍶鋇雙層介電質(Si02/BaSrTi02)、氧化物 /鈦酸鍶/氧化物三層介電質(Si02/SrTi03/Si02)、氧化物/鈦酸鍶/鈦酸鍶鋇三層介電質 (Si02/SrTi03/BaSrTi02)、氧化物/氧化鉿/氧化物三層介電質和類似物(在每種情況下， 所提及的第一層為底部層，而所提及的最后一層為頂部層)。電荷捕獲層還可包括具有兩個 單獨的多晶硅島的一層二氧化硅，可選地夾在兩個二氧化硅附加層之間。根據本發明的儲存單元進一步包括設置在電荷捕獲層上方的柵極。根據本發明的 柵極可包括任何導電材料。柵極材料較佳地包括多晶硅層，其可為η型或ρ型摻雜；和設 置在所述多晶硅層上方的金屬硅化層。多晶硅層設置在電荷儲存結構的表面上方，且可具 有任何合適的厚度，例如從約100到約500納米。在本發明的某些更較佳實施例中，多晶硅 為η型摻雜。根據本發明優選實施例的金屬硅化物柵極層可包括從硅化鎢、硅化鈦、硅化鈷 和硅化鎳中選擇的金屬硅化物材料。金屬硅化物厚度優選為約30納米到約200納米。本發明進一步包含用于制造具有電荷儲存結構的儲存單元的方法，所述電荷儲存 結構具有氫濃度較低的底部絕緣層。參看圖2a_圖加，概述根據本發明一個實施例的方法。 參看圖2a，底部絕緣層222可形成于半導體基板210的表面的一部分上。如果接口陷阱230 并未被氫原子鈍化，那么在基板表面/底部絕緣層接口 235處通常存在接口陷阱230。參看圖2b和2c，第一電荷捕獲層2 形成于底部絕緣層222上方。第一電荷捕獲 層的形成可增加存在底部絕緣層222中氫的量。底部絕緣層222中所增加的氫含量由圖2b 中所示的斑點圖案來表示。由于沉積第一電荷捕獲層后底部絕緣層中的氫含量增加，所以 接口陷阱的數目可由于鈍化而減小。在圖2b中由接口處的較少的X來繪示此效應。接著， 底部絕緣層222和第一電荷捕獲層2M可經過一退火，由此，氫從底部絕緣層222中釋放， 且隨后在隨后的儲存單元處理期間所遭遇的溫度下，且在儲存單元的正常操作溫度的范圍 中，被第一電荷捕獲層224阻礙使其無法重新進入底部絕緣層222。參看圖2d，第二電荷捕獲層2 形成于第一電荷捕獲層2 上方。參看圖2e，可 選項的頂部絕緣層2 可形成于第二電荷捕獲層2 上方。可經由形成絕緣材料層的任何合適方式來形成底部絕緣層。在根據本發明的方法 的某些較佳實施例中，底部絕緣層包括氧化物且經由氧化工藝來形成。合適的氧化工藝包 含(例如)熱氧化成長、快速熱氧化和等離子體氧化。更較佳地，底部絕緣層包括二氧化硅， 且通過在無氫形式存在(例如氫、氫氧化物或水合物)的含氧氣中加熱硅基板來形成所述層。在根據本發明的方法的某些較佳實施例中，在干燥氧氣中執行底部絕緣層的形 成。如本文所使用，術語“干燥氧氣”通常指其水含量使得水汽的部分壓力約為總壓力的 10%的絕緣層形成氧氣。根據本發明的更較佳實施例，其中形成底部絕緣層的干燥氧氣的 水含量使得水汽的部分壓力約為總壓力的10%，小于總壓力的約1%，且最較佳地小于總 壓力的約0. 1%。可使用包含(例如)化學氣相沉積技術、氮化和電漿增強式氮化的任何合適的技 術來形成電荷捕獲層。在根據本發明方法的某些較佳實施例中，第一電荷捕獲層或第二電 荷捕獲層(且更較佳為兩者)可經由低壓化學氣相沉積技術來形成。較佳地在小于約700°C 的溫度下執行根據本發明的低壓化學氣相沉積。在某些更較佳實施例中，低壓化學氣相沉 積包括氮化硅的沉積。可使用用于執行低壓化學氣相沈積的任何合適設備。根據本發明的方法包含使底部絕緣層和第一電荷捕獲層經受退火。可在任何合 適的設備中執行退火，且通常執行持續約30秒的時間周期，但所述時間可能根據溫度而變 化。在較高的溫度，較佳至少約950°C，更較佳至少約1000°C且最佳至少約1050°C下執行 退火。舉例來說，可經由在1000°C下快速熱退火持續約30秒來執行退火。在某些較佳實 施例中，在具有低氫含量的氣體中，且較佳在至少約950°C、更較佳至少約1000°C且最佳至 少約1050°C的溫度下的低氫含量氣體中，執行退火。如本文所使用，“低氫含量”是指具有 小于約0. 01%、更較佳小于約Ippm且最佳小于約Ippb的氫濃度的氣體。在某些較佳實施 例中，低氫含量氣體包括從由氮、氬、氧或其混合物中選擇的氣體。最佳地，在包括從由氮、 氬、氧或其混合物中選擇的氣體的低氫含量氣體中，在至少950°C的溫度下，更較佳在至少 約1000°C的溫度下且最佳至少約1050°C下執行退火。在對底部絕緣層和第一電荷捕獲層進行退火的后，形成可藉由使用任何合適的技 術(例如上文對于第一電荷捕獲層所述的技術)形成的第二電荷捕獲層。可經由形成絕緣材料層的任何合適工藝來形成可選的頂部絕緣層。在本發明的某 些較佳實施例中，頂部絕緣層包括氧化物，且更較佳包括二氧化硅。在某些較佳實施例中， 可選頂部絕緣層的形成包括對氧化物(最優選為二氧化硅)進行低壓化學氣相沉積。可以任何已知或有待開發的方式來實現源極/漏極區域、位線、柵極、層間介電 質、金屬化、布線、通孔、其它觸點和/或周邊電路的隨后和/或先前形成。雖然本發明已以較佳實施例揭露如上，然其并非用以限定本發明，任何熟習此技 術者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍 當視隨附的權利要求范圍所界定的為準。
1權利要求
1.一種形成非揮發性存儲器的方法，其特征在于，由下述步驟組成在半導體基板表面的一部分上方形成一底部絕緣層；在所述絕緣層上方形成一第一電荷捕獲層；對所述底部絕緣層和所述第一電荷捕獲層進行一個退火步驟，以使氫從所述底部絕緣 層中釋放；以及在所述第一電荷捕獲層上方形成一第二電荷捕獲層，其中所述經受退火后的所述底部 絕緣層和所述第一電荷捕獲層具有低氫濃度。
2.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，在所述第二電荷捕 獲層上方形成一頂部絕緣層。
3.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，所述底部絕緣層包 括氧化物。
4.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，所述底部絕緣層包 括在干燥氧氣中形成的氧化物。
5.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，所述底部絕緣層具 有10到100埃的厚度。
6.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，所述第一電荷捕獲 層和所述第二電荷捕獲層每一者都包括氮化硅。
7.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，形成所述第一電荷 捕獲層包括對氮化硅進行低壓化學氣相沉積。
8.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，在至少1000°C的溫 度下執行所述退火。
9.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，在至少1000°C的溫 度下在低氫含量環境中執行所述退火。
10.如權利要求9所述的形成非揮發性存儲器的方法，其特征在于，所述低氫含量環境 包括從由氮、氬、氧和其混合物組成的組中選擇的氣體。
11.如權利要求9所述的形成非揮發性存儲器的方法，其特征在于，所述低氫含量環境 具有小于0.01%的氫濃度。
12.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，所述第一電荷捕獲 層具有25到45埃的厚度。
13.如權利要求7所述的形成非揮發性存儲器的方法，其特征在于，形成所述第二電荷 捕獲層包括對氮化硅進行低壓化學氣相沉積。
14.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，形成所述第二電荷 捕獲層包括對氮化硅進行低壓化學氣相沉積。
15.如權利要求1所述的形成非揮發性存儲器的方法，其特征在于，所述第二電荷捕獲 層具有15到45埃的厚度。
16.如權利要求2所述的形成非揮發性存儲器的方法，其特征在于，形成所述頂部絕緣 層包括對二氧化硅進行低壓化學氣相沉積。
17.如權利要求2所述的形成非揮發性存儲器的方法，其特征在于，所述頂部絕緣層包 括從由氧化鉭、氧化鉿、氧化鋯、鈦酸鍶、鈦酸鍶鋇、氧化鋁和其硅酸鹽組成的組中選擇的至少一種高k介電材料。
18.如權利要求2所述的形成非揮發性存儲器的方法，其特征在于，所述底部絕緣層和 所述頂部絕緣層每一者都包括二氧化硅，且所述第一電荷捕獲層和所述第二電荷捕獲層每 一者都包括氮化硅。
19.一種形成非揮發性存儲器的方法，其特征在于，，由下述步驟組成 在干燥環境中，在一半導體基板表面的一部分上方形成一底部氧化層； 經由低壓化學氣相沉積，在所述底部氧化層上方形成一第一電荷捕獲氮化層； 在低氫含量環境中，在至少950°C的溫度下，對所述底部氧化層和所述第一電荷捕獲層進行一個退火步驟，以使氫從所述底部氧化層中釋放；經由低壓化學氣相沉積，在所述第一電荷捕獲層上方形成一第二電荷捕獲氮化層，其 中所述經受退火后的所述底部氧化層和所述第一電荷捕獲層具有低氫濃度；以及 經由低壓化學氣相沉積，在所述第二電荷捕獲層上方形成一上部氧化層。
20.如權利要求19所述的形成非揮發性存儲器的方法，其特征在于，所述低氫含量環 境包括從由氮、氬、氧和其混合物組成的組中選擇的氣體。
21.一種儲存單元，其特征在于，其包括一半導體基板，其具有由一通道區域隔開的至少兩個源極/漏極區域； 一電荷捕獲結構，其設置在所述通道區域上方；以及一柵極，其設置在所述電荷捕獲結 構上方；其中所述電荷捕獲結構包括一底部絕緣層、一第一電荷捕獲層和一第二電荷捕獲層， 其中所述底部絕緣層與所述基板之間的接口具有小于SXlO1Vcm2的氫濃度，所述底部絕緣 層和所述第一電荷捕獲層具有低氫濃度，且使所述底部絕緣層和所述第一電荷捕獲層具有 低氫濃度是由對所述底部絕緣層和所述第一電荷捕獲層進行一個退火步驟組成。
22.如權利要求21所述的儲存單元，其特征在于，所述底部絕緣層具有小于6X IO22/ cm3的整體氫濃度。
23.如權利要求21所述的儲存單元，其特征在于，所述第一電荷捕獲層具有小于 6X 1022/cm3的整體氫濃度。
24.如權利要求21所述的儲存單元，其特征在于，所述底部絕緣層包括氧化物，且其中 所述第一電荷捕獲層和所述第二電荷捕獲層中的每一者都包括氮化物。
25.如權利要求21所述的儲存單元，其特征在于，所述電荷捕獲結構進一步包括一頂 部絕緣層。
26.如權利要求21所述的儲存單元，其特征在于，所述底部絕緣層和所述頂部絕緣層 中的每一者都包括氧化物，且其中所述第一電荷捕獲層和所述第二電荷捕獲層中的每一者 都包括氮化物。
27.如權利要求21所述的儲存單元，其特征在于，所述第一電荷捕獲層和所述第二電 荷捕獲層每一者都包括低壓化學氣相沉積的氮化硅。
28.一種形成非揮發性存儲器的方法，其特征在于，由下述步驟組成 在半導體基板表面的一部分上方形成一底部絕緣層；在所述絕緣層上方形成一第一電荷捕獲層；對所述底部絕緣層和所述第一電荷捕獲層進行一個退火步驟，以使氫從所述底部絕緣層中釋放；以及在所述第一電荷捕獲層退火之后，在所述第一電荷捕獲層上方形成一第二電荷捕獲層。
全文摘要
本發明提供儲存單元，其包括一半導體基板，其具有由通道區域隔開的至少兩個源極/漏極區域；一置于所述通道區域上方的電荷捕獲結構；以及一置于所述電荷捕獲結構上方的柵極；其中所述電荷捕獲結構包括一底部絕緣層、一第一電荷捕獲層以及一第二電荷捕獲層，其中所述底部絕緣層與所述基板之間的接口具有小于約3×1011/cm2的氫濃度，且本發明提供一形成所述儲存單元的方法。
文檔編號H01L21/28GK102130180SQ20111003572
公開日2011年7月20日 申請日期2006年11月15日 優先權日2005年11月15日
發明者吳旻達, 施彥豪, 李士勤, 謝光宇, 謝榮裕, 賴二琨 申請人:旺宏電子股份有限公司