專利名稱：高壓ldmos器件的制作方法
技術領域：
本發明涉及半導體器件，尤其涉及橫向功率MOSFET(lateral powerMOSFET)器件，屬于半導體技術領域。
背景技術：
DMOS主要有兩種類型垂直雙擴散金屬氧化物半導體場效應管VDMOSFET (verticaldouble-diffused MOSFET，簡稱VDM0S)和橫向雙擴散金屬氧化物半導體場效應LDMOSFEKlateral double-diffused MOSFET，簡稱 LDM0S)。LDMOS 由于更容易與 CMOS 工藝兼容而在業內被廣泛地采用。目前，高壓橫向擴散金屬氧化物半導體晶體管HV LDMOS(Highvoltagelateraldiffused metal oxide semiconductor)被廣泛地使用在嵌入式閃存 eFlash(embeddedflash)中。HV LDMOS器件已經被整合在標準的0. 18 y m的eFlash工藝制程里。在集成度和性能有提高的前提下，eFlash需在高工作電壓下執行讀、寫。編程電壓通常由HV LDMOS提供，相對于普通的LDMOS，HVLDM0S可以提供較高的電平和較高的器件表面擊穿電壓。目前的MOS晶體管結構和生產工藝，特別是高壓MOS器件的結構和生產工藝仍難以同時兼顧低的生產成本和足夠高的器件表面擊穿電壓。現有技術中采用場板和RESURF技術來提高器件表面擊穿電壓。其中場板技術是一種常用的提高PN結擊穿電壓的結終端技術，而RESURF(Reduced Surface Field)技術意即降低表面電場，RESURF技術就是通過改變漂移區的尺寸比，在由原來的縱向結構變成橫向淺結結構時，使高壓漂移區內對應的耗盡電荷總量不變，在PN結反偏時，它可有效地降低PN結的表面峰值電場，避免PN結過早擊穿。這兩種方法通常需要在LDMOS普通制程中添加額外工藝步驟及條件以達到目的，制作成本相對較高。為克服這些缺點，本發明提出一種LDMOS器件結構，用于在0. 18iim的eFlash中的高壓應用。本發明中，在LDMOS漂移區中的淺溝槽隔離結構，能夠增加器件表面臨界擊穿電壓。這是因為LDMOS通常在漏極與柵極附近區域最先被擊穿，加了淺溝槽隔離結構，即增強了這個區域的耐壓能力。本發明在LDMOS制程中不需要額外的工藝步驟及條件，降低了制作成本。
發明內容
本發明提供高壓LDMOS器件，該器件解決了 eFlash在HV應用中器件表面擊穿電壓低的問題，同時在流片過程中不需要額外定制掩模板，制作成本較低。為解決上述技術問題，本發明提供的高壓LDMOS器件，其包括第一導電類型的半導體襯底；第一導電類型的第一阱區，位于所述半導體襯底中；第一導電類型的第二阱區，位于所述半導體襯底中并與所述第一阱區有一定間隔;
第二導電類型的漂移擴散區，位于所述半導體襯底中第一阱區與第二阱區之間；柵氧化層，位于所述半導體襯底上且覆蓋部分所述漂移擴散區及部分第一阱區；多晶硅柵極，位于所述柵氧化層上；第一淺溝槽隔離結構，位于所述漂移擴散區中，且在水平方向上與所述柵氧化層及多晶硅柵極部分重疊；第二淺溝槽隔離結構，位于所述半導體襯底中，在水平方向上緊鄰所述漂移擴散區，并與所述第二阱區部分重疊；
第二導電類型的漏摻雜區，位于所述漂移擴散區中第一淺溝槽隔離結構和第二淺溝槽隔離結構之間；第二導電類型的源摻雜區，位于所述第一阱區中；第一導電類型的第三阱區，位于所述第一阱區中，且與所述源摻雜區相鄰接觸，并遠離所述漂移擴散區。上述高壓LDMOS器件，所述多晶硅柵極的長度范圍為I. I y m 2. 2 ii m ;所述柵氧化層的厚度范圍為150 A ~ 200 A;所述第一淺溝槽隔離結構與所述第一阱區的相鄰邊界距離范圍為0. 2 iim 0. 6 iim ;所述第一淺溝槽隔離結構與所述多晶硅柵極在水平方向的重疊部分尺寸范圍為0. I y m 0. 5 U m所述第一淺溝槽隔離結構超出所述多晶硅柵極部分的尺寸范圍為0. I ii m 0. 5 ii m ;所述漏摻雜區的長度范圍為0. 2 y m 0. 6 y m。當上述的高壓LDMOS器件為N型LDMOS器件時，所述第一半導體類型為P型，所述第二半導體類型為N型。上述的N型高壓LDMOS器件，所述漂移擴散區與第二阱區相鄰接觸。上述的N型高壓LDMOS器件，所述源摻雜區與所述漏摻雜區的摻雜濃度范圍均為IX IO2ciCnT3 5 X IO2ciCnT3 ;所述第一講區的摻雜濃度范圍為2 X IO12CnT3 3 X IO12CnT3 ;所述漂移擴散區摻雜濃度范圍為IX IO12CnT3 2 X IO12Cm'當上述的高壓LDMOS器件為P型LDMOS器件時，所述第一半導體類型為N型，所述第二半導體類型為P型。上述的P型高壓LDMOS器件，所述漂移擴散區與第二阱區具有一間隔，其間隔距離范圍為 0. 45 u m 0. 85 u m。上述的P型高壓LDMOS器件，所述源摻雜區與所述漏摻雜區的摻雜濃度范圍均為I X IO19CnT3 5X IO19CnT3,所述第一講區的摻雜濃度范圍為I X IO12CnT3 2X IO12CnT3 ;所述漂移擴散區摻雜濃度范圍為2 X IO12CnT3 3 X IO12Cm'上述N型高壓LDMOS器件與P型高壓LDMOS器件的工藝制程均與與0. 18 y m的eFlash工藝兼容。本發明提出一種LDMOS器件結構，用于在0. 18 iim的eFlash中的高壓應用。本發明中，在LDMOS漂移擴散區中的淺溝槽隔離結構，能夠增加器件的臨界擊穿電壓。這是因為LDMOS通常在漏極與柵極附近區域最先被擊穿，加了淺溝槽隔離結構，即增強了這個區域的耐壓能力。本發明在LDMOS制程中不需要額外的工藝步驟及條件，降低了制作成本。
圖I本發明提供的LDMOS器件結構示意圖2本發明提供的N型LDMOS器件結構示意圖；圖3本發明提供的P型LDMOS器件結構示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。
圖I為本發明提供的高壓LDMOS器件500結構。如圖I所示，高壓LDMOS器件500包括半導體襯底60 ；第一導電類型的第一阱區50，位于半導體襯底60中；第一導電類型的第二阱區55，位于半導體襯底60中，且與第一阱區50有一定間隔;第二導電類型的漂移擴散區47，位于所述半導體襯底60中，且位于第一阱區50與第二阱區55之間；柵氧化層56，位于所述半導體襯底60上，且覆蓋部分漂移擴散區53及部分第一阱區50 ；多晶硅柵極58，位于所述柵氧化層56上；第一淺溝槽隔離結構53，位于所述漂移擴散區47中，且在水平方向上與柵氧化層56及多晶娃柵極58部分重疊；第二淺溝槽隔離結構54，位于P襯底60中，在水平方向上緊鄰漂移擴散區47，并與第二阱區55部分重疊；第二導電類型的漏摻雜區57，位于漂移擴散區47中，且位于第一淺溝槽隔離結構53和第二淺溝槽隔離結構54之間；第二導電類型的源摻雜區52，位于第一阱區50中，且位于所述第二阱區55與所述漂移擴散區47之間；第一導電類型的第三阱區51，位于第一阱區50中，且與源摻雜區52相鄰接觸，并遠離漂移擴散區47。圖2為本發明提供的N型高壓LDMOS器件100結構。如圖2所示，N型高壓LDMOS器件100包括P 襯底 20 ；P型的第一阱區10，在P襯底20中；P型的第二阱區15，在P襯底20中并與第一阱區10有一定間隔；N型的漂移擴散區7，位于P襯底20中，且位于第一阱區10與第二阱區15之間；柵氧化層16，位于P襯底20上且覆蓋部分漂移擴散區13及部分第一阱區10 ；多晶硅柵極18，位于柵氧化層16上；第一淺溝槽隔離結構13，位于漂移擴散區7中，且與柵氧化層16及多晶硅柵極18部分重疊；第二淺溝槽隔離結構14，位于P襯底20中，在水平方向上緊鄰漂移擴散區7，并與第二阱區15部分重疊；
N型的漏摻雜區17，位于漂移擴散區7中，且位于第一淺溝槽隔離結構13和第二淺溝槽隔離結構14之間；N型的源摻雜區12，位于第一阱區10中，且位于第二阱區15與漂移擴散區7之間；P型的第三阱區11，位于第一阱區10中，且與源摻雜區12相鄰接觸，并遠離漂移擴散區7。上述N型高壓LDMOS器件100中漂移擴散區7與第二阱區15相鄰接觸。上述N型高壓LDMOS器件100中，多晶硅柵極18的長度LI范圍為1.8iim
2.2 iim;柵氧化層16的厚度Dl范圍為150 A~ 200 A;第一淺溝槽隔離結構13與第一阱 區10的相鄰邊界距離L2范圍為0.2 iim 0.6 iim;第一淺溝槽隔離結構13與多晶硅柵極18在水平方向的重疊部分尺寸L3范圍為0. Iiim 0. 5iim ;第一淺溝槽隔離結構13超出多晶硅柵極18部分的尺寸L4范圍為0. I ii m 0. 5 ii m ;漏摻雜區17的長度L6范圍為
0.2 u m 0. 6 u m。作為最佳實施例，上述N型高壓LDMOS器件100中，多晶硅柵極18的長度LI為2um ;柵氧化層16的厚度Dl范圍為175 A;第一淺溝槽隔離結構13與第一阱區10的相鄰邊界距離L2為0. 4 ii m ;第一淺溝槽隔離結構13與多晶硅柵極18在水平方向上的重疊部分尺寸L3為0. 3 y m ;第一淺溝槽隔離結構13超出多晶硅柵極18部分的尺寸L4為0. 3 y m ;漏摻雜區17的長度L6為0. 4 ii m。圖3為本發明提供的P型高壓LDMOS器件200結構。如圖2所示，一種P型高壓LDMOS器件200，其包括N 襯底 40 ；N型的第一阱區30，位于N襯底40中；N型的第二阱區35，位于N襯底40中，并與第一阱區30有一定間隔；P型的漂移擴散區26，位于N襯底40中，且位于第一阱區30與第二阱區35之間；柵氧化層36，位于N襯底40上且覆蓋部分漂移擴散區26及部分第一阱區30 ；多晶硅柵極38，位于柵氧化層36上；第一淺溝槽隔離結構33，位于漂移擴散區26中，且在水平方向上與柵氧化層36及多晶娃棚極38部分重置；第二淺溝槽隔離結構34，位于N襯底40中，在水平方向上緊鄰漂移擴散區26，并與第二阱區35部分重疊；P型的漏摻雜區37，位于漂移擴散區26中，且位于第一淺溝槽隔離結構33和第二淺溝槽隔離結構34之間；P型的源摻雜區32，位于第一阱區30中，且位于第二阱區35與漂移擴散區26之間；N型的第三阱區31，位于第一阱區30中，且與源摻雜區32相鄰接觸，并遠離漂移擴散區26。上述P型高壓LDMOS器件200中，多晶硅柵極38的長度L7范圍為I. Iym
1.5 iim;柵氧化層36的厚度D2范圍為150 A~ 200 A;第一淺溝槽隔離結構33與第一阱區30的相鄰邊界距離L8范圍為0. 2iim 0. 6iim ;第一淺溝槽隔離結構33與多晶硅柵極38在水平方向上的重疊部分尺寸L9范圍為0. I ii m 0. 5 ii m ;第一淺溝槽隔離結構33超出多晶硅柵極38部分的尺寸LlO范圍為0. I ii m 0. 5 ii m ;漏摻雜區37的長度L12范圍為0. 2iim 0. 6iim ;漂移擴散區26與第二講區35的間隔距離Lll范圍為0. 45 y m 0. 85 u mD作為最佳實施例，上述P型高壓LDMOS器件200中，多晶硅柵極38的長度L7為1.3um ;柵氧化層36的厚度Dl范圍為175 A;第一淺溝槽隔離結構33與第一阱區30的相鄰邊界距離L8為0. 4 ii m ;第一淺溝槽隔離結構33與多晶硅柵極38在水平方向的重疊部分尺寸L9為0. 3 ii m ;第一淺溝槽隔離結構33超出多晶硅柵極38部分的尺寸LlO為0. 3 y m ;漏摻雜區37的長度L12為0. 4 ii m ;漂移擴散區26與第二阱區35的距離Lll為0. 65 y m。上述N型高壓LDMOS器件100與P型高壓LDMOS器件200結構的主要區別在于漂移擴散區與第二阱區的距離不同。上述N型高壓LDMOS器件100與P型高壓LDMOS器件200均與0. 18 ii m的eFlash工藝兼容。在不偏離本發明的精神和范圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限于在說明書中所述的具體實施例。權利要求
1.高壓LDMOS器件，其特征在于，其包括 第一導電類型的半導體襯底； 第一導電類型的第一阱區，位于所述半導體襯底中； 第一導電類型的第二阱區，位于所述半導體襯底中并與所述第一阱區有一定間隔； 第二導電類型的漂移擴散區，位于所述半導體襯底中第一阱區與第二阱區之間； 柵氧化層，位于所述半導體襯底上且覆蓋部分所述漂移擴散區及部分第一阱區； 多晶硅柵極，位于所述柵氧化層上； 第一淺溝槽隔離結構，位于所述漂移擴散區中，且在水平方向上與所述柵氧化層及多晶娃棚極部分重置； 第二淺溝槽隔離結構，位于所述半導體襯底中，在水平方向上緊鄰所述漂移擴散區，并與所述第二阱區部分重疊； 第二導電類型的漏摻雜區，位于所述漂移擴散區中第一淺溝槽隔離結構和第二淺溝槽隔離結構之間； 第二導電類型的源摻雜區，位于所述第一阱區中第二阱區與漂移擴散區之間； 第一導電類型的第三阱區，位于所述第一阱區中，且與所述源摻雜區相鄰接觸，并遠離所述漂移擴散區。
2.根據權利要求I所述高壓LDMOS器件，其特征在于，所述多晶硅柵極的長度范圍為I.I 2. 2 ym;所述柵氧化層的厚度范圍為150 A~ 200 A;所述第一淺溝槽隔離結構與所述第一阱區的相鄰邊界距離范圍為0. 2 y m 0. 6 y m ;所述第一淺溝槽隔離結構與所述多晶硅柵極在水平方向的重疊部分尺寸范圍為0. I y m 0. 5 y m ;所述第一淺溝槽隔離結構超出所述多晶硅柵極部分的尺寸范圍為0. I y m 0. 5 y m ;所述漏摻雜區的長度范圍為 0. 2 u m 0. 6 u m。
3.根據權利要求I或2所述的高壓LDMOS器件，其特征在于，所述第一半導體類型為P型，所述第二半導體類型為N型。
4.根據權利要求3所述的高壓LDMOS器件，其特征在于，所述漂移擴散區與所述第二阱區相鄰接觸。
5.根據權利要求3所述的高壓LDMOS器件，其特征在于，所述源摻雜區與所述漏摻雜區的摻雜濃度范圍均為lX102°cm_3 5X102°cm_3;所述第一阱區的摻雜濃度范圍為2 X IO12CnT3 3 X IO12CnT3 ;所述漂移擴散區摻雜濃度范圍為IX IO12CnT3 2X 1012cnT3。
6.根據權利要求I或2所述的高壓LDMOS器件，其特征在于，所述第一半導體類型為N型，所述第二半導體類型為P型。
7.根據權利要求6所述的高壓LDMOS器件，其特征在于，所述漂移擴散區與第二阱區具有一間隔，其間隔距離范圍為0. 45 ii m 0. 85 ii m。
8.根據權利要求6所述的高壓LDMOS器件，其特征在于，所述源摻雜區與所述漏摻雜區的摻雜濃度范圍均為lX1019cm_3 5X1019cm_3，所述第一阱區的摻雜濃度范圍為IX IO12CnT3 2 X IO12CnT3 ;所述漂移擴散區摻雜濃度范圍為2 X IO12CnT3 3X 1012cnT3。
全文摘要
本發明公開了高壓LDMOS器件，屬于半導體技術領域，包括半導體襯底、源摻雜區、漏摻雜區、多晶硅柵極、漂移擴散區、第一阱區，第二阱區，第三阱區、第一淺溝槽隔離結構和第二淺溝槽隔離結構。本發明通過在高壓LDMOS器件的漂移擴散區增加第一淺溝槽隔離結構，并限定第一淺溝槽隔離結構的位置，使得器件表面擊穿電壓增加，從而解決eFlash在HV應用中器件表面擊穿電壓低的問題，同時在流片過程中不需要額外定制掩模板，制作成本較低。
文檔編號H01L29/78GK102637736SQ20111003558
公開日2012年8月15日 申請日期2011年2月10日 優先權日2011年2月10日
發明者吳小利, 唐樹澍, 李冰寒, 許丹, 高超 申請人:上海宏力半導體制造有限公司