半導(dǎo)體存儲器件及其驅(qū)動方法

專利名稱：半導(dǎo)體存儲器件及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用半導(dǎo)體的存儲器件。
背景技術(shù)：
有許多種使用半導(dǎo)體的存儲器件。例如，能夠給出動態(tài)隨機存取存儲器(DRAM)、 靜態(tài)隨機存取存儲器(SRAM)、電可擦除可編程只讀存儲器(EEPR0M)、閃存(flash memory)
坐寸ο在DRAM中，通過將電荷保持于設(shè)置于存儲單元中的電容器內(nèi)來存儲數(shù)據(jù)。但是， 即使在用于開關(guān)的晶體管處于關(guān)斷狀態(tài)時，在源極與漏極之間也會產(chǎn)生少量的泄漏電流； 因而，數(shù)據(jù)在相對短的時間(最長為幾十秒)內(nèi)就會丟失。因此，數(shù)據(jù)需要按一定的周期(通常為幾十毫秒)來重寫(刷新)。
在SRAM中，通過利用觸發(fā)器電路的雙穩(wěn)態(tài)來保持?jǐn)?shù)據(jù)。盡管CMOS反相器通常使用于SRAM的觸發(fā)器電路中，但是由于在一個存儲單元中使用六個晶體管，因而SRAM的集成度低于DRAM的集成度。另外，在沒有供電時，數(shù)據(jù)丟失。另一方面，在EEPROM或閃存內(nèi)，所謂的浮置柵極被設(shè)置于溝道與柵極之間，并且電荷被存儲于浮置柵極中，由此保持?jǐn)?shù)據(jù)。存儲于浮置柵極中的電荷即使在對晶體管的供電停止之后也得以保持，這就是為何這些存儲器被稱為非易失性存儲器的原因。例如，專利文獻(xiàn)I能夠涉及閃存的描述。特別地，這些存儲器在下文稱為浮置柵極非易失性存儲器 (FGNVM)0由于在某些級別的數(shù)據(jù)(多值數(shù)據(jù))能夠存儲于FGNVM中的一個存儲單元內(nèi)，因而存儲容量可能很大。此外，由于在NAND型閃存中能夠顯著地減少接觸孔的數(shù)量，因而能夠?qū)⒓啥忍岣咧聊骋怀潭取５?，在傳統(tǒng)的FGNVM中，在對浮置柵極注入電荷或者去除電荷時需要高電壓。由于此，無法避免柵極絕緣膜的劣化，并且無法沒有限制地重復(fù)寫入和擦除。此外，通過施加高電壓，當(dāng)達(dá)到特定的集成度(50nm或更小的線寬)時在相鄰的存儲單元之間發(fā)生干擾；因此，在存儲單元之間需要保持特定的距離。[參考文獻(xiàn)][專利文獻(xiàn)][專利文獻(xiàn)I]日本公開專利申請No.S57-105889

發(fā)明內(nèi)容
如上所述，傳統(tǒng)的半導(dǎo)體存儲器件既有優(yōu)點也有缺點。即使在關(guān)閉電源之后數(shù)據(jù)也能夠保持于其內(nèi)達(dá)一天或更長，優(yōu)選地為一年或更長，更優(yōu)選地為十年或更長的半導(dǎo)體存儲器件是所期望的。另外，優(yōu)選的是，對寫入的次數(shù)沒有限定，并且希望寫入能夠執(zhí)行十億次或更多。而且，集成度同樣是重要的。當(dāng)最小線寬為F時，由一個存儲單元所占用的面積在傳統(tǒng)的SRAM中為100F2-150F2，在傳統(tǒng)的DRAM中為8F2，在傳統(tǒng)的NAND型閃存中為4F2_6F2， 以及在傳統(tǒng)的NOR型閃存中為6F2-12F2 ;但是，希望面積為40F2或更小，優(yōu)選地為IOF2或更小，更優(yōu)選地為5F2或更小。根據(jù)上述方面，DRAM或SRAM并不是優(yōu)選的，因為在關(guān)閉電源時數(shù)據(jù)會丟失；至于 SRAM,則是達(dá)不到所需的集成度。盡管FGNVM具有在關(guān)閉電源之后數(shù)據(jù)可保持至少十年的優(yōu)點，但是寫入的次數(shù)為十萬次或更少。鑒于上述情況，本發(fā)明的實施例的一個目的是提供滿足以下全部三個條件的半導(dǎo)體存儲器件數(shù)據(jù)能夠保持一小時或更長，優(yōu)選地為一天或更長，更優(yōu)選地為十年或更長； 寫入的次數(shù)能夠為一百萬次或更多；以及集成度為40F2或更小，優(yōu)選地為IOF2或更小，更優(yōu)選地為5F2或更小。注意，在本說明書中，數(shù)據(jù)保持時間是使保持于存儲單元內(nèi)的電荷量減少至初始量的90%所需要的時間。此外，本發(fā)明的實施例的一個目的是提供具有新型結(jié)構(gòu)的存儲器件及其驅(qū)動方法。特別地，本發(fā)明的實施例的一個目的是提供其中功率消耗能夠得以降低的存儲器件以及其中功率消耗能夠得以降低的驅(qū)動方法。
·
本發(fā)明將在下文描述；在說明書中使用的術(shù)語被簡要地描述。首先，晶體管的源極和漏極的名稱通常根據(jù)所施加的電位來確定；但是，在本說明書中，為方便起見，當(dāng)它們中的一個被稱為源極時，另一個就被稱為漏極，并且它們并不進(jìn)行特別地區(qū)分。因此，源極在本說明書中能夠可替換地稱為漏極。在本發(fā)明的第一結(jié)構(gòu)中，一個存儲單元包括作為寫晶體管的晶體管(在該晶體管中，源極與漏極之間的泄漏電流是小的)、另一晶體管(讀晶體管)及電容器，并且多個存儲單元按矩陣來排布。此外，作為連接到這些元件的布線，準(zhǔn)備了五種布線寫字線、寫位線、 讀字線、讀位線及偏壓線。寫晶體管的漏極與讀晶體管的柵極及電容器的一個電極連接。此外，寫晶體管的柵極與寫字線連接；寫晶體管的源極與寫位線連接；讀晶體管的源極與讀位線連接；讀晶體管的漏極與偏壓線連接；以及電容器的另一電極與讀字線連接。在處于關(guān)斷狀態(tài)的寫晶體管中，在源極與漏極之間的泄漏電流優(yōu)選為IX 10_2°A或更小，更優(yōu)選地在其中晶體管所使用的溫度(例如，25° C)下為I X KT21A或更小，或者在 85° C下為1X10_2°A或更小。在一般的硅半導(dǎo)體的情況下，難以實現(xiàn)具有如此小的值的泄漏電流；但是，在通過處理其帶隙為3電子伏特或更大的半導(dǎo)體(特別是在優(yōu)選條件下的氧化物半導(dǎo)體)而獲得的晶體管中，能夠?qū)崿F(xiàn)該值。因此，氧化物半導(dǎo)體優(yōu)選地用于寫晶體管。 毋庸置疑，如果能夠通過使用硅半導(dǎo)體或其他種類的半導(dǎo)體的別的方法來使泄漏電流具有小于或等于上述值的值，則不排除使用此類半導(dǎo)體。盡管能夠?qū)⒏鞣N已知的材料用作氧化物半導(dǎo)體，但是具有大于或等于3電子伏特且小于3. 6電子伏特的帶隙的材料是所期望的。另外，希望使用其電子親和勢為4電子伏特或更大，更優(yōu)選地為大于或等于4電子伏特且小于4. 9電子伏特的材料。在此類材料當(dāng)中， 可以使用其載流子濃度小于I X IO14Cm-3,優(yōu)選地小于I X IO11CnT3的材料。本發(fā)明人發(fā)現(xiàn)由滿足此類條件的氧化物半導(dǎo)體所展示出的半導(dǎo)體特性與在室溫下，甚至是在例如150° C 下觀察到的那些特性幾乎沒有區(qū)別。至于讀晶體管，盡管對在關(guān)斷狀態(tài)下的源極與漏極之間的泄漏電流沒有限定，但是為了提高讀取速度，希望使用可在高速下操作的晶體管。優(yōu)選的是使用具有10納秒或更小的開關(guān)速度的晶體管。此外，在寫晶體管和讀晶體管中，柵極泄漏電流(在柵極與源極之間的或者在柵極與漏極之間的泄漏電流)需要是極其小的；同樣地，在電容器中，內(nèi)部泄漏電流(在電極之間的泄漏電流)需要是小的。在其中晶體管或電容器所使用的溫度(例如， 25° C)下，每個泄漏電流優(yōu)選地為1X10_2°A或更小，更優(yōu)選地為1X10_21A或更小。與FGNVM的情形不同，對電容器的容量沒有特別的限定；但是，由于集成度隨著電容器的尺寸增大而減小，因而電容器的面積大于或等于讀晶體管的溝道區(qū)的面積(溝道寬度X溝道長度，在溝道區(qū)為矩形的情況下)的1/10且小于該溝道區(qū)面積的2倍，優(yōu)選地大于或等于讀晶體管的溝道區(qū)的面積1/10且小于讀晶體管的溝道區(qū)的面積。電容器的面積優(yōu)選為 IOOnm2-O. 01 μ m2。作為電容器的電介質(zhì)，根據(jù)需要來使用諸如氧化鉿、氧化鑭、氧化釔或氧化鋁之類的材料，并且相對介電常數(shù)可以是10或更大，優(yōu)選為15或更大。電容器的容量優(yōu)選為IOfF 或更小，使得半導(dǎo)體存儲器件在高速下操作。寫字線、寫位線、讀位線、偏壓線及讀字線按矩陣來排布；寫字線優(yōu)選為垂直于寫位線，而讀位線優(yōu)選為平行于偏壓線，從而執(zhí)行矩陣驅(qū)動。另外，寫字線優(yōu)選為平行于讀字線。在圖IA中示出了具有上述結(jié)構(gòu)的存儲單元。在此，在第η行和第m列中的存儲單元作為示例來描述 。在圖IA中，示出了包括寫晶體管Trl (n, m)、讀晶體管Tr2 (n, m)及電容器C(n，m)的存儲單元。在此，寫晶體管Trl (n，m)的漏極與讀晶體管Tr2 (n，m)的柵極以及電容器C (n, m)的一個電極連接。此外，寫晶體管Trl (n, m)的柵極與寫字線Qn連接；寫晶體管Trl (n, m)的源極與寫位線Rm連接；讀晶體管Tr2(n，m)的源極與讀位線Om連接；讀晶體管Tr2 (n, m)的漏極與偏壓線Sm連接；以及電容器C (n, m)的另一電極與讀字線Pn連接。在圖IA中，寫字線Qn平行于讀字線Pn，并且寫位線Rm、讀位線Om及偏壓線Sm相互平行。此外，寫字線Qn和讀字線Pn垂直于寫位線Rm、讀位線Om及偏壓線Sm。在圖IB中，示出了在第η行和第m列中的存儲單元以及在存儲單元周圍的部分。 如圖中所明顯示出的，需要每行兩個布線以及每列三個布線；因而，在N行和M列的矩陣中需要(2N+3M)個布線。為了將數(shù)據(jù)寫入圖IA所示的存儲單元內(nèi)，通過給寫字線Qn施加適當(dāng)?shù)碾娢粊硎箤懢w管Trl(n，m)導(dǎo)通。通過寫位線Rm在此時的電位，電荷被注入寫晶體管Trl (n，m)的漏極側(cè)。此時所注入的電荷量根據(jù)寫位線Rm的電位、讀晶體管Tr2(n，m)的柵極電容、電容器C(n，m)的容量等來確定，并且因而在條件相同的情況下結(jié)果總是幾乎相同的，且變化是小的。以此方式，數(shù)據(jù)被寫入。然后，通過給寫字線Qn施加不同的適當(dāng)電位，寫晶體管Trl (n，m)關(guān)斷。在處于關(guān)斷狀態(tài)的寫晶體管Trl (n，m)中的泄漏電流為1X10_2°A或更小，由此在寫晶體管Trl (n，m) 的漏極側(cè)上的電荷按照其原樣保持達(dá)極為長的時間。當(dāng)數(shù)據(jù)被讀取時，適當(dāng)?shù)碾娢槐皇┘佑谧x字線Pn，并且讀晶體管Tr2(n，m)的狀態(tài)被監(jiān)視。例如，假定有兩種數(shù)據(jù)狀態(tài)其中在寫晶體管Trl (n，m)的漏極側(cè)上沒有電荷的狀態(tài)，以及其中在寫晶體管Trl (n，m)的漏極側(cè)上有正電荷的狀態(tài)。同樣假定讀晶體管Tr2(n,m)是n溝道晶體管；偏壓線Sm被保持在適當(dāng)?shù)恼娢?；以及將低于或等于讀晶體管 Tr2 (n, m)的閾值的適當(dāng)電位施加于讀字線Pn。在沒有電荷的狀態(tài)中，由于讀晶體管Tr2(n，m)的柵極的電位低于或等于閾值，因而讀晶體管Tr2(n，m)處于關(guān)斷狀態(tài)，并且在源極與漏極之間的電阻是極其高的。因此，讀位線Om的電位極不同于偏壓線Sm的電位。但是，當(dāng)在寫晶體管Trl (n，m)的漏極側(cè)上有正電荷時，在某些情況下，即使在讀字線Pn的電位低于或等于閾值時，讀晶體管Tr2 (n, m)也可以導(dǎo)通；因此，讀位線Om的電位在某些情況下與偏壓線Sm的電位相同或者極為接近。以此方式，能夠知道什么數(shù)據(jù)被保持著。利用相同的原理，能夠知道與存儲于I個存儲單元內(nèi)的電荷量對應(yīng)的級別。在圖 4A中等效地示出了讀取時的電路。通過在寫入時改變寫位線Rm的電位，在寫晶體管Trl的漏極側(cè)上的電荷Q的值處于四個級別(Q0、QU Q2和Q3，其中Q0<Q1<Q2<Q3,以及QO為O或更大)。在讀取時，寫晶體管Trl (n，m)能夠被看作是絕緣體，并且因而與寫字線Qn和寫位線Rm —起從圖中省去。根據(jù)電荷Q的值，讀晶體管Tr2 (n, m)的表觀特性被改變。當(dāng)讀位線Om的電位為 O時，偏壓線Sm的電位為Vsh 00),以及讀字線Pn的電位被改變，在讀晶體管Tr2 (n, m)內(nèi)流動的電流量改變。圖4B示出了該狀態(tài)。在最大的電荷量被保持(Q=Q3)的情況下，即使在Vg為負(fù)時，也有足夠大的電流量流過并且使讀晶體管Tr2導(dǎo)通。例如，讀晶體管Tr2在Vg=Vpi時導(dǎo)通。為了使讀晶體管Tr2 關(guān)斷，Vg需要是足夠大的負(fù)值(例如，Va)。左起第二條曲線示出電荷量是第二大(Q=Q2)的情況。此時，讀晶體管Tr2在Vg=Vp2時導(dǎo)通。另一方面，讀晶體管Tr2在Vg=Vpi時處于關(guān)斷狀態(tài)。在電荷量為第三大(Q=Ql)的情況下，讀晶體管Tr2在Vg=Vp2時處于關(guān)斷狀態(tài)，但是在 Vg=Vp3時導(dǎo)通。在Q=QO的情況下，讀晶體管Tr2即使在Vg=Vp3時也處于關(guān)斷狀態(tài)。也就是說，通過給讀字線Pn施加處于某些電平的電位，能夠知道所保持的電荷量。首先，Vg=VPIj。在這種情況下,讀晶體管Tr2處于關(guān)斷狀態(tài),與所保持的電荷量無關(guān)。然后，當(dāng)Vg=Vpi時，讀晶體管Tr2僅在所保持的電荷量為Q3時導(dǎo)通。如果讀晶體管Tr2在該級別被導(dǎo)通，則能夠判斷所保持的電荷量為Q3。當(dāng)Vg=Vp2時,讀晶體管Tr2僅在所保持的電荷量為Q3或Q2時導(dǎo)通。如果讀晶體管Tr2在該級別第一次導(dǎo)通，則能夠判斷所保持的電荷量為Q2。當(dāng)Vg=Vp3時，讀晶體管Tr2僅在所保持的電荷量為Q3、Q2或Ql時導(dǎo)通。如果讀晶體管Tr2在該級別第一次導(dǎo)通，則能夠判斷所保持的電荷量為Ql。如果讀晶體管Tr2即使在該級別也不導(dǎo)通，則能夠判斷電荷量為Q0。以此方式，能夠?qū)懭牒妥x取4個級別的數(shù)據(jù) (2位)。毋庸置疑，以類似的方式，能夠?qū)懭牒妥x取多很多的數(shù)據(jù)，例如，8個級別的數(shù)據(jù)(3 位)或者16個級別的數(shù)據(jù)(4位)。如上所述，為了通過使保持于存儲單元內(nèi)的電荷量處于多個級別來存儲大量的數(shù)據(jù)，必要的是所保持的電荷量的變化是小的。這是因為當(dāng)電荷量的變化大時，則需要使圖4B 中的Va、Vpi, Vp2及Vp3之間的各個間隙更大。根據(jù)本發(fā)明的第一結(jié)構(gòu)的矩陣型半導(dǎo)體存儲器件適用于該用途，因為所保持的電荷量的變化小。 此外，在FGNVM中，在寫入或擦除時需要給晶體管施加極高的電壓；另一方面，根據(jù)本發(fā)明的一種實施例，施加于晶體管的電壓在寫入時和在讀取時都能夠是較低的。因而，電容器的容量和讀晶體管的柵極電容并沒有那么多地彼此制約。一般地，當(dāng)電容器的容量大于讀晶體管的柵極電容時，施加于偏壓線和讀字線的大量電壓被施加于讀晶體管的柵極，并且因而施加于讀晶體管的柵極的電壓是高的。因此， 數(shù)據(jù)能夠以較低的電壓來讀取。另一方面，當(dāng)電容器的容量小于讀晶體管的柵極電容時，施加于偏壓線和讀字線的大量電壓被施加于電容器，施加于偏壓線和讀字線之間的大量電壓被施加于電容器，并且因而施加于讀晶體管的柵極的電壓是低的。因此，數(shù)據(jù)無法讀取，除非在讀字線和偏壓線之間施加更高的電壓。但是，在本發(fā)明的一種實施例中，當(dāng)與FGNVM的情形中所需要的電壓相比，在寫入時和在讀取時晶體管所需的絕對電壓要低得多。該絕對電壓典型為O. 5-3伏；即使電容器的容量是讀晶體管的柵極電容的1/3，施加于存儲單元的電壓最高也只有9伏。另外，該電壓并不直接施加于晶體管的柵極絕緣膜。因而，晶體管并沒有因高電壓而劣化。這使得本發(fā)明的實施例的確不同于傳統(tǒng)的FGNVM。作為傳統(tǒng)的FGNVM的示例，NAND 型閃存的存儲單元參照圖13A到13D來描述。圖13A是在第η行和第m列中的存儲單元以及在存儲單元周圍的部分的頂視圖。在元件分隔區(qū)151形成于其上的半導(dǎo)體晶片之上，浮置 柵極153和控制柵極154被堆疊，并且雜質(zhì)區(qū)152被設(shè)置于半導(dǎo)體晶片之上。控制柵極154用作字線(···，Wm-1, Wm, Wm+1,…)。此外,盡管雜質(zhì)區(qū)在與浮置柵極153重疊的部分被分離,但是雜質(zhì)區(qū)在操作時與位線(···，Bm-1, Bm, Bm+1,…)連接。圖13B是沿著圖13A中將點Xl連接至點X2的直線截取的截面圖。在半導(dǎo)體晶片 150之上，浮置柵極153和控制柵極154被堆疊，此外，雜質(zhì)區(qū)152按照雜質(zhì)區(qū)152的邊緣與浮置柵極153和控制柵極154的邊緣對齊的方式來設(shè)置。絕緣膜155和絕緣膜156被分別設(shè)置于半導(dǎo)體晶片150和浮置柵極153之間以及浮置柵極153和控制柵極154之間。圖13C是沿著圖13A中的將點Yl連接至點Y2的直線截取的截面圖。在半導(dǎo)體晶片150之上，設(shè)置有元件分隔區(qū)151，并且將浮置柵極153和控制柵極154堆疊于其上。絕緣膜155和絕緣膜156被分別設(shè)置于半導(dǎo)體晶片150和浮置柵極153之間以及浮置柵極 153和控制柵極154之間。該存儲單元能夠由圖13D所示的電路來表示。也就是說，使用浮置柵極153和半導(dǎo)體晶片150 (在它們之間具有作為電介質(zhì)的絕緣膜155)形成的電容器Cl，以及使用浮置柵極153和控制柵極154 (在它們之間具有作為電介質(zhì)的絕緣膜156)形成的電容器C2串聯(lián)連接。順便提一下，在此類FGNVM的存儲單元中，Cl需要比C2小得多。這是因為在寫入數(shù)據(jù)時或者在擦除數(shù)據(jù)時需要在半導(dǎo)體晶片150 (或雜質(zhì)區(qū)152)與浮置柵極153之間施加高電壓(10伏或更高)。如果C1=C2，則在控制柵極154和半導(dǎo)體晶片150 (或雜質(zhì)區(qū)152)之間需要施加高達(dá)20伏的電壓，以便使在半導(dǎo)體晶片150 (或雜質(zhì)區(qū)152)和浮置柵極153之間的電壓為 10伏。因此，在FGNVM中，希望Cl的尺寸小于或等于C2的尺寸的一半。但是，當(dāng)如同以上所描述的那樣使C2大于Cl時，存儲單元的形狀會受到限制。如圖13C所示，電容器Cl 所需要的面積SI是存儲單元的晶體管的(溝道寬度X溝道長度)，并且?guī)缀跤勺钚【€寬來確定。另一方面，電容器C2的面積S2與浮置柵極153的頂表面的表面積大致相同。因而，能夠僅通過使浮置柵極153極大來使電容器C2足夠大。由于上述原因，在傳統(tǒng)的FGNVM 中，存儲單元的面積是非常大的。由于在本發(fā)明的實施例中沒有這樣的限制，因而能夠更自由地確定電容器的位置，每個存儲單元的面積能夠是更小的，并且能夠進(jìn)一步提高半導(dǎo)體存儲器件的集成度。在本發(fā)明的第二結(jié)構(gòu)中，寫位線替換本發(fā)明的上述第一結(jié)構(gòu)中的讀位線。圖5A示出了具有該結(jié)構(gòu)的存儲單元。在此，在第η行和第m列中的存儲單元作為示例來描述。在圖5A中，示出了包括寫晶體管Trl (n, m)、讀晶體管Tr2 (n, m)和電容器C (n, m)的存儲單元。 寫晶體管Trl(n，m)的漏極與讀晶體管Tr2 (n，m)的柵極以及電容器C (n，m)的一個電極連接。此外，寫晶體管Trl (n, m)的柵極與寫字線Qn連接；寫晶體管Trl (n, m)的源極與寫位線Rm連接；讀晶體管Tr2(n，m)的源極同樣與寫位線Rm連接；讀晶體管Tr2 (n, m)的漏極與偏壓線Sm連接；以及電容器C (n, m)的另一電極與讀字線Pn連接。 在圖5B中，示出了在第η行和第m列中的存儲單元以及在存儲單元周圍的部分。 如圖中所明顯示出的，需要每行兩個布線以及每列兩個布線；因而，在N行和M列的矩陣中需要(2N+2M)個布線。寫位線替換本發(fā)明的第一結(jié)構(gòu)的讀位線，由此能夠使布線的數(shù)量少于本發(fā)明的第一結(jié)構(gòu)的布線的數(shù)量。在本發(fā)明的第三結(jié)構(gòu)中，偏壓線替換本發(fā)明的上述第一結(jié)構(gòu)的另一列中的讀位線。圖14A示出了具有該結(jié)構(gòu)的存儲單元。在此，在第η行和第m列中的存儲單元作為示例來描述。在圖14A中，示出了包括寫晶體管Trl(n，m)、讀晶體管Tr2(n，m)和電容器C(n，m) 的存儲單元。寫晶體管Trl(n，m)的漏極與讀晶體管Tr2 (n，m)的柵極以及電容器C (n，m) 的一個電極連接。此外，寫晶體管Trl (n，m)的柵極與寫字線Qn連接；寫晶體管Trl (n，m)的源極與寫位線Rm連接；讀晶體管Tr2(n，m)的源極與相鄰列中的偏壓線Sm-I連接；讀晶體管 Tr2 (n, m)的漏極與偏壓線Sm連接；以及電容器C (n, m)的另一電極與讀字線Pn連接。在圖14B中，示出了在第η行和第m列中的存儲單元以及在存儲單元周圍的部分。 如圖中所明顯示出的，需要每行兩個布線、每列兩個布線以及在第一列中的一個偏壓線；因而，在N行和M列的矩陣需要(2N+2M+1)個布線。偏壓線替換本發(fā)明第一結(jié)構(gòu)的另一列中的讀位線，由此能夠使布線的數(shù)量少于本發(fā)明的第一結(jié)構(gòu)的布線的數(shù)量。盡管上文描述三種結(jié)構(gòu)作為用于實現(xiàn)上述目的的裝置，但是在本說明書中同樣公開了不同的解決方案。此外，上述目的同樣能夠通過對上述三種結(jié)構(gòu)或者本說明書所公開的用于實現(xiàn)上述目的的任意手段進(jìn)行對本領(lǐng)域技術(shù)人員顯而易見的修改來實現(xiàn)。因此，用于實現(xiàn)上述目的的裝置并不限定于上述三種結(jié)構(gòu)。通過采用上述結(jié)構(gòu)中的任一種，能夠?qū)崿F(xiàn)上述目的中的至少一種。在上述的每一種結(jié)構(gòu)中，由于寫操作通過平常地使晶體管導(dǎo)通或關(guān)斷來進(jìn)行，因而FGNVM所遇到的絕緣膜劣化的問題不會發(fā)生。因此，在上述結(jié)構(gòu)中的寫入次數(shù)能夠遠(yuǎn)大于在FGNVM中的寫入次數(shù)。通過使條件最優(yōu)化，即使在執(zhí)行了十億次寫入后，所測量的晶體管的主要特性(閾值電壓、通態(tài)電流和S值)的變化也處于測量誤差的范圍內(nèi)或者僅為小于I %。
另外，通過使所使用的處于關(guān)斷狀態(tài)的晶體管的源極與漏極之間的泄漏電流、所使用的晶體管中的柵極泄漏電流以及電容器中的內(nèi)部泄漏電流滿足上述條件，能夠使電荷保持一小時或更長，優(yōu)選地為一天或更長。而且，通過使用優(yōu)選的條件，能夠使電荷保持一年或更長，或者十年或更長。在電荷由于泄漏電流而減少的情形中，可以類似于傳統(tǒng)的DRAM那樣來執(zhí)行刷新； 在刷新操作之間的間隔根據(jù)電荷所能夠保持的時段來確定。在電荷被保持如此長的時段的情況下，刷新只需例如每月一次或每年一次。傳統(tǒng)的DRAM所需要的頻繁刷新是不必要的， 從而半導(dǎo)體存儲器件的功率消耗得以降低。注意，在傳統(tǒng)的DRAM中，每當(dāng)讀取數(shù)據(jù)時就再次需要進(jìn)行寫數(shù)據(jù)的操作；另一方面，在根據(jù)本發(fā)明的一種實施例的半導(dǎo)體存儲器件中，該操作是不必要的，因為數(shù)據(jù)沒有因讀取數(shù)據(jù)的操作而丟失。該特征通常能夠?qū)崿F(xiàn)于SRAM中；但是，在根據(jù)本發(fā)明的一種實施例的半導(dǎo)體存儲器件中，在I個存儲單元中所使用的晶體管的數(shù)量為5或更少，典型為2，這小于在傳統(tǒng)的SRAM情況下的晶體管數(shù)。而且，當(dāng)這些晶體管中的一個使用成薄膜形狀的氧化物半導(dǎo)體來形成時，能夠獲得增大的集成度，因為晶體管能夠堆疊于傳統(tǒng)的硅半導(dǎo)體之上。集成度能夠通過減小電容器的面積來增大，因為與傳統(tǒng)的FGNVM的情形不同，在以上所描述的本發(fā)明的實施例中對存儲單元的尺寸沒有限制。此外，在具有上述結(jié)構(gòu)的半導(dǎo)體存儲器件中，并不需要高電壓，該高電壓是FGNVM 中的寫入和擦除所需要的。在作為FGNVM之一的所謂的閃存中，為了重寫甚至是一個存儲單元內(nèi)的數(shù)據(jù)，在預(yù)定區(qū)域內(nèi)的數(shù)據(jù)也需要利用高電壓來集中擦除。在這點上，在根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件中，重寫對每一行執(zhí)行，從而通過最低限度的必要操作來完成。
此外，由于電荷在FGNVM中沿著處于非熱平衡狀態(tài)的方向注入浮置柵極，因而電荷量的變化是大的。取決于保持在浮置柵極內(nèi)的電荷量的多個級別的數(shù)據(jù)能夠被存儲。但是，當(dāng)考慮電荷量的變化時，大約四個級別的數(shù)據(jù)(2位)是通用的。為了存儲位數(shù)較大的數(shù)據(jù)，需要使用較高的電壓。另一方面，電荷在本發(fā)明的一種實施例中被可逆地注入，并因而變化是小的；例如，因電荷注入所致的讀晶體管的閾值變化能夠是O. 5伏或更小。因而，能夠?qū)⒏嗉墑e的數(shù)據(jù)保持于較窄的電壓范圍內(nèi)的存儲單元中；因此，能夠降低用于寫入或讀取的電壓。例如，用于寫入或讀取4位(16個級別)的數(shù)據(jù)的電壓能夠是10伏或更低。由于在本發(fā)明的實施例中所使用的電壓是相對低的，因而與在FGNVM中相比，不太可能會發(fā)生諸如干擾相鄰的元件或者信號泄漏到相鄰的元件之類的現(xiàn)象，并且另外，一個存儲單元的一側(cè)的長度在模擬中能夠小至10nm。為了進(jìn)一步提高本發(fā)明的這種效果，在晶體管所使用的溫度下，所使用的晶體管的S值可以大于或等于59mV/dec且小于或等于70mV/dec，優(yōu)選地大于或等于59mV/dec且小于或等于63mV/dec。以此方式，能夠降低在整個半導(dǎo)體存儲器件中的閾值的變化，這是理所當(dāng)然的事。特別地，當(dāng)寫晶體管具有上述范圍內(nèi)的S值時，電荷量在寫入數(shù)據(jù)時的變化變小。另外，當(dāng)讀晶體管具有上述范圍內(nèi)的S值時，要在讀取時施加于讀字線的電位能夠精密地設(shè)置。這些特征在處理半導(dǎo)體存儲器件中的多值數(shù)據(jù)的情況下是有利的。


在附圖中圖IA和IB是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件的示例的示圖；圖2A和2B是示出根據(jù)實施例I的半導(dǎo)體存儲器件的驅(qū)動方法(寫入)的示圖；圖3A和3B是示出根據(jù)實施例I的半導(dǎo)體存儲器件的驅(qū)動方法(讀取)的示圖；圖4A和4B是示出根據(jù)本發(fā)明的實施例讀取多個級別的數(shù)據(jù)的原理的示圖；圖5A和5B是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件的示例的示圖；圖6A和6B是示出根據(jù)實施例2的半導(dǎo)體存儲器件的驅(qū)動方法(讀取)的示圖； 圖7A到7C是示出根據(jù)實施例3的半導(dǎo)體存儲器件的布線的布局等的示圖；圖8A到SE是示出根據(jù)實施例3的半導(dǎo)體存儲器件的制造步驟的示圖；圖9A到9D是示出根據(jù)實施例3的半導(dǎo)體存儲器件的制造步驟的示圖；圖10是根據(jù)實施例3的半導(dǎo)體存儲器件的截面圖；圖IlA到IlD是示出根據(jù)實施例4的半導(dǎo)體存儲器件的制造步驟的示圖；圖12A和12B是根據(jù)實施例5的半導(dǎo)體存儲器件的電路圖；圖13A到13D是示出傳統(tǒng)的FGNVM (NAND型閃存)的結(jié)構(gòu)的示圖；圖14A和14B是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器件的示例的示圖；圖15A和15B是示出根據(jù)實施例6的半導(dǎo)體存儲器件的驅(qū)動方法(讀取)的示圖；圖16A和16B是示出根據(jù)實施例6的半導(dǎo)體存儲器件的驅(qū)動方法(讀取)的示圖； 以及圖17A到17E是示出根據(jù)實施例6的半導(dǎo)體存儲器件的驅(qū)動方法(讀取)的示圖。
具體實施例方式在下文中，將參照附圖來描述實施例。但是，實施例能夠按不同模式來實現(xiàn)。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)容易意識到，在不脫離本發(fā)明的精神和范圍的情況下能夠以多種方式來改變模式和細(xì)節(jié)。因此，本發(fā)明不解釋為僅限于以下關(guān)于實施例的描述。注意，在以下所描述的本發(fā)明的結(jié)構(gòu)中，相同的部分或者具有類似功能的部分由相同的附圖標(biāo)記來指示，并且不重復(fù)關(guān)于它們的描述。此外，在以下所描述的實施例中，為了便于理解，脈沖的定時、寬度、高度等被解釋為具有固定的值；但是，考慮到本發(fā)明的精神，能夠容易理解的是脈沖的定時并不一定是同步的，或者脈沖的寬度或高度并不一定是固定的。[實施例I]在本實施例中，對圖IA和IB所示的半導(dǎo)體存儲電路的操進(jìn)行描述。在此，寫晶體管Trl和讀晶體管Tr2兩者都是η溝道晶體管。首先，參照圖2Α和2Β來描述寫入方法。在寫入時，讀位線(…，Om-1, 0m, Om+1,…)、偏壓線(···，Sm-I, Sm, Sm+1,…)及讀字線(…， Pn-1, Pn, Ρη+1,…)被保持于恒定的電位。盡管電位可以根據(jù)布線的種類而不同，但是任何布線的電位在此被設(shè)定為O伏。在這種狀態(tài)下，脈沖被依次施加于寫字線…)，從而使寫晶體管導(dǎo)通/關(guān)斷。在此，當(dāng)沒有施加脈沖時，寫字線的電位為Va，而脈沖的電位為Vqhij如圖2A所示，通過在每一行中依次施加脈沖，寫晶體管按行導(dǎo)通/關(guān)斷?？梢栽诳紤]到寫晶體管的特性的情況下來確定脈沖持續(xù)的時間。盡管在示圖中避免脈沖所施加的時段彼此重疊，但是，例如，給Qn-I施加脈沖的時段可能與給Qn施加脈沖的時段部分重疊。另外，Va需要低于或等于寫晶體管Trl的閾值，并且能夠被設(shè)定為例如-2伏。此外，Vqh需要高于或等于寫晶體管Trl的閾值，并且能夠被設(shè)定為例如+2伏。同時,信號被施加于寫位線(···，Rm-1, Rm, Rm+1,…)。施加于寫位線的信號包括多個脈沖，并且脈沖的高度可能是不同的。在此，脈沖具有四種水平的高度VpVDpV1^2a 和VKMa (a>0)。該脈沖并不與到寫字線的脈沖完全同步，而是優(yōu)選地在施加了到寫字線的脈沖之后的預(yù)定的時段(τ J后施加，并且優(yōu)選地在停止施加到寫字線的脈沖之后的預(yù)定的時段(τ 2)后停止施加。在此,可以設(shè)定！^和τ2，使得或者TAt2;但是，為了電路的設(shè)計，優(yōu)選的是將它們設(shè)定成使得T1=T2t5圖2Β示出了在第η行和第m列中的存儲單元的狀態(tài)。在此，寫字線Qn的電位是 Vqh,并且因而寫晶體管Trl (n，m)處于導(dǎo)通狀態(tài)。因此，寫晶體管Trl (n，m)的漏極(即，讀晶體管Tr2(n，m)的柵極)在該時刻處于寫位線Rm的電位VKMa或者處于與該電位接近的電位。以此方式，在每個存儲單元內(nèi)的電位都得以確定?；诿總€存儲單元內(nèi)的電位，在每個寫晶體管Trl的漏極側(cè)上生成的電荷量被確定。在此，當(dāng)與電位Vkl對應(yīng)的電荷量為 Q0，與電位V&+a對應(yīng)的電荷量為Q1，與電位V&+2a對應(yīng)的電荷量為Q2，以及與電位VKMa對應(yīng)的電荷量為Q3時,表I示出了在每個存儲單元中的電荷量。[表 I]
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括 第一線路； 第二線路； 第三線路； 第四線路； 第五線路；以及 存儲單元,所述存儲單元包括 第一晶體管； 第二晶體管；以及 電容器， 其中所述第一晶體管的源極和漏極中的一個與所述第二晶體管的柵極以及所述電容器的一個電極電連接， 其中所述第一晶體管的柵極與所述第一線路電連接， 其中所述第一晶體管的源極和漏極中的另一個與所述第五線路電連接， 其中所述第二晶體管的源極和漏極中的一個與所述第三線路電連接， 其中所述第二晶體管的源極和漏極中的另一個與所述第四線路電連接， 其中所述電容器的另一個電極與所述第二線路電連接， 其中所述第一晶體管包括包含氧化物半導(dǎo)體的半導(dǎo)體層，并且 其中所述電容器的面積小于所述第二晶體管的溝道區(qū)的面積的2倍。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲器件，其中所述第二線路的寬度大于或等于所述第一晶體管的溝道寬度的0. 5倍且小于或等于所述第一晶體管的溝道寬度的I. 5倍。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲器件，其中在處于關(guān)斷狀態(tài)下的所述第一晶體管的源極和漏極之間的泄漏電流在25° C的溫度下為1X10_2°A或更小。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲器件，其中所述氧化物半導(dǎo)體的載流子濃度小于I X IO14Cm 3O
5.一種半導(dǎo)體存儲器件，包括 第一線路； 第二線路； 第三線路； 第四線路；以及 存儲單元,所述存儲單元包括 第一晶體管； 第二晶體管；以及 電容器， 其中所述第一晶體管的源極和漏極中的一個與所述第二晶體管的柵極以及所述電容器的一個電極電連接， 其中所述第一晶體管的柵極與所述第一線路電連接， 其中所述第一晶體管的源極和漏極中的另一個與所述第三線路電連接， 其中所述第二晶體管的源極和漏極中的一個與所述第三線路電連接，其中所述第二晶體管的源極和漏極中的另一個與所述第四線路電連接， 其中所述電容器的另一個電極與所述第二線路電連接， 其中所述第一晶體管包括包含氧化物半導(dǎo)體的半導(dǎo)體層，并且 其中所述電容器的面積小于所述第二晶體管的溝道區(qū)的面積的2倍。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲器件，其中所述第二線路的寬度大于或等于所述第一晶體管的溝道寬度的0. 5倍且小于或等于所述第一晶體管的溝道寬度的I. 5倍。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲器件，其中在處于關(guān)斷狀態(tài)下的所述第一晶體管的源極和漏極之間的泄漏電流在25° C的溫度下為1X10_2°A或更小。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲器件，其中所述氧化物半導(dǎo)體的載流子濃度小于I X IO14Cm 3O
9.一種半導(dǎo)體存儲器件，包括 第一線路； 第二線路； 第三線路； 第四線路； 第五線路； 第六線路； 第一存儲單兀，包括第一晶體管、第二晶體管和第一電容器；以及 第二存儲單元，包括第三晶體管、第四晶體管和第二電容器， 其中所述第一晶體管的源極和漏極中的一個與所述第二晶體管的柵極以及所述第一電容器的一個電極電連接， 其中所述第一晶體管的柵極與所述第一線路電連接， 其中所述第一晶體管的源極和漏極中的另一個與所述第五線路電連接， 其中所述第二晶體管的源極和漏極中的一個與所述第三線路電連接， 其中所述第二晶體管的源極和漏極中的另一個與所述第四線路電連接， 其中所述第一電容器的另一個電極與所述第二線路電連接， 其中所述第一晶體管包括包含氧化物半導(dǎo)體的第一半導(dǎo)體層， 其中所述第一電容器的面積小于所述第二晶體管的溝道區(qū)的面積的2倍， 其中所述第三晶體管的源極和漏極中的一個與所述第四晶體管的柵極以及所述第二電容器的一個電極電連接， 其中所述第三晶體管的柵極與所述第一線路電連接， 其中所述第三晶體管的源極和漏極中的另一個與所述第六線路電連接， 其中所述第四晶體管的源極和漏極中的一個與所述第三線路電連接， 其中所述第二電容器的另一個電極與所述第二線路電連接， 其中所述第三晶體管包括包含所述氧化物半導(dǎo)體的第二半導(dǎo)體層， 其中所述第二電容器的面積小于所述第四晶體管的溝道區(qū)的面積的2倍。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲器件， 其中所述第二線路的寬度大于或等于所述第一晶體管和所述第三晶體管的溝道寬度的0. 5倍且小于或等于所述第一晶體管和所述第三晶體管的溝道寬度的I. 5倍。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲器件， 其中在所述第一晶體管的源極和漏極之間的泄漏電流在25° C的溫度下為1X10_2°A或更小，并且 其中在所述第三晶體管的源極和漏極之間的泄漏電流在25° C的溫度下為1X10_2°A或更小。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲器件，其中所述第一晶體管和所述第三晶體管的氧化物半導(dǎo)體的載流子濃度均小于I X 1014cnT3。
13.一種半導(dǎo)體存儲器件的驅(qū)動方法，所述半導(dǎo)體存儲器件包括 第一線路； 第二線路；以及 存儲單元，所述存儲單元包括第一晶體管、第二晶體管和電容器，其中所述第一晶體管包括包含氧化物半導(dǎo)體的半導(dǎo)體層，其中所述第一晶體管的源極和漏極中的一個與所述第一線路電連接，其中所述第一晶體管的源極和漏極中的另一個與所述電容器及所述第二晶體管的柵極電連接，其中所述第二晶體管的源極和漏極中的一個與所述第一線路電連接，并且其中所述第二晶體管的源極和漏極中的另一個與所述第二線路電連接， 所述驅(qū)動方法包括以下步驟 使所述第一晶體管導(dǎo)通； 通過所述第一線路和所述第一晶體管向所述第二晶體管的柵極和所述電容器供應(yīng)第一電位； 向所述第二線路供應(yīng)第二電位；并且 通過使所述第一晶體管關(guān)斷來保持在所述第二晶體管的柵極和所述電容器中的所述第一電位， 其中供應(yīng)所述第一電位的步驟與供應(yīng)所述第二電位的步驟同時執(zhí)行，并且 其中所述第一電位的電平與所述第二電位的電平相同。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲器件的驅(qū)動方法，其中所述電容器的面積小于所述第二晶體管的溝道區(qū)的面積的2倍。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲器件的驅(qū)動方法，其中在處于關(guān)斷狀態(tài)下的所述第一晶體管的源極和漏極之間的泄漏電流在25。C的溫度下為1X10_2°A或更小。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲器件的驅(qū)動方法，其中所述氧化物半導(dǎo)體的載流子濃度小于lX1014cm_3。
17.一種半導(dǎo)體存儲器件的驅(qū)動方法，所述半導(dǎo)體存儲器件包括 第一線路； 第二線路； 第一存儲單元，所述第一存儲單元包括第一晶體管、第二晶體管和第一電容器，其中所述第一晶體管包括包含氧化物半導(dǎo)體的第一半導(dǎo)體層，其中所述第一晶體管的源極和漏極中的一個與所述第一線路電連接，其中所述第一晶體管的源極和漏極中的另一個與所述第一電容器的一個電極和所述第二晶體管的柵極電連接，其中所述第一電容器的另一個電極與所述第二線路電連接，并且其中所述第二晶體管的源極和漏極中的一個與所述第一線路電連接；以及第二存儲單元，所述第二存儲單元包括第三晶體管、第四晶體管和第二電容器，其中所述第三晶體管包括包含所述氧化物半導(dǎo)體的第二半導(dǎo)體層，其中所述第三晶體管的源極和漏極中的一個與所述第一線路電連接，其中所述第三晶體管的源極和漏極中的另一個與所述第二電容器的一個電極和所述第四晶體管的柵極電連接， 所述驅(qū)動方法包括以下步驟 使所述第一晶體管導(dǎo)通； 通過所述第一線路和所述第一晶體管向所述第二晶體管的柵極和所述第一電容器供應(yīng)第一電位； 通過使所述第一晶體管關(guān)斷來保持所述第二晶體管的柵極和所述第一電容器中的所述第一電位； 使所述第三晶體管導(dǎo)通； 使所述第二線路的電位保持于第二電位，從而使得所述第二晶體管保持關(guān)斷，而與所述第二晶體管的柵極和所述第一電容器中的所述第一電位的電平無關(guān)， 通過所述第一線路和所述第三晶體管向所述第四晶體管的柵極和所述第二電容器供應(yīng)第三電位，同時使所述第二線路的電位保持于所述第二電位，以及 通過使所述第三晶體管關(guān)斷來保持所述第四晶體管的柵極和所述第二電容器中的所述第三電位。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲器件的驅(qū)動方法， 其中所述第一電容器的面積小于所述第二晶體管的溝道區(qū)的面積的2倍，并且 其中所述第二電容器的面積小于所述第四晶體管的溝道區(qū)的面積的2倍。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲器件的驅(qū)動方法， 其中在處于關(guān)斷狀態(tài)下的所述第一晶體管的源極和漏極之間的泄漏電流在25。C的溫度下為I X IO-20A或更小，并且 其中在處于關(guān)斷狀態(tài)下的所述第三晶體管的源極和漏極之間的泄漏電流在25。C的溫度下為1X10_2°A或更小。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲器件的驅(qū)動方法，其中所述第一晶體管和所述第三晶體管的氧化物半導(dǎo)體的載流子濃度均小于I X 1014cnT3。
21.一種半導(dǎo)體存儲器件的驅(qū)動方法，所述半導(dǎo)體存儲器件包括 第一線路； 第二線路； 第一存儲單元，所述第一存儲單元包括第一晶體管、第二晶體管和電容器，其中所述第一晶體管包括包含氧化物半導(dǎo)體的半導(dǎo)體層，其中所述第一晶體管的源極和漏極中的一個與所述第一線路電連接，其中所述第一晶體管的源極和漏極中的另一個與所述電容器和所述第二晶體管的柵極電連接，其中所述第二晶體管的源極和漏極中的一個與所述第一線路電連接，并且其中所述第二晶體管的源極和漏極中的另一個與所述第二線路電連接；以及第三晶體管，其中所述第三晶體管的源極和漏極中的一個與所述第一線路電連接，并且其中所述第三晶體管的源極和漏極中的另一個與所述第二線路電連接， 所述驅(qū)動方法包括以下步驟 使所述第三晶體管導(dǎo)通；使所述第一晶體管導(dǎo)通； 通過所述第一線路向所述第二晶體管的柵極和所述第二線路供應(yīng)電位，同時所述第三晶體管處于導(dǎo)通狀態(tài)，并且 通過使所述第一晶體管關(guān)斷來保持所述電位。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體存儲器件的驅(qū)動方法，其中所述電容器的面積小于所述第二晶體管的溝道區(qū)的面積的2倍。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體存儲器件的驅(qū)動方法， 其中在處于關(guān)斷狀態(tài)下的所述第一晶體管的源極和漏極之間的泄漏電流在25° C的溫度下為I X IO-20A或更小，并且 其中在處于關(guān)斷狀態(tài)下的所述第三晶體管的源極和漏極之間的泄漏電流在25。C的溫度下為1X10_2°A或更小。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體存儲器件的驅(qū)動方法，其中所述氧化物半導(dǎo)體的載流子濃度小于lX1014cm_3。
25.—種半導(dǎo)體器件，包括 晶體管，所述晶體管包括 包含第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)的氧化物半導(dǎo)體層，和 與所述氧化物半導(dǎo)體層相鄰的柵電極； 與所述第一雜質(zhì)區(qū)的下表面接觸的第一電極；以及 與所述第二雜質(zhì)區(qū)的上表面接觸的第二電極。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中所述柵電極被形成于所述氧化物半導(dǎo)體層之上。
27.根據(jù)權(quán)利要求26所述的半導(dǎo)體器件，其中所述第一雜質(zhì)區(qū)和所述第二雜質(zhì)區(qū)相對于所述柵電極以自對準(zhǔn)的方式形成。
28.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中所述第一雜質(zhì)區(qū)和所述第二雜質(zhì)區(qū)包括選自包含鈦、鋅、鎂、硅、磷和硼的組的雜質(zhì)。
29.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中所述晶體管是n溝道晶體管。
30.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，還包括與所述第二雜質(zhì)區(qū)的下表面接觸的第三電極。
31.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中在處于關(guān)斷狀態(tài)下的所述晶體管的源極和漏極之間的泄漏電流在25° C的溫度下為1X10_2°A或更小。
32.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中所述氧化物半導(dǎo)體層的載流子濃度小于I X IO14Cm 3O
33.一種包括存儲元件的半導(dǎo)體器件，所述存儲元件包括 晶體管，所述晶體管包括 包含第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)的氧化物半導(dǎo)體層；以及 與所述氧化物半導(dǎo)體層相鄰的柵電極， 其中所述第一雜質(zhì)區(qū)和所述第二雜質(zhì)區(qū)相對于所述柵電極以自對準(zhǔn)的方式形成。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件，該半導(dǎo)體器件通過將在關(guān)斷狀態(tài)下在源極與漏極之間的泄漏電流小的晶體管用作寫晶體管來存儲數(shù)據(jù)。在寫晶體管的漏極與讀晶體管的柵極連接以及寫晶體管的漏極與電容器的一個電極連接的包含多個存儲單元的矩陣中，寫晶體管的柵極與寫字線連接；寫晶體管的源極與寫位線連接；以及讀晶體管的源極和漏極與讀位線和偏壓線連接。為了減少布線的數(shù)量，寫位線或偏壓線替換另一列中的讀位線。
文檔編號H01L27/115GK102714209SQ201080061918
公開日2012年10月3日 申請日期2010年12月28日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者山崎舜平, 竹村保彥 申請人:株式會社半導(dǎo)體能源研究所