專利名稱：凹陷型嵌入式管芯無核封裝的制作方法
凹陷型嵌入式管芯無核封裝
背景技術：
隨著對于更高處理器性能的半導體技術的發展，封裝體系結構的發展可包括封裝上封裝(PoP)體系結構和其它這樣的組合件。隨著封裝結構的設計變得更加復雜，通常會導致組裝費用的增加。因此，需要顯著降低高級封裝結構的封裝和組裝成本。
盡管說明書的隨附權利要求特別指出并且明確要求本發明的某些實施例的權利，但是通過結合附圖閱讀以下對本發明的描述，可更加容易地確定本發明的優點，附圖中
圖Ia-Im表示根據本發明一個實施例用于形成結構的方法。圖2表不根據本發明一個實施例的系統。
具體實施例方式在以下詳細描述中，參考附圖，附圖通過圖示示出可在其中實踐本發明的特定實施例。將對這些實施例進行足夠詳細地描述以使得本領域技術人員能夠實踐本發明。將了解，盡管本發明的各種實施例有所不同，但它們不一定相互排斥。例如，在不偏離本發明的精神和范圍的情況下，本文中結合一個實施例描述的特定特征、結構或特性可在其它實施例內實現。另外，將了解，在不偏離本發明的精神和范圍的情況下，可修改每個公開實施例中的各個元件的位置或布置。因此，不應將以下詳細描述視為是限制意義，本發明的范圍只由合適解釋的隨附權利要求以及賦予這些權利要求的全部范圍內的等效物來限定。附圖中，在所有幾個視圖中，類似的數字表示相同或類似的功能性。描述形成與利用諸如封裝結構的微電子結構的方法和相關聯的結構。那些方法可包括在鍍覆材料中形成空腔以容納管芯；在空腔中附著管芯；相鄰于管芯形成電介質材料；在與管芯相鄰的電介質材料中形成通路；在通路中形成PoP島；在通路中形成互連；然后去除鍍覆材料以暴露PoP島和管芯。本發明的方法使得能夠制作封裝上封裝體系結構，例如PoP組合件，其包括部分凹陷和/或完全嵌入的管芯，或任何其它類型的球柵陣列(BGA)封裝。圖Ia-Im示出用于形成諸如封裝結構的微電子結構的方法的實施例。圖Ia示出材料100。在一個實施例中，材料100可包括鍍覆材料，例如但不限于銅箔鍍覆材料。在一些實施例中，取決于特定應用，可使用任何合適的鍍覆材料。在圖Ib中，可在材料100中形成空腔102。在一些實施例中，可利用諸如本領域中已知的任何合適的蝕刻工藝來形成空腔102。在一個實施例中，可形成空腔102以使得空腔102可容納管芯，例如微電子管芯。空腔102可包括底部部分101、成角度部分103和頂部部分105。在一個實施例中，底部和頂部部分可由阻擋層隔開以有助于形成空腔結構，尤其是對于蝕刻工藝。在一個實施例(未示出)中,可在表面101上形成PoP島結構(本文將進一步描述)。在一個實施例中，可將管芯104附著在空腔102內(圖lc)。在一個實施例中，管芯104可包括薄管芯104，且其厚度可小于約150微米。在一個實施例中，管芯104可附著到空腔101的頂部部分105。在一個實施例中，管芯104可包括至少一個側壁106、頂側107和底/有源側108。在一些情況中，可利用粘性膜和/或附著工藝來將管芯104附著到鍍覆材料100的空腔102中。在一個實施例中，可利用粘性膜(未示出)作為最終封裝的永久部分，以例如保護管芯背側，提供用于做標記的表面，和/或應對可能在管芯104內出現的任何翹曲。可在鍍覆材料100上相鄰于鍍覆材料100的空腔102中的管芯104形成電介質材料110 (圖Id)。在一個實施例中,可通過例如層壓工藝來形成電介質材料110。電介質材料110可形成在空腔102的底部部分101、空腔102的成角度部分103和鍍覆材料100的空腔102的頂部部分105的圍繞管芯104的部分上。可在電介質材料110的與管芯104相鄰的區域114中形成通路112 (圖le)。在一個實施例中，可在通路112內形成封裝上封裝(PoP)島區113，其中可去除鍍覆材料100的一部分以形成PoP島區113。在一個實施例中，可利用任何合適的蝕刻工藝來去除鍍覆材料100和電介質材料110。在一個實施例中，可在PoP島區113中形成PoP島結構116 (圖If)。可通過利用例如電鍍工藝來在PoP島區113中形成PoP島結構116，但是也可利用任何合適的工藝來形 成PoP島結構116。在一個實施例中，可利用PoP島區113內的鍍覆材料100來作為用于形成PoP島結構116的鍍覆總線。在一個實施例中，鍍覆材料100可包括可用作鍍覆總線的銅箔。在一些情況下，根據特定應用，鍍覆冶金可包括金、鎳、金/鎳、金/鎳/鈀及類似的合適材料。在一個實施例中，可在PoP島區113上鍍覆絲焊焊盤，以例如允許在CPU管芯背側上進行混合技術堆疊。在一個實施例中，可在管芯區119中形成通路118，其中可以在管芯104的有源側108上暴露諸如銅管芯焊盤的管芯焊盤(圖lg)。可利用金屬材料來鍍覆與PoP島結構116(電介質區域114中的PoP島結構116)相鄰的通路112以及管芯區119中的通路118 (圖Ih)以形成PoP島結構116互連結構117并形成管芯焊盤互連結構120。在一個實施例中，PoP島互連結構117可電連接至PoP島結構116，并且管芯焊盤互連結構120可電連接至管芯104的有源側108上的管芯焊盤。在一個實施例中，可利用半加成工藝(SAP)來形成管芯焊盤互連結構120和PoP互連結構118。在一些實施例中，可在相同工序中形成管芯焊盤互連結構120和PoP互連結構118，或者在其它實施例中，可在單獨的形成步驟中形成管芯焊盤互連結構120和PoP互連結構118。可在管芯焊盤互連結構120和PoP互連結構118上形成第二電介質層110’(圖li)。可在第二電介質層110’中形成第一金屬化層121。接著，可利用例如標準襯底SAP積層處理來形成隨后層，其中更多的電介質層120’’和金屬化層121’可形成在彼此之上以通過利用積層工藝來形成無核襯底125 (圖lj)。然后，可從無核襯底125的管芯104和PoP島結構116中去除鍍覆材料100，以暴露PoP島和管芯，從而形成無核封裝結構126(圖lk)。無核封裝結構126可包括圍繞管芯104的電介質材料110的填角結構(fillet structure) 127,其中電介質材料110可圍繞管芯104的側壁106和底部108，但是其中在管芯104的頂側107上則不存在電介質材料110。填角結構127可包括相對于無核襯底125的電介質110的平面頂部部分111成角度/凸起的電介質110部分。該填角結構127的幾何形狀可優化成提供管芯/封裝的最大可靠性，其中填角結構127的角度128可改變以優化可靠性。在一個實施例中，填角結構的角度可包括約70度或更小，但是也可根據應用而改變。
在一個實施例中，無核封裝結構126可包括至少部分嵌入在無核襯底125中的管芯104。在其它實施例中，無核封裝結構126可包括基本上完全嵌入在無核襯底125中的管芯104。在一些實施例中，管芯104的頂側107可與電介質110的頂部部分111基本上共平面。在另一個實施例中，在管芯104的頂側107與PoP島116的頂側131之間可存在距離129。無核封裝結構126可包括封裝互連結構區122，其中可附著諸如球柵陣列(BGA)球的互連結構124(圖11)。無核封裝結構126的PoP島結構116可包括設置在無核襯底125的頂部上的凸起的電鍍島116，從而使得能夠在無核封裝結構126的頂部上附著另一個封裝(例如，封裝上封裝結構)。圖Im描繪PoP結構130，其中第二封裝132通過附著到PoP島結構116而連接至無核封裝結構126。在一個實施例中，第二封裝132可包括位于無核封裝結構126的管芯104的正上方的管芯104’。第二封裝132的互連球124’可附著到無核封裝結構126的PoP島結構116。 圖2是示出能夠利用用于制造諸如圖11的無核封裝結構126的微電子結構的方法進行操作的實例性系統200的圖。將了解，本實施例只不過是可在其中使用本發明的無核封裝結構的許多可能系統之一。圖2示出根據本發明一個實施例的計算機系統。系統200包括處理器210、存儲器裝置220、存儲器控制器230、圖形控制器240、輸入和輸出(I/O)控制器250、顯示器252、鍵盤254、定位裝置256、外圍裝置258和總線260。處理器210可以是通用處理器或專用集成電路(ASIC)。I/O控制器250可包括用于進行有線或無線通信的通信模塊。存儲器裝置220可以是動態隨機存取存儲器(DRAM)裝置、靜態隨機存取存儲器(SRAM)裝置、閃速存儲器裝置或這些存儲器裝置的組合。因此，在一些實施例中，系統200中的存儲器裝置220不一定要包括DRAM裝置。系統200中示出的一個或多個組件可包含在諸如圖11的無核封裝結構126的一個或多個集成電路封裝中。例如，處理器210、或存儲器裝置220、或I/O控制器250的至少一部分、或這些組件的組合可包含在包括圖Ia-Im中所描述的結構的至少一個實施例的集成電路封裝中。系統200可包括計算機(例如，桌面型、膝上型、手持式、服務器、Web器具、路由器等)、無線通信裝置(例如，蜂窩電話、無繩電話、尋呼機、個人數字助理等)、計算機有關的外圍設備(例如，打印機、掃描儀、監視器等)、娛樂裝置(例如，電視、無線電裝置、立體聲系統、磁帶和光盤播放器、盒式磁帶錄像機、攝像機、數碼相機、MP3 (移動圖片專家組,音頻層3)播放器、視頻游戲機、手表等)等。本發明的益處實現了可以用當前封裝體系結構的大約一半的成本來滿足未來移動/手持式芯片上系統(SoC)處理器的設計要求的新的封裝體系結構。實施例提供將管芯嵌入在襯底中的方法，由此使得能夠除去許多組裝工序。實施例實現了薄管芯組裝、PoP兼容性、襯底設計規則可伸縮性、封裝厚度減小和封裝/組裝成本降低。另外，襯底不再局限于條帶制作能力，由此實現了全面板處理，這也降低了成本。盡管以上描述指定了可在本發明的方法中使用的某些步驟和材料，但本領域技術人員將明白，可進行許多修改和替換。因此，所有這些修改、改變、替換和增加要視為是落在由隨附權利要求限定的本發明的精神和范圍內。另外，應明白，諸如封裝結構的各種微電子 結構在本領域中是眾所周知的。因此，本文提供的圖只示出屬于本發明的實踐的實例性微電子裝置的部分。因而，本發明不局限于本文描述的結構。
權利要求
1.一種方法，包括 在鍍覆材料中形成空腔； 在所述空腔中附著管芯； 相鄰于所述管芯形成電介質材料； 在與所述管芯相鄰的所述電介質材料的區域中形成通路； 在所述通路內形成PoP島區； 在所述PoP島區中形成PoP島結構； 在所述管芯區中形成通路以暴露所述管芯上的管芯焊盤； 在所述管芯區通路中形成管芯焊盤互連結構，并在所述電介質區域通路中形成PoP互連結構；以及 去除所述鍍覆材料以暴露所述管芯和所述PoP島結構。
2.如權利要求I所述的方法，還包括在所述管芯焊盤互連結構和所述PoP互連結構上形成隨后金屬層以形成無核襯底。
3.如權利要求2所述的方法，其中所述管芯部分嵌入在所述無核襯底中，并且其中所述電介質材料沿所述管芯的側壁的一部分形成。
4.如權利要求2所述的方法，其中所述管芯基本上完全嵌入在所述無核襯底中，并且其中所述電介質材料沿所述管芯的側壁的一部分形成。
5.如權利要求I所述的方法，其中所述電介質材料的一部分包括圍繞所述管芯的所述側壁的一部分的填角結構。
6.如權利要求5所述的方法，其中在所述填角結構的凸起部分與所述電介質材料的平面頂部部分之間存在角度。
7.如權利要求2所述的方法，其中所述PoP島結構包括位于所述無核封裝的頂部上的凸起的電鍍島。
8.如權利要求I所述的方法，其中第二封裝的互連結構附著到所述PoP島結構。
9.一種方法，包括 在鍍覆材料中形成空腔以容納管芯； 在所述空腔中附著所述管芯； 相鄰于所述管芯形成電介質材料； 在與所述管芯相鄰的所述電介質材料中形成通路； 在所述通路中形成PoP島； 在所述通路中形成互連；以及 去除所述鍍覆材料以暴露所述PoP島和管芯， 其中所述管芯設置在所述PoP島上。
10.如權利要求9所述的方法，其中利用粘性膜附著所述管芯。
11.如權利要求9所述的方法，其中所述鍍覆材料包括電鍍金屬。
12.如權利要求11所述的方法，其中在所述通路中形成所述PoP島還包括在所述通路中形成絲焊焊盤。
13.如權利要求9所述的方法，其中在所述通路中形成所述PoP島包括利用所述鍍覆材料作為鍍覆總線以形成所述PoP島。
14.如權利要求9所述的方法，還包括 在管芯區中形成通路，以便暴露所述管芯上的焊盤；以及 在所述管芯區中鍍覆所述通路。
15.如權利要求14所述的方法，其中在所述PoP島和所述鍍覆的管芯通路上構建無核襯底。
16.—種結構,包括 設置在無核襯底中的部分嵌入的管芯；以及 在所述無核襯底的頂部上與所述管芯相鄰的凸起的PoP島， 其中所述PoP島能夠接納第二襯底。
17.如權利要求16所述的結構，還包括設置在所述管芯的頂表面上的粘性膜，并且其中所述無核襯底包括PoP封裝結構的一部分。
18.如權利要求16所述的結構，其中所述無核襯底包括PoP封裝結構的一部分，并且其中第二封裝的互連結構設置在所述無核襯底的所述PoP島上。
19.如權利要求16所述的結構，其中所述管芯包括圍繞所述管芯的側壁的電介質填角結構。
20.如權利要求19所述的結構，其中在所述無核襯底的所述電介質材料的平面頂部部分與所述電介質填角結構之間存在角度。
21.如權利要求18所述的結構，其中所述第二封裝的管芯位于所述無核襯底的所述管芯的正上方。
22.如權利要求16所述的結構，其中在所述管芯的頂側與所述PoP島的頂側之間存在一定的距離。
23.—種結構,包括 設置在無核襯底中的管芯，其中所述管芯的至少一部分嵌入在所述無核襯底中； 與所述管芯相鄰的凸起的PoP島，其中所述PoP島和所述管芯能夠接納第二襯底；與所述管芯相鄰的電介質膜，其中管芯互連結構設置在所述電介質膜中并連接至所述管芯的焊盤； 連接至所述PoP島的PoP互連結構；以及 設置在所述PoP互連結構和所述管芯互連結構上的第一金屬層。
24.如權利要求23所述的結構，其中所述電介質材料的一部分與所述管芯的側壁相鄰并且在所述PoP島的頂側上凸起。
25.如權利要求23所述的結構，其中所述PoP島包括鍍覆金屬。
26.如權利要求23所述的結構，其中所述結構包括無核封裝結構的一部分，其中第二封裝連接至所述無核封裝結構。
27.如權利要求26所述的結構，其中所述第二封裝的互連結構連接至所述無核封裝結構的所述PoP島。
28.如權利要求24所述的結構，其中在所述無核封裝的所述電介質材料的頂部平面部分與相鄰于所述管芯的側壁的所述電介質材料之間存在角度。
29.如權利要求23所述的結構，其中所述管芯的厚度小于約150微米。
30.如權利要求23所述的結構，還包括系統，所述系統包括在通信上耦合到所述結構的總線；以及 在通信上耦合到所述總線的DRAM。
全文摘要
描述形成微電子封裝結構的方法以及由此形成的相關聯的結構。那些方法可包括在鍍覆材料中形成空腔以容納管芯；在空腔中附著管芯；相鄰于管芯形成電介質材料；在與管芯相鄰的電介質材料中形成通路；在通路中形成PoP島；在通路中形成互連；然后去除鍍覆材料以暴露PoP島和管芯，其中管芯設置在PoP島上。
文檔編號H01L23/485GK102656686SQ201080059434
公開日2012年9月5日 申請日期2010年12月7日 優先權日2009年12月29日
發明者古澤克 J. 申請人:英特爾公司