專利名稱：側壁光電檢測器的制作方法
技術領域：
本發明的實施例屬于集成光學組件(IOC)的領域且尤其涉及光電檢測器。背景光學(光子)組件中的進步正在實現電和光器件互連的會聚(convergence)。第一代會聚I/O模塊很可能基于10(ib/s 850nm垂直腔表面發射激光器(VCSEL)和III-V光電檢測器，但之后的各代預期會移至1310nm載波波分復用(CWDM)配置從而以較低成本實現較高的數據率，諸如40(ib/S和100(ib/S。為了在各代之間提供兼容性，會聚I/O接收器理想上應能夠有效地檢測850nm 和1310nm兩頻帶。因為預期光將經由多模光纖來提供從而降低封裝成本，所以850nm和 1310nm光均在同一點引入。一般而言，基于硅的光學方案在III-V技術上是優選的，因為硅提供顯著的成本節省。然而，因為硅吸收850nm的光，所以可能從某些會聚I/O應用中排除基于硅的方案。附圖簡述在說明書的結論部分中具體指出并明確要求了本發明的實施例。然而，關于組織和操作方法兩者的本發明的實施例連同其目標、特征和優點一起通過在閱讀附圖時參考以下詳細描述可被最好地理解，在附圖中
圖1示出根據實施例的側壁光電檢測器的立體圖；圖2示出根據實施例的一對光耦合側壁光電檢測器的橫截面圖；圖3示出根據實施例的經由光解多路復用器光耦合的側壁光電檢測器的俯視圖；圖4A示出根據實施例的在制造一對光耦合側壁光電檢測器期間形成的結構的橫截面圖；圖4B示出根據實施例的在制造一對光耦合側壁光電檢測器期間形成的結構的橫截面圖；圖4C示出根據實施例的在制造一對光耦合側壁光電檢測器期間形成的結構的橫截面圖；以及圖4D示出根據實施例的在制造一對光耦合側壁光電檢測器期間形成的結構的橫截面圖。詳細描述在本文中參考附圖描述了側壁光電檢測器的實施例、其制造和在集成光學組件中的應用。一般而言，側壁光電檢測器包括設置在襯底的形貌特征的側壁上的P型和η型膜層及其間的固有膜層，在文本中上述膜層的組合稱為p-i-n膜層疊。在一個實施例中，硅上鍺p-i-n側壁光電檢測器形成在硅深溝槽的側壁上。側壁光電檢測器的有效面積取決于有效側壁的表面面積，且能夠檢測入射到不與襯底的頂面正交的有效側壁上的光。在另一個實施例中，P-i-n膜層疊形成在多個側壁表面以形成多個側壁光電檢測器。在一個這樣的實施例中，第一 P-i-n膜層疊包括固有或“ i層”成分，其被調諧成提供對諸如850nm之類的第一入射輻射波長具有高響應度的第一側壁光電檢測器；而第二 P-i-n膜層疊包括“i層”成分，其被調諧成提供對諸如1310nm之類的第二入射輻射波長具有高響應度的第二側壁光電檢測器。在特定實施例中，第一和第二光電檢測器經由光波導耦合在一起，使得通過第一光電檢測器的光波長(例如，1310nm)傳導至第二光電檢測器以供檢測，允許分離檢測從光斑大小入射到第一側壁的多個光波長。然而，可在沒有這些特定細節中的一個或多個的情況下或結合其他已知方法、材料和裝置實施具體實施例。例如，盡管在基于硅的系統的背景下描述側壁光電檢測器，但本文描述的側壁光電檢測器和技術可容易地適用于其他集成光學組件，諸如但不限于光分/ 插濾光器、信號調節器等。在以下的描述中，闡述了很多特定細節，諸如特定材料、尺寸和材料參數等，以提供對本發明的透徹理解。在其它情形中，對眾所周知的光學設計和VLSI制造技術并未進行詳細描述以免不必要地混淆本發明。本說明書中對“實施例”的引用意味著結合該實施例描述的具體特征、結構、材料或特性被包含于本發明的至少一個實施例中。 因此，在貫穿本說明書的各個地方，短語“在實施例中”的出現不一定都指代本發明的同一實施例。而且，特定特征、結構、材料或特性可按照任何合適的方式在一個或多個實施例中組合。還應理解可在不互斥的情況下組合特定實施例。在本文中使用的術語“在...上方”、“在...下方”、“在...之間”和“在...上”
指的是一個部件相對其它部件的相對位置。如此，例如，置于另一個部件上方或下方的一個部件可直接與另一部件接觸或者可具有一個或多個中間部件。此外，置于多個部件之間的一個部件可直接接觸兩個部件，或者可具有一個或多個中間部件。相反，第一部件在第二部件上是與該第二部件親密接觸。另外，假設相對于多個部件共用的襯底執行操作而不考慮襯底或部件的絕對取向，來提供一個部件相對于其它部件的相對位置。圖1描繪示例性側壁光電檢測器100的立體圖。有效溝槽側壁105被諸如p-i-n 膜層疊121之類的光電二極管膜層疊覆蓋，該p-i-n膜層疊121具有設置在襯底101的形貌特征的一部分上的摻雜層110A、固有或i層120A以及互補摻雜層130A。p_i_n膜層疊121 可沉積在襯底101的形貌特征上方，其中η型或ρ型層直接置于襯底101的側壁上(即，形成p-i-n或n-i-p層疊)。p-i-n膜層疊121內的各層的厚度和成分取決于所選的襯底材料以及給定波長所需的響應度。盡管在本發明的某些實施例中可采用III-V材料，但在特定實施例中，P-i-n膜層疊121僅包括摻雜或固有的IV族材料。在一個這樣的實施例中， P-i-n膜層疊121包括硅、鍺及其合金。在實施例中，p-i-n膜層疊的摻雜層IlOA和互補摻雜層130A各自具有小于 0. 8 μ m的膜厚。摻雜層IlOA和互補摻雜層130A可以是以本領域中已知的適當η型或ρ型摻雜劑種類摻雜的外延硅(例如，基本為單晶)或其合金。摻雜層IlOA還可以是襯底101 的頂部外延層104的摻雜區。在特定實施例中，互補摻雜層130Α和摻雜層IlOA中的至少一個包括至少60原子百分比的硅和余下的鍺以形成SiGe電極半導體層。已經發現添加高達約40原子百分比的鍺能改進主要為鍺的i層和光電二極管的ρ型/n型摻雜層之間的界面。在鍺添加到P型/n型層的情況下，該界面變得更平滑且還可減少外延i層120A中的缺陷。P-i-n膜層疊121的沉積選擇性還會受到向摻雜層IlOA引入鍺的影響，所以在特定的實施例中，摻雜層IlOA是硅，而互補摻雜層130A是硅鍺合金。在所述實施例中，p-i-n膜層疊121置于襯底101中形成的深溝槽的側壁上。側壁光電檢測器100包括有效溝槽側壁105，該有效溝槽側壁105限定取決于有效溝槽側壁寬度W和有效溝槽側壁高度H的檢測器側壁面積。一般而言，有效溝槽側壁105具有足夠大的面積，以容納入射到有效溝槽側壁105且具有光斑大小的光，該光斑大小可約為 300-700 μ m2 (S卩，直徑為20-30 μ m)或甚至更大。在實施例中，有效溝槽側壁105基本正交于襯底101的頂表面，且有效溝槽側壁高度H和有效溝槽側壁寬度W介于10 μ m至30 μ m 之間。在特定實施例中，有效溝槽側壁高度H和有效溝槽側壁寬度W兩者均約為20 μ m，以提供約為300 μ m2的側壁檢測器面積。在所述的實施例，p-i-n膜層疊121的大部分設置在有效溝槽側壁105上方，且 p-i-n膜層疊121的較小面積設置在非側壁襯底表面上，諸如在埋置絕緣體層103上或襯底 101的頂面上。如此，對于給定的光斑大小109側壁光電檢測器100的總電容可減小。側壁光電檢測器100包括設置在襯底101的頂面上的電極125和135，以將摻雜層IlOA和互補摻雜層130A電耦合至檢測電路。當然，電極125和135設置在有效溝槽側壁105上方和/ 或絕緣體層103上方的p-i-n膜層疊121的各部分上方的替換實施例也是可能的。本文所述的側壁光電檢測器一般可應用于對于薄膜光電檢測器所已知的任何材料系統。例如，襯底101可由適用于集成光學組件制造的任何材料構成。在一個實施例中， 襯底101是由單晶材料構成的塊襯底，該單晶材料可包括但不限于硅、硅鍺或諸如磷化銦之類的III-V化合物半導體材料。在另一個實施例中，襯底101包括塊層102，且頂部外延層104形成在塊層102上。在具體實施例中，塊層102由單晶體材料構成，該單晶體材料可包括但不限于硅或III-V化合物半導體材料，而頂部外延層104由單晶體層構成，該單晶體層可包括但不限于硅、硅鍺合金或III-V化合物半導體材料。在另一個實施例中，頂部外延層104通過諸如二氧化硅、氮化硅或氧氮化硅之類的中間絕緣體層103與塊層102分離(例如，用于形成絕緣體上硅襯底)。在另一個實施例中，界面層(未描繪)可設置在摻雜層IlOA和互補摻雜層130A 中的任一個和i層120A之間。界面層可以是線性或其它方式的遞變層，從而使半導體膜成分從i層120A轉變至摻雜或互補摻雜層之一或兩者。例如，在i層120A為至少80原子百分比的鍺且P型層和η型層基本為硅(即不多于40原子百分比的Ge)的情況下，中間界面層可使Si-Ge成分從摻雜/互補摻雜層的成分遞變至i層的成分。在實施例中，側壁光電檢測器是穿過光電檢測器。如圖1所示，入射到有效溝槽側壁105的光包括多種能量，諸如hVl和hv2等。在實施例中，側壁光電檢測器100檢測入射到有效溝槽側壁105的光的某些能量，同時使入射光的某些其它能量穿過。例如，側壁光電檢測器100可在hVl能帶具有高響應度，而在hv2能帶具有低響應度，使得入射的hv2光的大部分如圖所示地沿a-a’方向穿過p-i-n膜層疊121并進入襯底101的形貌特征。在特定實施例中，側壁光電檢測器100包括配置成在850nm處的響應度大于在1310nm的響應度的 P-i-n膜層疊。因此在光進入頂部外延層104之前檢測到原本會被頂部外延層(在其上形成有效溝槽側壁10 吸收的850nm光(即，入射光被檢測到)。然而穿過側壁光電檢測器 100的光進入頂部外延層104，在該頂部外延層104處光會被較少地吸收(例如，在1310nm 硅或某些硅鍺合金吸收相對較少)。在實施例中，側壁光電檢測器100包括具有與襯底半導體膜不同的晶格常數的外延生長半導體(例如，具有可基本上為單晶的種子襯底的結晶度)的i層120A。作為一個示例，其中頂部外延層104是硅，i層120A是硅和鍺的合金(SiGe)，該硅和鍺的合金具有比頂部外延層104大的晶格常數(在松弛時)。可通過調節i層120A厚度內的硅鍺比來從頂部外延層104的帶隙減小i層120A的帶隙，并由此增加側壁光電檢測器100對特定光波長的響應度。可基于應用選擇硅和鍺的百分數。例如，在i層120A在850nm下吸收的一個實施例中，SiGe i層120A的硅含量小于約20原子百分比，且可優選地在約10至15原子百分比之間。在i層120A在1310nm下吸收的另一個實施例中，i層120A基本為純鍺。還可基于應用和性能要求(例如，響應度等)選擇i層120A的厚度，其中示例性850nm和1310nm 實施例具有介于約1. 5 μ m和約3. 0 μ m之間的i層120A。對于側壁光電檢測器100檢測入射光的第一波長并使光的第二波長穿過的實施例，i層120A的成分和厚度可被調節，以提供在第一波長處的響應度顯著高于在第二波長處的響應度。在實施例中，其上方形成側壁光電檢測器100的形貌特征是光波導。如圖1所示， 無效溝槽側壁106和107與有效溝槽側壁105不平行以形成光波導108.與有效溝槽側壁 105不同，無效溝槽側壁106和107未被p-i-n膜層疊覆蓋，而是被諸如二氧化硅之類的提供良好指數對比的材料(未示出)包覆，其中光波導是硅。如此，穿過側壁光電檢測器100 的hv2光于是可經由光波導108傳導到襯底101的其它區域。如圖所示，示例性光波導108具有約等于有效溝槽側壁寬度W的肋或脊寬度和約等于有效溝槽側壁高度H的肋高度，使得側壁光電檢測器100具有約等于光波導108的橫截面積的檢測面積。然而，在可選實施例中，光波導108可具有不等于有效溝槽側壁寬度W 的肋寬度或不等于有效溝槽側壁高度H的肋高度(例如，波導寬度或高度可沿a-a’方向為錐形或成格柵狀等)。在實施例中，第一和第二側壁光電檢測器形成在光波導的側壁上。第一和第二側壁光電檢測器可被設計成檢測相同波長。或者，可針對在第一和第二波長處的峰值響應度來調節第一和第二側壁光電檢測器，并將其置于同一波導的不同側壁上或第一和第二波導的側壁上(例如，光解多路復用器的下游等)。在一個實施例中，置于波導的第一側壁上的第一側壁光電檢測器檢測入射到第一側壁的光的第一波長(例如，850nm)，使入射到光波導的入射光的第二波長(例如，1310nm)穿過，該光波導將穿過的光傳導至置于波導的第二側壁上的第二側壁光電檢測器以檢測光的第二波長。圖2示出一對光耦合側壁光電檢測器的橫截面圖。如圖所示，側壁光電檢測器100 置于基本上如參考圖1所述的襯底中形成的光波導250的第一側壁上。第二側壁光電檢測器270以類似方式置于光波導250的第二側壁上，且光波導250在其間跨越任意距離255。 如進一步示出的，光波導250被包覆層240覆蓋，例如，該包覆層240可以是二氧化硅，其中光波導250是硅或硅鍺。第二側壁光電檢測器270可包括第二 p-i-n膜層疊，該p-i-η膜層疊包括i層，該 i層的帶隙與側壁光電檢測器100的i層的帶隙不同，以吸收不同于側壁光電檢測器100的光波長。在一個這樣的實施例中，第一和第二光電檢測器兩者均包括鍺，且i層120A的硅含量大于第二側壁光電檢測器270中i層的硅含量以使在1310nm處的響應度低于在850nm 的響應度，而第二側壁光電檢測器270具有外延i層，該外延i層的鍺濃度大于i層120A的鍺濃度以使在1310nm處有相對較大的響應度。在側壁光電檢測器100在850nm下進行吸收且第二側壁光電檢測器270在1310nm下進行吸收的一個實施例中，SiGe i層120A的硅含量小于20%且在一個這樣的實施例中為至少10原子百分比，而第二側壁光電檢測器270 的SiGe i層具有小于10原子百分比的硅且可基本上為純鍺。在另一個實施例中，側壁光電檢測器100的i層膜厚度等于第二光電檢測器中的i層膜厚度，且每個均在約1. 5μπι至約3. Oym之間。在另一個實施例中，第二側壁光電檢測器270包括在p-i-n膜層疊上的反射器 (未示出)以使第二側壁光電檢測器上的一部分第二波長光返回。包括這一反射器改進對第二波長的響應度，同時減少載波的傳播時間以用于更快的檢測器。一般而言，反射器可以是本領域中已知的任何類型，諸如由沉積在P-i-n膜層疊上的兩種或更多種介電材料的交替層構成的四分之一波長反射器、由在P-i-n膜層疊上生長的半導體層構成的布拉格反射鏡等。在特定的實施例中，反射器是P-i-n膜層疊上形成的金屬層(即，覆蓋有效側壁)。 在一個這樣的實施例中，金屬反射器層還用作電極125和135之一。圖3示出具有根據實施例的經由光解多路復用器光耦合的側壁光電檢測器的示例性會聚I/O芯片300的俯視圖。如所示，側壁光電檢測器100耦合到光波導250，該光波導250將穿過側壁光電檢測器100的光傳導至階梯衍射光柵355，以將穿過側壁光電檢測器 100的光波長光學多路分解。衍射波長然后從階梯衍射光柵355經由光波導250傳送至第二側壁光電檢測器270以及側壁光電檢測器371、372、373等。在特定實施例中，側壁光電檢測器100被配置成在諸如850nm之類的較短標稱波長下提供較高響應度，而側壁光電檢測器270和31-373被配置成在諸如約1310nm之類的較長標稱波長下提供較高響應度。如所示，側壁光電檢測器100良好地適合于與邊緣照明的大面積光源耦合。與通常用于邊緣照明應用的波導光電檢測器配置相比，側壁光電檢測器100不需要仔細設計的波導來引導入射光。相反，側壁光電檢測器100用作有助于邊緣照明的非常大面積水平定向的檢測器。除光損耗降低外，對于非常高的帶寬，不需要光斑大小減小，因為包括i層的鍺即使以相對大的檢測器面積(例如300 μ m2)也可提供高帶寬。圖4A、4B、4C和4D示出根據實施例的在制造一對光耦合側壁光電檢測器期間形成的中間結構的橫截面圖。圖4描繪襯底中形貌特征的形成。例如，光波導250可形成在襯底101的層中。在一個實施例中，光波導250利用基于等離子體的蝕刻工藝通過各向異性蝕刻形成，具有基本垂直側壁的溝槽形成在襯底101中。在特定實施例中，溝槽終止在限定有效溝槽側壁高度H的深度處的諸如絕緣層103之類的底停止層上。因此當溝槽申請可以是大約20 μ m時，溝槽寬度優選地相對較窄以促進平面處理。例如，溝槽寬度可以是大約 3-5 μ m0然而，在不需要平面處理的其它實施例中，溝槽寬度可約為幾百微米。在利用溝槽蝕刻限定光波導250之后，可利用本領域中已知的任何間隙填充或平面化工藝用諸如二氧化硅等包覆材料基本上填充溝槽。如圖4Α所示，其上要形成側壁檢測器的有效溝槽側壁未被包覆，而無檢測器側壁 (例如，無效溝槽側壁106和107)被包覆層240包覆。可利用例如本領域中已知的任何圖案化和蝕刻技術去除包覆層240來實現選擇性包覆，或通過形成限定隨后將被包覆的無效側壁(例如，無效溝槽側壁106和107)的第一溝槽、沉積包覆然后在包覆無效側壁之后限定不會被包覆的有效側壁(例如，有效溝槽側壁10 來實現選擇性包覆。如圖4B所示，摻雜層IlOA形成在有效溝槽側壁(即，光波導250的有效側壁)上作為P-i-n膜層疊的一部分。在一個這樣的實施例中，摻雜層IlOA包括在波導250的有效側壁上外延生長的硅或硅鍺合金。如進一步描繪的，第二摻雜層Iio也形成在光波導250 的第二有效側壁上。在一個這樣的實施例中，摻雜層IlOA和第二摻雜層110兩者同時外延生長為相同厚度和成分。在摻雜層IlOA形成之后，i層120A可外延生長在摻雜層IlOA上。在摻雜層IlOA 和襯底主要為硅的特定實施例中，至少利用鍺源使i層120A生長至足夠的厚度，從而使i 層的帶隙相對于襯底的帶隙減小，以提供本文其它部分描述的光學特性。如圖4B進一步描繪的，第二 i層120也形成在第二摻雜層110上。在一個這樣的實施例中，i層120A和第二 i層120同時外延生長為相同厚度和成分。然后利用最終外延生長形成互補摻雜層130A 和130以實現本文的其它部分描述的成分并完成第一和第二光電檢測器的p-i-n膜層疊。在實施例中，以一核素對i層120A和第二 i層120中的至少一個進行注入，以修改生長的P-i-n膜層疊的光學性質。在i層主要為鍺的一個實施例中，以硅對鍺外延層進行注入以修改i層的光學性質(例如，調節側壁光電檢測器100的響應度)。在替換實施例中，以鍺對硅i層進行注入以修改i層的光學性質。利用注入調節檢測器的光學性質特別有優勢，因為單個外延工藝可用于形成i層120A和第二 i層120，且不需要沉積和剝離犧牲層。在同時形成i層120A和120兩者之后，然后可通過使用掩模注入或高角注入來選擇地修改i層120A或第二 i層120之一的光學性質。圖4C進一步描繪有利的高角注入實施例，其中襯底傾斜約50-60度使得i層120A 接收注入核素流量，而通過光波導250的遮蔽保護第二 i層120免受注入流量的影響。盡管在示例性實施例中，在形成互補摻雜層130A和/或130之后執行i層注入，但i層注入也可在形成互補摻雜層之前。取決于有效溝槽側壁高度H，用于接收注入核素的光波導250端部的深溝槽可能需要顯著寬于以包覆填充的限定無檢測器側壁(例如，無效溝槽側壁106 和107)的溝槽。例如，在有效溝槽側壁高度H約為20至30 μ m的實施例中，限定有效溝槽側壁105的深溝槽具有約100 μ m的寬度尺寸(沿垂直于有效溝槽側壁105的方向向量測量)以允許對基本整個有效溝槽側壁的注入。在采用鍺外延i層120A和鍺外延第二 i層120的一個實施例中，將硅以高角注入至i層120A以達到至少10原子百分比的硅，從而使在1310nm下的響應度低于在850nm下的響應度。在高角硅注入期間被光波導250遮蔽的第二 i層120保持為如所生長的接近純鍺，因此維持1310nm下的高響應度。鍺被注入到硅i層且第二硅i層被遮蔽的替換實施例也是可能的，盡管注入鍺可能較困難且可能需要相對較大劑量的鍺來調節可接受性能的響應度(例如，超過30原子百分比)。在光學性能調節注入之后，熱退火激活注入核素以修改第一 i層半導體膜相對于第二 i層半導體膜的光學性質。在一個這樣的實施例中，執行600至850°C溫度范圍內的退火，以使側壁光電檢測器100的1310nm透射率增加至顯著高于第二側壁光電檢測器270 的水平。在退火期間，可預期i層120A和第二 i層120中硅和鍺的某些擴散。然而，i層 120A中的硅濃度分布曲線將指示注入。例如，硅濃度分布曲線可以是i層120A的膜厚度的非線性函數。相反，被遮蔽而未受硅注入影響的第二 i層120所沉積的鍺將僅在i層120 的界面上具有增加的硅濃度(例如，擴散混合)，且i層厚度的大部分保持基本為純鍺。在利用常規制造技術完成圖4D所描繪的結構之后，例如將電極(未描繪)耦合到側壁光電檢測器100和270的P-i-n膜層疊，光耦合的側壁光電檢測器件用于檢測光的多
9個波長(例如，hVl和hVl)。 因此，已公開了光學組件集成中側壁光電檢測器、制造方法和應用。盡管用對結構特征和方法動作專用的語言描述了本發明，但可以理解，所附權利要求書中定義的發明不必限于上述具體特征或動作。所公開的特定的特征和動作僅被理解為所要求保護的發明的特別好的實現以便示出而非顯示本發明。
10
權利要求
1.一種光子器件，包括襯底半導體膜，其中形成基本垂直的溝槽側壁；設置在所述溝槽側壁上方的第一 p-i-n膜層疊；以及耦合至所述P-i-n膜層疊的ρ型和η型層的一對電極，以在所述溝槽側壁上形成第一光電檢測器。
2.如權利要求1所述的光子器件，其特征在于，所述第一p-i-n膜層疊包括第一 i層半導體，所述第一 i層半導體的晶格常數不同于所述襯底半導體膜的晶格常數。
3.如權利要求2所述的光子器件，其特征在于，所述第一i層半導體膜的帶隙比所述襯底半導體膜的帶隙窄以吸收第一光波長并使大于所述第一光波長的第二光波長基本穿過。
4.如權利要求3所述的光子器件，其特征在于，所述襯底半導體膜主要包括硅晶格原子，且其中所述第一 i層半導體膜包括具有至少10原子百分比的硅的硅鍺合金。
5.如權利要求2所述的光子器件，其特征在于，所述溝槽側壁上的光電檢測器面積至少為300 μ m2，且所述第一 i層半導體膜的膜厚度介于約1. 5 μ m至約3. 0 μ m之間。
6.如權利要求2所述的光子器件，其特征在于，還包括形成于所述襯底半導體膜中的第二溝槽側壁；設置在所述第二溝槽側壁上方的第二 P-i-n膜層疊，其中所述第二 p-i-n膜層疊包括第二 i層半導體膜，所述第二 i層半導體膜的帶隙不同于所述第一 i層半導體膜的帶隙，以吸收第二光波長；以及耦合到所述第二 P-i-n膜層疊的第二對電極，以在所述第二溝槽側壁上形成第二側壁光電檢測器。
7.如權利要求6所述的光子器件，其特征在于，還包括光波導，所述光波導形成在所述襯底半導體膜中并跨越所述第一和第二側壁光電檢測器之間的距離的至少一部分以將來自所述第一側壁光電檢測器的包括所述第二波長的光光學地耦合到所述第二側壁光電檢測器。
8.如權利要求6所述的光子器件，其特征在于，所述襯底半導體膜基本為硅，所述第一 i層半導體膜包括硅鍺合金，所述硅鍺合金的硅含量大于所述第二 i層半導體膜的硅含量， 且其中所述第一 i層半導體膜具有與所述第二 i層半導體膜基本相同的膜厚度。
9.如權利要求8所述的光子器件，其特征在于，所述第一i層半導體中的硅濃度分布曲線是第一 i層半導體膜厚度的非線性函數，且其中第二 i層半導體基本為純鍺。
10.如權利要求6所述的光子器件，其特征在于，還包括在所述第二p-i-n膜層疊上方的反射器層，以將所述第二光波長反射回所述第二 P-i-n膜層疊。
11.一種系統，包括如權利要求1所述的光子器件；以及光耦合于所述第一側壁光電檢測器的下游的光解多路復用器。
12.如權利要求11所述的系統，其特征在于，還包括光耦合到光解多路復用器的下游的多個長波長側壁光電檢測器，其中每個長波長側壁光電檢測器還包括形成于所述襯底半導體膜中的第二溝槽側壁；設置在所述第二溝槽側壁上方的第二 P-i-n膜層疊，其中所述第二 p-i-n膜層疊包括第二 i層半導體膜，所述第二 i層半導體膜的帶隙不同于所述第一 i層半導體膜的帶隙，以吸收所述第二光波長；以及耦合到所述第二 p-i-n膜層疊的第二對電極，以在所述第二溝槽側壁上形成具有主要檢測器面積的第二側壁光電檢測器。
13.一種形成光子器件的方法，所述方法包括將具有基本垂直側壁的第一溝槽蝕刻入襯底半導體膜； 在第一溝槽側壁上方形成第一 P-i-n膜層疊；以及形成耦合至所述第一 P-i-n膜層疊的P型和η型層的第一對電極以在第一溝槽側壁上形成具有主要檢測器面積的第一光電檢測器。
14.如權利要求13所述的方法，其特征在于，形成所述第一p-i-n膜層疊還包括 在所述第一溝槽側壁上方形成第一導電類型的第一摻雜半導體層；在摻雜半導體層上外延生長第一 i層半導體膜，所述第一 i層半導體膜具有與所述襯底半導體膜不同的晶格常數；以及在所述第一 i層半導體膜上方形成與所述第一導電類型互補的第二導電類型的第二摻雜半導體層。
15.如權利要求13所述的方法，其特征在于，還包括 將具有基本垂直側壁的第二溝槽蝕刻入所述襯底半導體膜；在第二溝槽側壁上方形成第二 P-i-n膜層疊，所述形成包括在所述第二溝槽側壁上方外延生長第二 i層半導體；以及形成耦合到所述第二 P-i-n膜層疊的第二對電極，以在所述第二溝槽側壁上形成第二光電檢測器。
16.如權利要求15所述的方法，其特征在于，基本與所述第一溝槽同時蝕刻所述第二溝槽，且其中形成所述第二 P-i-n層疊還包括基本與在所述第一溝槽側壁上形成所述第一摻雜半導體層同時地在所述第二溝槽側壁上方形成所述第一摻雜半導體層；以及基本與外延生長所述第一 i層半導體膜同時地在所述第一摻雜半導體層上外延生長所述第二 i層半導體。
17.如權利要求15所述的方法，其特征在于，形成所述第一p-i-n層疊還包括在所述第一溝槽側壁暴露于注入核素流量的情況下執行高角注入，以將核素注入到所述第一 i層半導體膜，同時所述第二溝槽側壁被遮蔽免受注入核素影響以防止向所述第二 i層半導體膜注入核素。
18.如權利要求17所述的方法，其特征在于，還包括，執行激活注入核素的熱退火，以修改所述第一 i層半導體膜相對于所述第二 i層半導體膜的帶隙。
19.如權利要求18所述的方法，其特征在于，還包括在襯底半導體中形成波導以光耦合所述第一和第二光電檢測器。
20.如權利要求16所述的方法，其特征在于，形成第一摻雜層還包括外延生長具有至少60原子百分比的遞變或恒定硅濃度的硅鍺合金。
全文摘要
公開了用于集成光子器件的側壁光電檢測器及其制造方法。實施例包括在具有足夠大面積以容納多模光纖的光斑大小的襯底半導體特征的側壁上形成的p-i-n膜層疊。實施例包括通過波導耦合到第二側壁光電檢測器的第一側壁光電檢測器，該第一側壁光電檢測器具有被調節成吸收入射至第一側壁的光的第一波長且使光的第二波長穿過到第二側壁光電檢測器的i層，該第二側壁光電檢測器具有被調節成吸收第二波長的i層。
文檔編號H01L31/105GK102460735SQ201080028741
公開日2012年5月16日 申請日期2010年5月13日 優先權日2009年6月30日
發明者M·J·帕尼西亞, M·T·莫爾斯, O·多森姆 申請人:英特爾公司