半導體器件的制作方法

專利名稱：半導體器件的制作方法
技術領域：
本發明涉及一種半導體器件，并且更具體來講，涉及能夠保持層間絕緣的半導體器件。
背景技術：
用于操縱高功率的半導體器件通常被稱作功率器件。為了操縱高功率，期望半導體器件實現較高的耐受電壓和較低的損耗，以使得在高溫等環境下能夠使用該半導體器件。因此，碳化硅(SiC)近來越來越多地被用作用于形成半導體器件的材料。與傳統上常用作形成半導體器件的材料的硅(Si)相比，SiC是帶隙更寬的寬帶隙半導體。因此，通過采用 SiC作為用于形成半導體器件的材料，可以實現半導體器件的較高的耐受電壓、較低的導通電阻等。另外，采用SiC作為材料的半導體器件的優點還在于，與采用Si作為材料的半導體器件中的情況相比，更不太可能出現在高溫環境下使用時性能降低的情況。在功率器件之中，具體來講，切換速度高且在低壓區內轉換效率低的垂直型 SiC-MOSFET有效地制成，以用作需要特別高的切換特性的大型機械的半導體器件，諸如用作例如混合動力汽車所使用的電功率轉換設備的半導體器件。然而，在采用SiC作為用于半導體器件的材料中，與采用Si作為用于半導體器件的材料的實例相比，不容易在η型區、ρ型區之間形成接觸電阻低的歐姆接觸以及與η型區或P型區接觸形成的電極。具體來講，例如，在采用Si作為用于半導體器件的材料的情況下，在形成電極中，例如，使用Al(鋁)并且在相對低的溫度下執行熱處理。通過這樣做，Si 和Al彼此間建立了良好的歐姆接觸。然而，如果采用SiC作為用于半導體器件的材料，則與上述采用Si作為用于半導體器件的材料的情況相比，更難以形成歐姆接觸。因此，在采用SiC作為用于半導體器件的材料中，例如，傳統使用的是接合法，在所述接合法中，在使Ni (鎳)和SiC彼此接觸時，它們在相對高的溫度(例如，大致1000°C) 下經受熱處理。即，通過如上所述地執行熱處理，Ni和SiC中的Si原子被合金化。作為該合金化處理的結果，Ni和SiC建立良好的歐姆接觸。因此，公知的是，可以通過采用以下步驟來降低接觸電阻采用Ni(鎳)作為用于接觸包含η型雜質(具有η導電類型的雜質) 的η型SiC區的電極的材料，并且采用Ti (鈦)/Al (鋁)作為用于接觸包含ρ型雜質(具有P導電類型的雜質)的P型SiC區的電極的材料(參見，例如，Satoshi ΤΑΝΙΜ0Τ0等人白勺iH寫"Practical Device-Directed Ohmic Contacts on 4H-SiC",IEICE Transactions C, the Institute of Electronics, Information and Communication Engineers, April 2003，Vol. J86-C, No. 4，pp. 359-367 (非專利文獻 1))。現有技術文獻非專利文獻非專利文獻1 Satoshi ΤΑΝΙΜ0Τ0 等人撰寫的"Practical Device-Directed Ohmic Contacts on 4H-SiC", IEICE Transactions C, the Institute of Electronics, Information and Communication Engineers, April 2003, Vol. J86-C, No. 4, pp. 359-36
發明內容
本發明要解決的問題如上所述，通過根據接觸電極的區域是η型SiC區還是ρ型SiC區來適當地選擇用于形成電極的材料，即使當采用SiC作為用于半導體器件的材料時，也可以降低η型區、P 型區和電極之間的接觸電阻。然而，如果用于形成接觸η型區的電極的材料不同于用于形成接觸P型區的電極的材料，則需要用于形成這些電極的多個步驟，這導致制造工藝中的步驟數目增加。因此，出現半導體器件的制造成本增加的問題。另外，用于形成接觸η型區的電極的材料與用于形成接觸P型區的電極的材料之間的差異會阻礙半導體器件的集成度提高。然后，作為用于解決上述問題的手段，近來已經開始研究使用包含Ti、Al和Si的歐姆接觸電極(也就是說，Ti、Al和Si被合金化)作為用于形成電極的材料。在充分地抑制接觸電阻的情況下，其中Ti、Al和Si被合金化的歐姆接觸電極可以接觸η型SiC區和ρ 型SiC區中的任一個。圖47是示出傳統上使用的垂直型SiC-MOSFET結構的一個實例的示意性橫截面圖。如圖47中所示，傳統的MOSFET 1000包括n+SiC襯底11，其是由例如碳化硅(SiC)組成的襯底并且具有η導電類型(第一導電類型)；rTSiC層12，其用作由SiC組成的半導體層并且具有η導電類型(第一導電類型)；一對P體區13，其用作具有ρ導電類型(第二導電類型)的第二導電類型區；η+源區14，其用作具有η導電類型(第一導電類型)的高濃度第一導電類型區；以及P+區18，其用作具有ρ導電類型(第二導電類型)的高濃度第二導電類型區。進一步參照圖47，MOSFET 1000包括用作柵極絕緣膜的柵極氧化物膜15、柵電極17、漏電極55和一對源極接觸電極16。進一步參照圖47，源極內部互連27被布置成將一對源極接觸電極16的一個源極接觸電極16連接到布置在與之相鄰位置處的另一源極接觸電極16。然后，層間絕緣膜21 被布置成覆蓋柵電極17的外周部分并且掩埋柵電極17和源極內部互連27之間的間隙。這里，層間絕緣膜21具有用于將例如圖47中的源極內部互連27、源極接觸電極16和柵電極 17與外部電氣隔離并且保護MOSFET 1000的功能。該層間絕緣膜21由例如SW2 (硅氧化物)組成。通過采用這種構造，通過控制輸入到源極內部互連27或源極接觸電極16和柵電極17的電信號，控制從源極接觸電極16流到漏電極55的電流。這里，源極接觸電極16被布置成接觸η+源區14和ρ+區18這兩者。通過將包含 Ti、Al和Si的合金用于源極接觸電極16，源極接觸電極16與n+源區14和p+區18建立良好的歐姆接觸。然而，為了建立上述源極接觸電極16與η+源區14和ρ+區18這兩者的良好歐姆接觸，應該在將兩者彼此接合的同時在1000°c左右的高溫下執行熱處理。通過這樣做，形成源極接觸電極16的Ti、Al和Si可以被合金化，使得源極接觸電極16可以與η+源區14等建立良好的歐姆接觸。這里，在圖47中的MOSFET 1000中，其中Al被合金化的源極接觸電極16和由例如SiA組成的柵極氧化物膜15被彼此連接。另外，源極接觸電極16和由例如SiO2組成的層間絕緣膜21被布置在彼此非常靠近的位置處。在形成具有這種結構的MOSFET 1000中，如果為了將源極接觸電極16合金化而在1000°C左右的高溫下執行熱處理，在源極接觸電極16中的Al和SW2之間出現共晶反應。通常，如果在合金化的Al和SiO2彼此接合的同時執行加熱至大約500°C或更高，則對S^2施加由合金化的Al造成的還原作用，并由此 SiO2被還原成Si。因此，諸如柵極氧化物膜15或層間絕緣膜21的、包括S^2作為絕緣體的構件由于源極接觸電極16中的Al的作用而易遭受被還原成Si。然后，柵極氧化物膜15 或層間絕緣膜21的諸如絕緣性質或容量穩定性的電特性會劣化。針對以上的問題做出了本發明，并且本發明的目的在于提供一種半導體器件，該半導體器件具有的構造能夠實現抑制絕緣構件中的電特性劣化。解決問題的手段根據本發明的一種半導體器件包括SiC層；歐姆電極，其形成在SiC層的主表面上；另一電極，其被布置成與SiC層的主表面上的歐姆電極隔開一段距離；以及絕緣層， 其位于歐姆電極與另一電極之間。當在歐姆電極和絕緣層彼此相鄰的情況下執行不高于 1200°C的溫度的加熱時，所述絕緣膜中的電阻的降低率不高于5%。從不同的角度來看，在不高于1200°C的溫度的加熱中，歐姆電極和絕緣層彼此不反應。這里，歐姆電極通過例如其中Al被合金化的圖47中的源極接觸電極16來表示。 另外，本文的另一電極通過例如圖47中的柵電極17來表示。圖47中的位于源極接觸電極 16和柵電極17之間的絕緣層是層間絕緣膜21或柵極氧化物膜15。根據本發明的半導體器件還包括與圖47所示的MOSFET 1000的構造相同的構造。注意的是，根據本發明的半導體器件被構造成使得與圖47中的源極接觸電極16相對應的歐姆電極和與圖47中的層間絕緣膜21或柵極氧化物膜15相對應的絕緣層沒有通過形成時的加熱而彼此反應。具體來講，例如，歐姆電極由包含Al的合金制成，并且在形成(合金化)歐姆電極中，執行不高于1200°C (1000°C左右)的溫度的加熱的步驟。另一方面，例如，絕緣層不包含SiO2(絕緣層由不同于SiO2的材料形成)。因此，不出現在形成(合金化)歐姆電極中被合金化的Al和S^2之間的還原反應。因此，如果通過加熱至不高于1200°C的溫度來執行形成(合金化)歐姆電極的步驟，則在該步驟之前和之后，絕緣層的組分沒有發生變化。 這里絕緣層的組分沒有發生變化是指，在用于形成歐姆電極的合金化步驟之前和之后，絕緣層的電阻的降低率不高于5%。另外，希望降低率不高于1%。即，可以抑制圖47中的柵極氧化物膜15或層間絕緣膜21的諸如絕緣性質或容量穩定性的電特性的劣化。如果以上的電阻降低率超過5% (也就是說，絕緣性質的劣化超過5%)，則主要用作柵極氧化物膜15的長期穩定性指標的擊穿電荷Q3d(C/cm2)的降低是不可忽略的。注意的是，這里的在合金化步驟之前和之后的絕緣層的電阻降低率是指，在以上的合金化步驟之前和之后之間的絕緣層的電阻變化與以上合金化步驟之前的絕緣層的電阻的比率(合金化步驟中降低的電阻值變化的絕對值)。更具體來講，將合金化步驟之前的絕緣層的電阻值表示為a并且將合金化步驟之后的絕緣層的電阻值表示為b，可以以等式(a-b) /a來計算絕緣層的電阻降低率。在根據本發明的半導體器件中，優選地，所述絕緣層是用于將歐姆電極和另一電極彼此電氣隔離的層間絕緣膜，并且至少層間絕緣膜的與歐姆電極相對的表面由氮化硅或氮氧化硅組成。如果作為絕緣層的、至少層間絕緣膜與歐姆電極相對的表面由氮化硅(SixNy)或氮氧化硅(SiOxNy)組成，則在用于形成歐姆電極的合金化(加熱)步驟中，不出現在形成歐姆電極的合金中的Al和層間絕緣膜之間的還原反應。因此，在用于形成歐姆電極的加熱步驟中，可以抑制層間絕緣膜的、諸如絕緣性質或容量穩定性的電特性的劣化。如果層間絕緣膜與歐姆電極相對的表面由SixNy組成，則層間絕緣膜將略微包含 Si02。即，會出現在形成歐姆電極的合金中的Al和層間絕緣膜中的SiO2之間的還原反應。 然而，與層間絕緣膜由純SW2組成的情況相比，層間絕緣膜中包含的SiA的比率低。因此， 即使在層間絕緣膜的與歐姆電極相對的表面由SiOxNy組成的情況下，與表面由SiA組成的情況相比，可以抑制層間絕緣膜的、諸如絕緣性質或容量穩定性的電特性的劣化。另外，根據本發明的一種半導體器件包括SiC層；歐姆電極，其形成在SiC層的主表面上；另一電極，其被布置成與SiC層的主表面上的歐姆電極隔開一段距離；以及絕緣層，其位于歐姆電極與另一電極之間。絕緣層包括層間絕緣膜，其用于將歐姆電極和另一電極彼此電氣隔離，以及阻擋層，其被布置成覆蓋層間絕緣膜的外周。另外，優選地，阻擋層由鎢、鉭、或者鎢或鉭的氧化物、或者鎢或鉭的碳化物來形成。在根據本發明的半導體器件中，被布置成覆蓋層間絕緣膜的外周的阻擋層被布置在層間絕緣膜和歐姆電極或源極內部互連之間。因此，由于存在由鎢(W)、鉭(Ta)或其氧化物或碳化物形成的阻擋層，因此層間絕緣膜和歐姆電極彼此斷開。因此，即使層間絕緣膜由 SiO2組成，阻擋層的布置也防止在用于形式歐姆電極的合金化(加熱)步驟中在形成歐姆電極的合金中的Al和層間絕緣膜中的S^2之間的還原反應。另外，由例如W或Ta形成的阻擋層可以具有用于改進源極內部互連和層間絕緣膜之間的粘附性的作用，或者能夠作為基底層以用于在MOSFET的安裝中在以所期望的圖案形成源極內部互連中停止蝕刻。注意的是，可以使用除了上述的鎢、鉭、或者鎢或鉭的氧化物、或者鎢或鉭的碳化物之外的任何材料，只要在加熱至不高于1200°C的溫度中，可以防止層間絕緣膜和歐姆電極之間的反應。上述根據本發明的半導體器件還包括在SiC層和另一電極之間的、具有不小于 30nm且不大于IOOnm的厚度的極薄絕緣膜，并且更優選地，間隙被布置在歐姆電極和極薄絕緣膜、絕緣層之間。極薄絕緣膜由例如上述圖47中的柵極氧化物膜15來表示。如果柵極氧化物膜15 由SiOdi成，則柵極氧化物膜接觸歐姆電極的布置導致在用于形成歐姆電極的合金化(加熱)步驟中在形成歐姆電極的合金中的Al和層間絕緣膜中的SiO2之間發生還原反應。艮口， 柵極氧化物膜的諸如絕緣性質的電特性會劣化。然而通過在極薄絕緣膜、絕緣層和歐姆接觸之間提供間隙以便避免其間的直接接觸，可以抑制如上所述的還原反應的出現。即，可以抑制柵極絕緣膜和絕緣層的、諸如絕緣性質或容量穩定性的電特性的劣化。本發明的效果 根據本發明的半導體器件可以實現抑制絕緣構件中的電特性劣化。


圖1是示出第一實施例中表示半導體器件的MOSFET的構造的示意性橫截面圖。圖2是示出制造第一實施例中的MOSFET的方法概要的流程圖。圖3是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖4是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。
圖5是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖6是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖7是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖8是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖9是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖10是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖11是示出制造第一實施例中的MOSFET的方法的示意性橫截面圖。圖12是示出在表示第一實施例中的半導體器件的MOSFET中的包括有用于將源極接觸電極和源極內部互連彼此連接的薄層的構造的示意性橫截面圖，。圖13是示出第二實施例中表示半導體器件的MOSFET的構造的示意性橫截面圖。
圖14是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖15是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖16是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖17是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖18是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖19是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖20是示出制造第二二實施例中的MOSFET的方法的示意性橫截面圖。
圖21是示出第三實施例中表示半導體器件的MOSFET的構造的示意性橫截面圖。
圖22是示出制造第三Ξ實施例中的MOSFET的方法的示意性橫截面圖。
圖23是示出制造第三Ξ實施例中的MOSFET的方法的示意性橫截面圖。
圖24是示出制造第三Ξ實施例中的MOSFET的方法的示意性橫截面圖。
圖25是示出制造第三Ξ實施例中的MOSFET的方法的示意性橫截面圖。
圖26是示出制造第三Ξ實施例中的MOSFET的方法的示意性橫截面圖。
圖27是示出制造第三Ξ實施例中的MOSFET的方法的示意性橫截面圖。
圖28是示出第四實施例中表示半導體器件的MOSFET的構造的示意性橫截面圖。
圖29是示出制造第四實施例中的MOSFET的方法的示意性橫截面圖。
圖30是示出制造第四實施例中的MOSFET的方法的示意性橫截面圖。
圖31是示出制造第四實施例中的MOSFET的方法的示意性橫截面圖。
圖32是示出制造第四實施例中的MOSFET的方法的示意性橫截面圖。
圖33是示出制造第四實施例中的MOSFET的方法的示意性橫截面圖。
圖34是示出制造第四實施例中的MOSFET的方法的示意性橫截面圖。
圖35是示出第五實施例中表示半導體器件的MOSFET的構造的示意性橫截面圖。
圖36是示出制造第五實施例中的MOSFET的方法概要的流程圖。
圖37是示出制造第五實施例中的MOSFET的方法的示意性橫截面圖。
圖38是示出制造第五實施例中的MOSFET的方法的示意性橫截面圖。
圖39是示出制造第五實施例中的MOSFET的方法的示意性橫截面圖。
圖40是示出制造第五實施例中的MOSFET的方法的示意性橫截面圖。
圖41是示出第六實施例中表示半導體器件的MOSFET的構造的示意性橫截面圖。
圖42是示出制造第六實施例中的MOSFET的方法的示意性橫截面圖。
圖43是示出制造第六實施例中的MOSFET的方法的示意性橫截面圖。圖44是示出第七實施例中表示半導體器件的一個MOSFET的構造的示意性橫截面圖。圖45是示出第七實施例中表示半導體器件的另一MOSFET的構造的示意性橫截面圖。圖46是示出第七實施例中表示半導體器件的又一MOSFET的構造的示意性橫截面圖。圖47是示出傳統使用的垂直型SiC-MOSFET的結構的示意性橫截面圖。
具體實施例方式下文中，將參照附圖來描述本發明的實施例。在以下的附圖中，相同或相應的元件被分配相同的附圖標記并且將不再對其進行重復描述。(第一實施例)最開始，將描述第一實施例中的M0SFET。參照圖1，第一實施例中的MOSFET 100 包括n+SiC襯底11，其是由碳化硅(SiC)組成的襯底并且具有η導電類型(第一導電類型)；rTSiC層12，其用作由SiC組成的半導體層并且具有η導電類型(第一導電類型)；一對ρ體區13，其用作具有ρ導電類型(第二導電類型)的第二導電類型區；η+源區14，其用作具有η導電類型(第一導電類型)的高濃度第一導電類型區；以及P+區18，其用作具有 P導電類型(第二導電類型)的高濃度第二導電類型區。n+SiC襯底11包含高濃度的諸如 N (氮)的η型雜質(具有η導電類型的雜質)。rTSiC層12以大約10 μ m的厚度被形成在n+SiC襯底11的一個主表面上，并且其通過包含η型雜質而具有η導電類型。rTSiC層12中包含的η型雜質的實例包括N(氮)和 P(磷)，并且包含雜質的濃度低于n+SiC襯底11中包含的η型雜質的濃度，例如，IX IO16CnT3 的濃度。注意的是，這里的主表面是指在表面中具有最大面積的主要表面。一對ρ體區13被形成為使得ρ體區彼此分離以包括rTSiC層12的第二主表面 12B，所述第二主表面12B是與作為n+SiC襯底11側上的主表面的第一主表面12A相反的主表面，并且所述一對P體區通過包含P型雜質(具有P導電類型的雜質)來具有P導電類型(第二導電類型)。例如，采用A1、B(硼)等作為ρ體區13將包含的ρ型雜質，并且包含的濃度低于n+SiC襯底11中包含的η型雜質的濃度，例如從IX IO16CnT3至5X IO18CnT3 的濃度。η+源區14被形成在每個ρ體區13內，以便包括第二主表面12Β并被ρ體區13環繞。η+源區14包含諸如P (磷)的η型雜質，其濃度高于rTSiC層12所包含的η型雜質的濃度，例如，1 X IO20Cm-3的濃度。當從所述一對ρ體區13中的一個ρ體區13內形成的η+源區14觀察時，ρ+區18被形成為在另一 P體區13內形成的η.源區14的相反側上包括第二主表面12Β。ρ+區18包含諸如Al或B的ρ型雜質，其濃度高于ρ體區13所包含的ρ型雜質的濃度，例如，1 X IO20Cm-3 的濃度。進一步參照圖1，MOSFET 1包括用作柵極絕緣膜(極薄絕緣膜)的柵極氧化物膜 15、柵電極17、一對源極接觸電極16、源極內部互連27、漏電極55和層間絕緣膜210。
柵極氧化物膜15形成在rTSiC層12的第二主表面12B上，以便接觸第二主表面 12B并且從一個η+源區14的上表面延伸到另一 η+源區14的上表面，并且其由例如二氧化硅組成。柵電極17被布置成接觸柵極氧化物膜15，以便在柵極氧化物膜15上方從一個η. 源區14延伸到另一 η+源區14。另外，柵電極17由諸如多晶硅的導體制成。源極接觸電極16被布置成接觸第二主表面12Β，以便在遠離柵極氧化物膜15的方向上從一對η+源區14延伸到ρ+區18。另外，源極接觸電極16由包含Ti、Al和Si的合金制成。更具體來講，源極接觸電極16由包含Ti、Al、Si和C(碳)的合金以及諸如0(氧) 的剩余雜質制成。由于由上述材料組成，所以源極接觸電極16用作與11-5比層12、11+源區 14或ρ+區18建立良好歐姆接觸的歐姆接觸電極。另外，源極接觸電極16被布置成以接觸 η+源區14和ρ+區18這兩者的方式延伸。由于與η+源區14建立歐姆接觸的電極以及與P+ 區建立歐姆接觸的電極彼此一體化，因此在形成MOSFET 100中，應該形成用于建立歐姆接觸的僅單個電極，以替代之前已形成的兩個電極。因此，本實施例中的MOSFET 100是能夠實現制造工藝步驟數目的減少和集成度的提高的半導體器件。源極內部互連27被布置成將一對源極接觸電極16中的一個源極接觸電極16連接到布置在其相鄰位置處的另一源極接觸電極16。該源極內部互連27被形成為由例如Al 組成的金屬互連。漏電極55被形成為接觸n+SiC襯底11的另一主表面11B，所述另一主表面IlB是與作為形成n—SiC襯底12側上的主表面的一個主表面IlA相反的主表面。例如，如與以上源極接觸電極16中一樣，該漏電極55可以由包含Ti、Al和Si的材料制成，或者它可以由諸如Ni或NiSi的、能夠與n+SiC襯底11建立歐姆接觸的另一種材料制成。因此，漏電極 55被電連接到n+SiC襯底11。另外，在漏電極55的與n+SiC襯底11相反的主表面上(在圖1中的漏電極55下方)形成漏極接觸電極56。漏極接觸電極56是由例如Al或Au組成的薄膜電極。層間絕緣膜210具有將例如源極內部互連與柵電極17電氣隔離以及保護MOSFET 100的作用，所述柵電極17被布置成例如從外部將一個源極接觸電極16連接到圖1中的另一源極接觸電極16。該層間絕緣膜210由例如SixNy(氮化硅)組成。層間絕緣膜210被布置成覆蓋柵電極17的外周部分并且掩埋柵電極17與源極內部互連27之間的間隙。如圖1中所示，層間絕緣膜210接觸柵電極17的外周部分并且接觸源極內部互連27的內部外周部分。另外，圖1中的層間絕緣膜210還在源極接觸電極16 的主表面延伸的方向(圖1中的橫向方向)上被布置在位于源極接觸電極16與柵極氧化物膜15之間的區域中。根據這種構造，例如，層間絕緣膜210可以抑制電流從源極內部互連27流到柵電極17。這里，由于SixNy用于層間絕緣膜210，因此在層間絕緣膜210中不包含氧原子 (O)0因此，如與上述圖47中的MOSFET 1000中一樣，可以抑制由于源極接觸電極16被加熱至大約1000°C的溫度以進行合金化而導致源極接觸電極16中的Al與柵極氧化物膜15 或層間絕緣膜21中的氧原子發生反應。具體來講，例如，該構造使得由SixNy組成的層間絕緣膜210位于源極接觸電極16與柵極氧化物膜15之間。因此，即使為了使形成源極接觸電極16的金屬材料與將與其接觸的n+源區14和ρ+區18良好接觸而在不高于1200°C (大約1000°C )的溫度下執行熱處理(合金化處理)，也不發生層間絕緣膜210與形成源極接觸電極16的金屬材料的還原反應。這是因為源極接觸電極16不接觸包含氧原子的構件。 由包含氧原子的SW2組成的柵極氧化物膜15與源極接觸電極16是不連續的，因為插入由 SixNy組成的層間絕緣膜210。因此，在以上的熱處理中源極接觸電極16中的Al與柵極氧化物膜15的反應被抑制。因此，通過提供由SixNy組成的層間絕緣膜210，可以抑制在將源極接觸電極16加熱至不高于1200°C的溫度以進行合金化中柵極氧化物膜15與Al發生反應。S卩，可以抑制由于柵極氧化物膜15的反應而導致諸如絕緣性質或容量穩定性的電特性劣化。因此，可以提供穩定且高質量的半導體器件。注意的是，層間絕緣膜210或圖1中的源極內部互連27具有垂直厚度，具體來講， 左端部和右端部顯著地大于中部。另外，層間絕緣膜210或源極內部互連27的角部是成角度的。然而，注意的是，這樣做是為了有助于理解附圖并且在圖1中的橫截面圖中，在整個橫向方向上，層間絕緣膜210或源極內部互連的厚度實際上是基本上均勻的。另外，層間絕緣膜210或源極內部互連27的角部是圓形的，這也與以下的每個附圖類似。另外，半導體器件被構造成使得圖1所示的MOSFET 100在n+SiC襯底11或rTSiC 層12的主表面延伸的方向上布置。圖1中僅示出作為最小組成單元的單個MOSFET 100。 因此，沒有示出圖1中的左端和右端，然而，實際上，圖1中的MOSFET 100被設置在四個方向上，這也與以下的每個附圖類似。現在將描述MOSFET 100的操作。參照圖1，在不高于閾值的電壓施加到柵電極17 的狀態下，也就是說，在截止狀態下，位于柵極氧化物膜15正下方的ρ體區13與rTSiC層 12之間的部分被反向偏置并且處于非導通狀態。另一方面，當越來越大的正電壓施加到柵電極17時，作為在ρ體區13與柵極氧化物膜15接觸的部分周圍的區域的在溝道區中，形成反轉層。因此，n+源區14和rTSiC層12彼此電連接并且電流在源極接觸電極16(或源極內部互連17)和漏電極55之間流動。現在，將描述表示根據本發明的制造半導體器件的方法的一個實施例的第一實施例中表示半導體器件的MOSFET的制造方法。參照圖2，在制造第一實施例中的MOSFET的方法中，最開始，執行SiC襯底準備步驟(SlO)。在該步驟(SlO)中，準備第一導電類型的SiC 襯底。具體來講，參照圖3，例如，準備由六邊形SiC組成并且通過包含η型雜質而具有η導電類型的n+SiC襯底11。接著參照圖2，執行η型層形成步驟(S20)。在該步驟(S20)中，在n+SiC襯底11 上形成第一導電類型的半導體層。具體來講，參照圖3，通過外延生長在n+SiC襯底11的一個主表面IlA上形成rTSiC層12。例如，使用SiH4 (硅烷)和C3H8 (丙烷)的氣體混合物作為源氣體并且使用H2(氫)氣體作為載氣，利用CVD可以實現外延生長。這里，例如，優選地，引入N或P作為η型雜質。因此，可以形成包含η型雜質的rTSiC層12，所述η型雜質的濃度低于n+SiC襯底11中包含的η型雜質的濃度。具體來講，例如，rTSiC襯底12中的 η型雜質的濃度優選地不低于5 X IO15CnT3且不高于5Χ 1016cm_3。接著參照圖2，執行ρ體區形成步驟(S21)。在該步驟(S21)中，參照圖4，具有第二導電類型的第二導電類型區被形成為包括n—SiC層12的第二主表面12B，所述第二主表面12B是與作為n+SiC襯底11側的主表面的第一主表面12A相反的主表面。具體來講，最開始，例如，用CVD(化學氣相沉積)在第二主表面12B上形成由SW2組成的氧化物膜。然后，在將抗蝕劑涂布到氧化物膜上之后，執行曝光和顯影，以由此在與用作所期望的第二導電類型區的P體區13的形狀相應的區域中形成具有開口的抗蝕劑膜。通過使用該抗蝕劑膜作為掩模，例如，通過RIE (反應離子蝕刻)部分地去除氧化物膜，并且在rTSiC層12上形成由具有開口圖案的氧化物膜形成的掩模層。此后，去除以上的抗蝕劑膜。然后，使用該掩模層作為掩模，在n—SiC層12中執行諸如Al的ρ型雜質的離子注入，以由此在rTSiC層 12中形成ρ體區13。注意的是，由例如S^2組成的掩模優選地用于上述抗蝕劑的曝光和顯影。接著參照圖2，執行η+區形成步驟(S22)。在該步驟(S22)中，在包括第二主表面 12Β的ρ體區13內的區域中，形成高濃度第一導電類型區，其包含的雜質具有第一導電類型、濃度高于rTSiC層12中的濃度。具體來講，參照圖4，最開始，在去除在步驟(S21)中用作掩模的以上氧化物膜之后，根據與步驟(S21)類似的工序，形成在與所期望的η+源區14 的形狀相應的區域中具有開口的掩模層。然后，使用該掩模層作為掩模，通過離子注入，在 rTSiC層12中引入諸如P的η型雜質，以由此形成η+源區14。接著參照圖2，執行ρ+區形成步驟(S23)。在該步驟(S23)中，參照圖4，高濃度第二導電類型區(P+區18)被形成為當從一對P體區13中的一個P體區13內形成的η+源區 14觀察時包括在另一 ρ體區13內形成的η+源區14相反側上的第二主表面12Β。具體來講，參照圖4，根據與步驟(S21)和(S2》類似的工序，形成在與所期望的ρ+區18的形狀相應的區域中具有開口的掩模層，并且使用該掩模層作為掩模，通過離子注入將諸如Al或B 的P型雜質引入n_SiC層12，以由此形成ρ+區18。接著參照圖2，執行激活退火步驟(S31)。在該步驟(S31)中，通過例如在Ar(氬) 氣氛中將其中已注入離子的rTSiC層12加熱至不低于1700°C且不高于1800°C的溫度并且將該層保持大致30分鐘，來執行激活退火，所述激活退火是用于激活通過以上離子注入引入的雜質并且恢復結晶度的熱處理。接著參照圖2，執行表面清潔步驟(S3》。在該步驟(S32)中，如圖4中所示，清潔其中形成P體區13、η.源區14和P+區18的rTSiC層12的第二主表面12B和n+SiC襯底 11的另一主表面11B。具體來講，例如，通過在干氧氣氛中執行其中加熱溫度不低于1100°C且不高于 1300°C的熱處理并且將保持時間設定為10分鐘左右，在第二主表面12B和圖4所示的另一主表面IlB上形成熱氧化物膜。此后，通過使用緩沖的氫氟酸去除以上的熱氧化物膜，以由此清潔第二主表面12B和另一主表面11B。此后，優選地，通過使用有機溶劑的有機清潔、使用酸的酸清潔或RCA清潔，來執行表面清潔。接著參照圖2，執行極薄絕緣膜形成步驟(S3!3)。在該步驟(S32)中，參照圖5，通過步驟(SlO)至(S3》在其上形成包括所期望的離子注入區的rTSiC層12的n+SiC襯底11 經受熱氧化。具體來講，例如，通過在干氧氣氛中將n+SiC襯底11加熱至不低于110(TC且不高于1300°C的溫度并且將襯底保持為大致30分鐘至60分鐘，可以執行熱氧化。因此，在第二主表面12B上，形成用作柵極氧化物膜15 (參見圖1)的極薄絕緣膜15A，所述柵極氧化物膜15是二氧化硅(SiO2)的熱氧化物膜(例如，具有的厚度大致為30nm至lOOnm)。盡管極薄絕緣膜15A的厚度對應于極薄絕緣膜15A的介電常數，但是從絕緣柵晶體管中包括尖峰的柵電壓操作范圍至上述范圍的范圍通常是合適的。在極薄絕緣膜形成步驟(S33)中，可以如上所述采用在氧氣氛中執行的干法氧化，然而，例如可以采用濕法氧化或熱解氧化，在濕法氧化中，在包含水蒸氣的氧氣氛中執行加熱，在熱解氧化中，在SiC的氧化中產生的水蒸氣中的氫原子比干法氧化更有效地在界面處以氫、懸掛鍵(原子的未附著鍵)來終止。另外，在步驟(S33)中形成的極薄絕緣膜 15A可以如上述步驟(S31)中一樣經受退火作為附加的處理。在該退火過程中，優選地，在 NO (氧化氮)氣氛或隊0 (—氧化二氮)氣氛中、在不低于1100°C且不高于1300°C的溫度下執行加熱大致30分鐘至90分鐘并且在Ar氣氛中、在不低于1100°C且不高于1300°C的溫度下執行后續加熱大致30分鐘至90分鐘。接著參照圖2，執行柵電極形成步驟(S40)。在該步驟(S40)中，參照圖6，例如，由例如作為導體的多晶硅組成的柵電極17(參見圖1)被形成為接觸柵極氧化物膜15，以便從一個η+源區14延伸到另一 η+源區14。如果采用多晶硅作為用于柵電極的原材料，則多晶硅可以以lX102°cm_3的高濃度包含P或B。注意的是，柵電極17優選地具有大致從300nm 至500nm的厚度。為了形成柵電極17以便使其從一個η+源區14延伸到另一 η+源區14，優選地使用光刻技術。具體來講，最開始，在將抗蝕劑涂布到接觸圖5所示的極薄絕緣膜15Α的基本整個表面形成的柵電極17上之后，執行曝光和顯影，以在與所期望的柵電極17的形狀相應的區域中形成抗蝕劑膜。然后，使用該抗蝕劑膜作為掩模，例如，通過RIE (反應離子蝕刻) 部分地去除柵電極17和極薄絕緣膜15Α。因此，如圖6中所示，形成柵電極17和柵極氧化物膜15。被部分去除柵電極17和極薄絕緣膜15Α的區域處于如下的狀態如圖6所示，暴露η.源區14和η.區18的各個主表面。接著參照圖2，執行層間絕緣膜形成步驟(S50)。在該步驟(S50)中，參照圖7，例如，用CVD(化學氣相沉積)形成由氮化硅膜(SixNy)或氮氧化硅膜(SiOxNy)形成的層間絕緣膜210。這里，具體來講，通過使用等離子體CVD，形成具有的厚度不小于0. 5 μ m且不大于1.5μπι并且優選地不小于0. 7μπι且不大于1.3μπι，例如1. 0 μ m的層間絕緣膜210。因此，圖7所示的層間絕緣膜210被形成為接觸ρ+區18、n+源區14和柵電極17的各個表面。如果包含氧的氮氧化硅膜(SiOxNy)替代SixNy用于層間絕緣膜210，則在層間絕緣膜210中包含氧原子。然而，SiOxNy中的氧原子含量的比率低于圖47中層間絕緣膜21中的S^2中的氧原子含量的比率。因此，即使在氮氧化硅膜(SiOxNy)用作層間絕緣膜210的情況下，如在使用SixNy的情況中一樣，可以實現抑制熱處理期間層間絕緣膜與源極接觸電極16 (歐姆電極)的合金中Al之間反應的效果。注意的是，當形成由氟化硅氧化物(SiOF) 或碳氧化硅(SiOC)中的任一種替代SixNy或SiOxNy組成的層間絕緣膜210時，也得到類似的效果。接著參照圖2，執行源電極部分開口步驟(S60)。在該步驟(S60)中，去除步驟 (S50)中形成的一部分層間絕緣膜210。S卩，在步驟(S60)中，去除在隨后步驟中將要形成源極接觸電極16的區域中形成的層間絕緣膜21。具體來講，參照圖8，優選地去除與在一對P體區13內形成的n+源區14和ρ+區18中的每個接觸的層間絕緣膜210。這是因為如圖1中所示，源極接觸電極16被形成為以與η+源區14和ρ+區18接觸的方式、從η+源區 14延伸到ρ+區18，ρ+區18被布置成接觸η+源區14。
具體以下面的工序執行步驟(S60)。在將抗蝕劑涂布到圖7所示的被形成為接觸 P+區18、n+源區14和柵電極17的各個表面的層間絕緣膜210上之后，執行曝光和顯影，以由此在與所期望的層間絕緣膜210的形狀相應的區域中形成具有開口的抗蝕劑膜。然后， 使用該抗蝕劑膜作為掩模，例如，通過RIE (反應離子蝕刻)部分地去除層間絕緣膜210。因此，在所期望的區域中形成層間絕緣膜210的開口圖案。參照圖8，掩模層5的圖案被形成為接觸剩余的層間絕緣膜210。接著參照圖2，執行源極歐姆電極形成步驟(S70)。在該步驟(S70)中，用于形成源極歐姆電極(圖1中的源極接觸電極16)的由Ti組成的Ti膜、由Al組成的Al膜和由 Si組成的Si膜被以該順序形成。具體來講，參照圖9，最開始，例如，通過具體在第二主表面12B中暴露的ρ+區18的主表面和η+源區14的主表面上以及將以接觸層間絕緣膜210 的方式形成的掩模層5上進行濺射，形成Ti膜、Al膜和Si膜。此后，通過去除掩模層5， 也去除掩模層5上的Ti膜、Al膜和Si膜。因此，如圖9中所示，僅ρ+區18的主表面和η+ 源區14的主表面上的Si膜得以保持。因此，如通過圖10中的源極接觸電極16所示地，Ti 膜、Al膜和Si膜僅形成在ρ+區18的主表面和η.源區14的主表面上。因此，優選地執行剝離，以在步驟(S60)中形成的掩模層5上形成所期望的膜并且通過隨后去除掩模層5僅在所期望的區域中形成膜。在圖9中，由用于形成源極歐姆電極的Ti組成的Ti膜、Al組成的Al膜和Si組成的Si膜構成的堆疊結構被示出為源極接觸電極16。接著，參照圖2，執行背表面漏電極形成步驟(S80)。在該步驟(S80)中，用作背表面電極焊盤的Ni層或NiSi層在與形成有rTSiC層12側相反的n+SiC襯底11的主表面上形成為漏電極陽。具體來講，參照圖10，例如，通過在n+SiC襯底11的另一主表面IlB上進行濺射， 氣相沉積上述的Ni層或NiSi層，以由此形成背表面電極焊盤(漏電極55)，主表面IlB是與作為形成有n_SiC層12的主表面的一個主表面IlA相反的主表面。由這些材料制成的漏電極陽與n+SiC襯底11建立了良好的歐姆接觸。注意的是，Ni層具有的厚度優選地不小于30nm且不大于200nm并且進一步優選地不小于50nm且不大于150nm，其中例如為lOOnm。NiSi層具有的厚度優選地不小于30nm 且不大于200nm并且進一步優選地不小于50nm且不大于150nm，其中例如為lOOnm。另外，在形成漏電極55之后，如圖10中所示，優選地，在漏電極55的下主表面上形成漏極接觸電極56。優選地，漏極接觸電極56是由例如Al或Au組成并且具有的厚度為Iym左右的薄膜。優選地，如與漏電極55的情況中一樣，通過濺射，例如采用氣相沉積形成漏極接觸電極56。通過如上地設定厚度條件，以上的漏電極55可以用作以穩定方式具有低電阻的歐姆漏電極。注意的是，可以首先執行步驟(S70)和步驟(S80)中的任一個。接著參照圖2，執行合金化處理步驟(S90)。具體來講，參照圖10，將已完成以上工序的n+SiC襯底11在諸如Ar的惰性氣體的氣氛中加熱至不低于550°C且不高于1200°C并且優選地不低于900°C且不高于1100°C，例如1000°C的溫度，并且保持不長于10分鐘(例如，1分鐘)的時間段。因此，Ti膜、Al膜和Si膜中分別包含的Ti、Al和Si以及rTSiC層 12或n+SiC襯底11中包含的C被合金化。因此，如圖10中所示，形成源極接觸電極16，其被布置成接觸第二主表面12B、在遠離柵極氧化物膜15的方向上從一對η+源區14延伸到 P+區18。另外，通過以上的加熱，同時形成漏電極55，其被布置成接觸n+SiC襯底11的另一主表面11B，主表面IlB是與作為形成有rTSiC層12側上的主表面的一個主表面IlA相反的主表面。這里，在步驟(S90)中，優選地，具體在Ar和/或隊的惰性氣體和氫的氣體混合物中，加熱n+SiC襯底11。因此，可以制造源極接觸電極16，使其與η+源區14和ρ體區13(ρ+區18)的接觸電阻進一步可靠地降低并且制造成本得以抑制。即使在用于此合金化過程的熱處理中將n+SiC襯底11暴露于1000°C左右的高溫， 在該第一實施例中，由于源極接觸電極16中的Al與層間絕緣膜210之間的反應而導致的層間絕緣膜210組成的變化和由于Al與柵極氧化物膜15中的氧原子之間的反應而導致的柵極氧化物膜15組成的變化被抑制。這是因為與Al的反應性低于S^2的SixNy組成的層間絕緣膜210位于源極接觸電極16中的Al和柵極氧化物膜15中的氧原子之間，并因此層間絕緣膜210抑制源極接觸電極16中的Al與柵極氧化物膜15中的氧原子之間的反應。接著參照圖2，執行源極內部互連形成步驟(S100)。在該步驟(S100)中，形成源極內部互連27，該源極內部互連27是用于將一個源極接觸電極16和另一源極接觸電極16 成對地彼此電連接的金屬層。具體來講，參照圖11，例如，通過在源極接觸電極16和層間絕緣膜210的基本整個表面上進行濺射，形成用作由Al組成的薄膜層的源極內部互連27。然而，參照圖12中的 MOSFET 200，例如，在形成Al的薄膜層之前，可以在源極接觸電極16或層間絕緣膜210的基本整個表面上形成由Ti組成的薄膜層(薄層6)。因此，Ti的薄層6改進了源極內部互連27與源極接觸電極16之間的粘附性。可替選地，例如，可以使用Ta(鉭)或W(鎢)替代Ti作為用于薄層6的材料。因此，如Ti的情況一樣，Ta或W改進了源極內部互連27與源極接觸電極16之間的粘附性。另外，可以起到在安裝MOSFET 100中在以所期望的圖案形成源極內部互連27時作為用于停止蝕刻的基底層的作用。此外，上述的薄層6可以由從Cr (鉻)、Mo (鉬)、Nb (鈮)和V (釩)組成的組中選擇的任一種組成。通過采用任一種材料，薄層6可以實現上述源極接觸電極16與源極內部互連27之間的良好粘附性，以及同時，源區中的電阻可以充分降低并且可以增強對電遷移的抵抗力。注意的是，上述圖12中的MOSFET 200與MOSFET 100的不同之處僅在于，其包括薄層6并且采用與MOSFET 100不同的方式來構造。在步驟(S100)中，例如，在形成Ti和Al的薄膜層的情況中，Ti的薄膜層具有的厚度優選地不小于30nm且不大于70nm并且優選地不小于40nm且不大于60nm，其中例如為 50nm。類似地，Al的薄膜層優選地具有不小于2 μ m的厚度。通過執行以上每個步驟，形成圖11 (圖1)中所示的MOSFET 100。為了將多個 MOSFET 100相互電連接以用作一個集成電路，執行形成鈍化膜或安裝的步驟作為后續步驟。鈍化膜被形成為一旦形成MOSFET 100的組成元件而用于最終在外部保護MOSFET 100 的保護膜。(第二實施例)參照圖13，第二實施例中的MOSFET 300與MOSFET 100的構造基本上類似。然而， 在MOSFET 300中，用由SixNy形成的柵極絕緣膜150替代MOSFET 100中的柵極氧化物膜15。柵極絕緣膜150不包含氧原子。因此，例如，即使柵極絕緣膜150被構造成其部分區域接觸源極接觸電極16，柵極絕緣膜150在熱處理期間也不會由于與源極接觸電極16 發生反應而變化。因此，如與MOSFET 100中的層間絕緣膜210的情況一樣，MOSFET 300中的層間絕緣膜210沒有布置在位于柵極氧化物膜15與源極接觸電極16之間的區域中。因此，MOSFET 300中的柵極絕緣膜150在圖13中的橫向方向上比MOSFET 100中的柵極氧化物膜15長，并且柵極絕緣膜150的橫向方向上的端部接觸各個源極接觸電極16。具有如上構造的MOSFET 300還實現與MOSFET 100或MOSFET 200相同的效果。下文中，將描述制造該第二實施例中的MOSFET 300的方法。可以參照圖2中的流程圖來描述制造第二實施例中的M0SFET300的方法。然而， 每個步驟中的詳細工序稍有不同。圖2中的流程圖中的步驟(SlO)至步驟(S32)與第一實施例中的相同。參照圖 14，在極薄絕緣膜形成步驟(S33)中，形成由SixNy替代第一實施例中的SiO2組成的極薄絕緣膜15A(對應于圖5中的極薄絕緣膜15A)。該極薄絕緣膜15A在后續步驟中被部分去除并且用作柵極絕緣膜150。在柵電極形成步驟(S40)中，參照圖15，如與第一實施例中一樣地形成柵電極17。 在該步驟(S40)中，柵極絕緣膜150可以經受光刻技術等，以便將沿著第二主表面12B的方向(圖15中的橫向方向)上的柵極絕緣膜150的長度處理成所期望的長度，然而，可以在不需要執行以上處理的情況下建立圖15所示的狀態。這是因為，就M0SFET300而言，柵極絕緣膜的以上沿著橫向方向的長度等于隨后形成的層間絕緣膜的長度。在層間絕緣膜形成步驟(S50)中，參照圖16，層間絕緣膜210如與第一實施例中一樣地形成，以及此后，在源電極部分開口步驟(S60)中，執行與第一實施例中一樣的處理。 因此，參照圖17，可以執行使層間絕緣膜210和柵極絕緣膜150在橫向方向上的長度彼此相等這種處理。下面的步驟(S70)至步驟(S100)是與第一實施例中相同的處理。可以參照圖18 說明步驟(S70)，并且是采用與第一實施例中的圖9類似的方式。可以參照圖19說明步驟 (S80)，并且是采用與第一實施例中的圖10類似的方式。可以參照圖18和圖19說明步驟 (S90)，并且是采用與第一實施例中的圖9和圖10類似的方式。可以參照圖20說明步驟 (S100)，并且是采用與第一實施例中的圖11類似的方式。該第二實施例與該第一實施例的不同之處僅在于上述的每個點。即，第二實施例在以上沒有描述的構造、條件、工序、效果等方面完全與第一實施例中的一致。(第三實施例)參照圖21，第三實施例中的MOSFET 400與MOSFET 100的構造方式基本類似。然而，在MOSFET 400中，層間絕緣膜具有由SW2組成的層間絕緣膜21和由SixNy組成的層間絕緣膜210的兩層結構。具體來講，在具有兩層結構的層間絕緣膜中，由S^2組成的層間絕緣膜21被布置在內部以便覆蓋柵電極17的外周部分，并且由SixNy組成的層間絕緣膜210被布置成覆蓋層間絕緣膜21的外周部分。另外，MOSFET 400的柵極氧化物膜15由SiO2組成。柵極氧化物膜15在橫向方向上的長度等于柵電極17在橫向方向上的長度。此外，柵極氧化物膜15的橫向方向上的端部被層間絕緣膜21環繞，并且層間絕緣膜21環繞柵極氧化物膜15的區域被層間絕緣膜210環繞。同時，在具有這種構造的情況下，由SiO2組成的層間絕緣膜21或柵極氧化物膜15 不接觸通過將Al合金化而形成的源極接觸電極16。S卩，由于布置了由SixNy組成的層間絕緣膜210，層間絕緣膜21(柵極氧化物膜1 和源極接觸電極16彼此不連續。因此，具有如上構造的MOSFET 400也實現了與MOSFET 100等相同的效果。下文中，將描述該第三實施例中的制造MOSFET 400的方法。可以參照圖2中的流程圖來描述制造第三實施例中的M0SFET400的方法。然而， 每個步驟中的詳細工序稍有不同。圖2中的流程圖中的步驟(SlO)至步驟(S40)與第一實施例中的相同。因此，可以執行使柵極氧化物膜15和柵電極17在橫向方向的長度彼此相等的這種處理。在層間絕緣膜形成步驟(S50)中，參照圖22，最開始，例如，采用CVD(化學氣相沉積)，這里具體地采用等離子體CVD形成由SiA組成的層間絕緣膜21。厚度不小于0. 5 μ m 且不大于1. 5 μ m，并且優選地不小于0. 8 μ m且不大于1. 2 μ m，例如為1. 0 μ m。然后，執行一次源電極部分開口步驟(S60)。這里，如與第一實施例中一樣，去除在步驟(S50)中形成的一部分層間絕緣膜21。通過去除接觸一對ρ體區13內形成的η+源區 14和ρ+區18中的每個的層間絕緣膜21，得到如圖23中所示的方式。然后，再執行層間絕緣膜形成步驟(S50)。這里，由SixNy組成的層間絕緣膜210被形成為接觸P+區、η+源區14和層間絕緣膜21的各個表面。注意的是，由上述Si0xNy、Si0F 和SiOC中的任一個替代SixNy組成的層間絕緣膜210可以形成為將在此形成的層間絕緣膜 210。厚度不小于0. Iym且不大于Ι.Ομπι并且優選地不小于0. 2μπι且不大于0. 6μπι，例如為 0. 3μπι。然后，再執行源電極部分開口步驟(S60)。在該步驟中，如與第一實施例中一樣，通過使用掩模層5的圖案作為掩模，去除一部分層間絕緣膜210。因此，參照圖24，留下掩模層5的圖案接觸剩余的層間絕緣膜210。下面的步驟(S70)至步驟(S100)是與第一實施例中相同的處理。可以參照圖25 說明步驟(S70)并且采用與第一實施例中的圖9中類似的方式。可以參照圖沈說明步驟 (S80)并且采用與第一實施例中的圖10中類似的方式。可以參照圖25和圖沈說明步驟 (S90)并且采用與第一實施例中的圖9和圖10中類似的方式。可以參照圖27說明步驟 (S100)并且采用與第一實施例中的圖11中類似的方式。該第三實施例與該第一實施例的不同之處僅在于上述的每個點。即，第三實施例在以上沒有描述的構造、條件、工序、效果等方面完全與第一實施例中的一致。(第四實施例)參照圖觀，第四實施例中的MOSFET 500與MOSFET 400的構造方式基本類似。然而，在MOSFET 500中，例如，如與上述MOSFET 300中一樣，柵極氧化物膜15在橫向方向的長度比柵電極17長，并且其長度等于由SW2組成的層間絕緣膜21的橫向方向的長度。柵極氧化物膜15的橫向方向上的端部接觸由SixNy組成的層間絕緣膜210。MOSFET 500與MOSFET 400的不同之處僅在于上述柵極氧化物膜15的橫向方向上的長度。即，同樣，在MOSFET 500中，由SiO2組成的柵極氧化物膜15或層間絕緣膜21不接觸通過將Al合金化而形成的源極接觸電極16。S卩，由于布置了由SixNy組成的層間絕緣膜 210，因此層間絕緣膜21 (柵極氧化物膜1 和源極接觸電極16彼此不連續。因此，具有如上構造的MOSFET 500還實現與MOSFET 100等的效果相同的效果。可以參照圖2中的流程圖來描述制造第四實施例中的M0SFET500的方法。圖2中的流程圖中的步驟(SlO)至步驟(S40)與第二實施例中的相同。即，不必在步驟(S40)中將柵極氧化物膜15的長度處理成所期望的長度。然而，該第四實施例與第二實施例的不同之處在于，在第二實施例中形成由SixNy組成的柵極絕緣膜150但是在該第四實施例中形成由SW2組成的柵極氧化物膜15。在層間絕緣膜形成步驟(S50)中，參照圖四，如與第三實施例中一樣，形成由SW2 組成的層間絕緣膜21。然后，執行一次源電極部分開口步驟(S60)。這里，參照圖30，如與第二實施例中的步驟(S60) —樣，去除被形成為接觸η+源區14和ρ+區18和層間絕緣膜21 的極薄絕緣膜15Α，并且極薄絕緣膜15Α用作柵極氧化物膜15。因此，可以執行使層間絕緣膜21和柵極氧化物膜15在橫向方向的長度彼此相等的這種處理。然后，再如與第三實施例中的一樣執行步驟(S50)和步驟(S60)，參照圖31，掩模層5的圖案被形成為接觸剩余的層間絕緣膜210。下面的步驟(S70)至步驟(S100)是與第一實施例中的處理相同的處理。可以參照圖32說明步驟(S70)并且采用與第一實施例中的圖9中類似的方式。可以參照圖33說明步驟(S80)并且采用與第一實施例中的圖10中類似的方式。可以參照圖32和圖33說明步驟(S90)并且采用與第一實施例中的圖9和圖10中類似的方式。可以參照圖34說明步驟(S100)并且采用與第一實施例中的圖11中類似的方式。該第四實施例與該第一實施例的不同之處僅在于上述的每個點。即，第四實施例在以上沒有描述的構造、條件、工序、效果等方面完全與第一實施例中的一致。(第五實施例)參照圖35，第五實施例中的MOSFET 600與上述每個實施例中的MOSFET的構造方式基本類似。然而，在MOSFET 600中，阻擋層60被布置成覆蓋由SixNy組成的層間絕緣膜 210的外周。阻擋層60還布置在源極接觸電極16與柵極氧化物膜15之間。在此方面， MOSFET 600不同于上述其他MOSFET。與層間絕緣膜210 (層間絕緣膜21) —樣，例如，阻擋層60具有將源極內部互連27 與柵電極17電氣隔離以及保護MOSFET 600的功能，該源極內部互連27在圖35中被布置成將一個源極接觸電極16和另一源極接觸電極16彼此電氣隔離。另外，例如，與上述圖12 中的薄層6 —樣，阻擋層60可以具有用于改進源極內部互連27和層間絕緣膜210之間的粘附性的功能，或者可以起到在安裝MOSFET 600中、在以所期望的圖案形成源極內部互連 27中作為用于停止蝕刻的基底層的作用。為了起到以上作用，阻擋層60優選地由Ta(鉭)、 W(鎢)、或者鎢或鉭的氧化物或者鎢或鉭的碳化物組成。同樣，在具有如上構造的MOSFET 600中，SW2和源極接觸電極16中的合金化Al 不彼此接觸。因此，得到與上述每個實施例中的MOSFET中的效果相同的效果。除了這種效果之外，還另外得到由存在上述阻擋層60而帶來的效果。可以參照圖36中的流程圖來描述制造第五實施例中的M0SFET600的方法。圖36 中的流程圖與圖2中的流程圖基本類似，然而，圖36中的流程圖包括在源電極部分開口步驟(S60)和源極歐姆電極形成步驟(S70)之間的阻擋層形成步驟(S65)。在制造MOSFET 600的方法中的步驟(SlO)至步驟(S60)與根據上述每個實施例的制造MOSFET的方法中的步驟基本相同。例如，參照圖37，柵極氧化物膜15是由SiO2組成的氧化物膜，并且柵極氧化物膜15的橫向方向上的長度大于柵電極17的橫向方向上的長度，并且等于層間絕緣膜210的橫向方向上的長度。因此，例如，在源電極部分開口步驟 (S60)中，如與第二實施例中一樣，在去除一部分層間絕緣膜210的同時，優選地部分去除柵極氧化物膜15。在該第五實施例中，然而，在進行后續步驟之前，優選地去除用于在步驟(S60)中部分去除層間絕緣膜210或柵極氧化物膜15的抗蝕劑(例如，圖8中的掩模層5)。然后，在阻擋層形成步驟(S65)中，如圖37中所示，阻擋層60被形成為接觸ρ+區 18和η+源區14的各個主表面，以便環繞柵極氧化物膜15的端部并且覆蓋層間絕緣膜210 的外周部分。阻擋層60具有的厚度優選地不小于0. 1 μ m且不大于0. 5 μ m并且更優選地不小于0. 05 μ m且不大于0. 2 μ m，其中例如為0. 1 μ m。然后，在將抗蝕劑涂布到以上阻擋層60的表面上之后，執行曝光和顯影，以在與將要被去除阻擋層60的部分的所期望的形狀相應的區域中形成具有開口的抗蝕劑膜。然后，使用該抗蝕劑膜作為掩模，例如，通過RIE部分地去除阻擋層60。具體來講，參照圖38， 去除被形成為接觸P+區18和η+源區14的阻擋層60。然后，留下掩模層5的圖案接觸剩余的阻擋層60。然后，參照圖36，執行源極歐姆電極形成步驟(S70)。在該步驟(S70)中，形成如上述每個實施例中一樣的源極接觸電極16。具體來講，參照圖39，最開始，通過具體在第二主表面12Β中暴露的ρ+區18的主表面和η+源區14的主表面上以及被形成為接觸阻擋層 60的掩模層5上進行濺射，形成上述的Ti膜、Al膜和Si膜。此后，通過去除掩模層5，也去除掩模層5上的上述Ti膜、Al膜和Si膜。因此，僅在ρ+區18的主表面和η+的主表面上形成Ti膜、Al膜和Si膜。優選地執行剝離步驟，以在步驟(S65)中形成的掩模層5上形成所期望的膜并且通過隨后去除掩模層5僅在所期望的區域中形成膜。同樣，在圖39中，例如，如與圖9中一樣，由用于形成源極歐姆電極的由Ti組成的 Ti膜、由Al組成的Al膜和由Si組成的Si膜構成的堆疊結構被示出為源極接觸電極16。下面的步驟(S80)至(S100)與上述每個實施例中的步驟一致。因此，形成采用圖 40 (圖35)所示方式的MOSFET 600。該第五實施例與該第一實施例的不同之處僅在于上述的每個點。即，第五實施例在以上沒有描述的構造、條件、工序、效果等方面完全與第一實施例中的一致。(第六實施例)參照圖41，第六實施例中的MOSFET 700與MOSFET 600的構造方式基本類似。然而，在MOSFET 700中，源極接觸電極16和阻擋層60彼此不連續，并且其間具有間隙32。 MOSFET 700與MOSFET 600的不同之處僅在于此方面。通過由此在源極接觸電極16和柵極氧化物膜15之間布置間隙32，可以可靠地進一步抑制源極接觸電極16中的Al和柵極氧化物膜15中的氧原子之間的反應。注意的是， 為了下面的一些原因，優選地，間隙32具有的寬度(間隙32在沿著n+SiC襯底的主表面的方向上的寬度)例如不小于0. 1 μ m且不大于1 μ m。即，如上所述的絕緣柵晶體管通常按具有的橫向寬度為例如IOym左右的單元結構來布置，并因此，期望間隙32所占的作為非操作區的面積不大于1 μ m。另外，考慮到在用于形成柵極氧化物膜15等的蝕刻工藝中的處理精度，期望以上的間隙32具有的寬度不小于0. 1 μ m。可以參照圖36中的流程圖來描述第六實施例中的MOSFET 700的制造方法。制造MOSFET 700的方法不同于源極歐姆電極形成步驟(S70)中的制造MOSFET 600的方法。如上所述，在制造MOSFET 600的方法中，通過使用在步驟(S65)中被形成為接觸阻擋層60的掩模層5，在步驟(S70)中優選地執行剝離。然而，在制造MOSFET 700的方法中，優選地，去除在步驟(S65)中保留在阻擋層60上的掩模層5，并且通過使用在步驟 (S70)中被形成為覆蓋阻擋層60和η+源區14的一部分主表面的新掩模層7，來形成源極接觸電極16。具體來講，參照圖42，在將抗蝕劑涂布到ρ+區18和η+源區14的主表面上以及阻擋層60的外周表面上之后，執行曝光和顯影，以形成抗蝕劑膜，該抗蝕劑膜覆蓋距離η+源區14的主表面上的阻擋層60外框架特定距離。該抗蝕劑膜是指圖42所示的掩模層7。此后，如與上述每個實施例中一樣，例如，通過在圖42中的掩模層7的上表面上以及η+源區 14和ρ+區18的各個暴露表面上進行濺射，來形成Ti膜、Al膜和Si膜。此后，通過去除掩模層7 (以及掩模層7的上表面上形成的Ti膜等)，形成Ti膜等，并且相對于阻擋層60插入間隙32。通過將步驟(S80)中的Ti膜等合金化，可以在不與柵極氧化物膜15反應的情況下，執行令人滿意的處理。下面的步驟(S80)至(S100)與上述每個實施例中的步驟一致。因此，形成采用圖 43 (圖40)所示方式的MOSFET 700。該第六實施例與該第五實施例的不同之處僅在于上述的每個點。即，第六實施例在以上沒有描述的構造、條件、工序、效果等方面完全與第五實施例中的一致。(第七實施例)參照圖44，第七實施例中的MOSFET 800與MOSFET 600的構造方式基本類似。然而，在MOSFET 800中，采用由SW2組成的層間絕緣膜21，以替代由例如SixNy組成的層間絕緣膜210。MOSFET 800與MOSFET 600的不同之處僅在于以上的此方面。類似地，參照圖45， 該第七實施例中的MOSFET 900與MOSFET 700的構造方式基本類似。然而，在MOSFET 800 中，采用由SW2組成的層間絕緣膜21，以替代由例如SixNy組成的層間絕緣膜210。MOSFET 900與MOSFET 700的不同之處僅在于以上的此方面。同樣，在MOSFET 800和900中，阻擋層60位于源極接觸電極16與層間絕緣膜21 或柵極氧化物膜15之間。因此，即使當包括由SiA組成的柵極氧化物膜15和層間絕緣膜 21時，也可以抑制源極接觸電極16中的Al與氧原子之間的還原反應。另外，與圖46中的MOSFET 999 一樣，如下的這種構造也是可行的不設置阻擋層但是采用由SiA組成的層間絕緣膜21和柵極氧化物膜15，并且隨后在源極接觸電極16和柵極氧化物膜15之間設置間隙32，例如，如與上述MOSFET 700中一樣。也在這種情況下， 由于存在間隙32，可以抑制由于加熱用于將源極接觸電極16合金化所導致的柵極氧化物膜15和層間絕緣膜21中的氧原子與Al之間的還原反應。通過以適當方式組合上述實施例中的MOSFET的制造方法，來實現以上第七實施例中的每個MOSFET的制造方法。該第七實施例與上述每個實施例的不同之處僅在于上述的方面。雖然以上已經描述了本發明的每個實施例，但是應該理解，本文公開的每個實施例是示例性的并且就每個方面而言都不是限制性的。本發明的范圍由權利要求的各項來限定，并且旨在包括等價于權利要求的各項的范圍和含義內的任何修改形式。工業可應用性作為用于抑制能夠接觸η型SiC區和ρ型SiC區這兩者的合金化電極與氧化物膜之間的反應的技術，本發明是特別優異的。附圖標記的說明5、7掩模層；6薄層；11 n+SiC襯底；IlA—個主表面；IlB另一主表面；12 rTSiC 層；12A第一主表面；12B第二主表面；13 ρ體區；14 n+源區；15柵極氧化物膜；15A極薄絕緣膜；16源極接觸電極；17柵電極；18 ρ+區；21、210層間絕緣膜；27源極內部互連；32 間隙；55 漏電極；56 漏極接觸電極；60 阻擋層；100、200、300、400、500、600、700、800、900、 999、1000 MOSFET ；以及150柵極絕緣膜。
權利要求
1.一種半導體器件，包括 SiC 層(12)；歐姆電極(16)，所述歐姆電極(16)形成在所述SiC層(1 的主表面上； 另一電極(17)，其被布置成在所述SiC層(1 的所述主表面上與所述歐姆電極(16) 隔開一段距離；以及絕緣層010)，所述絕緣層(210)位于所述歐姆電極(16)與所述另一電極(17)之間，并且在當所述歐姆電極(16)和所述絕緣層(210)彼此相鄰的情況下執行不高于1200°C的溫度的加熱時，所述絕緣層O10)中的電阻的降低率不高于5%。
2.根據權利要求1所述的半導體器件，其中，所述絕緣層(210)是用于將所述歐姆電極(16)和所述另一電極(17)彼此電氣隔離的層間絕緣膜010)，并且，所述層間絕緣膜OlO)的至少與所述歐姆電極相對的表面由氮化硅或氮氧化硅組成。
3.根據權利要求1所述的半導體器件，還包括極薄絕緣膜(15)，所述極薄絕緣膜(1 在所述SiC層(1 和所述另一電極(17)之間并且具有不小于30nm且不大于IOOnm的厚度，其中，在所述極薄絕緣膜(1 和所述絕緣層(210)這兩者與所述歐姆電極(16)之間布置有間隙(32)。
4.一種半導體器件，包括 SiC 層(12)；歐姆電極(16)，所述歐姆電極(16)形成在所述SiC層(1 的主表面上； 另一電極(17)，其被布置成在所述SiC層(1 的所述主表面上與所述歐姆電極(16) 隔開一段距離；以及絕緣層Ol、210、60)，所述絕緣層(21、210、60)位于所述歐姆電極(16)與所述另一電極(17)之間，并且所述絕緣層(21,210,60)包括層間絕緣膜(21、210)，所述層間絕緣膜Ol、210)用于將所述歐姆電極和所述另一電極彼此電氣隔離，以及阻擋層(60)，所述阻擋層(60)被布置成覆蓋所述層間絕緣膜Ol、210)的外周。
5.根據權利要求4所述的半導體器件，其中，所述阻擋層(60)由鎢、鉭、或者鎢或鉭的氧化物、或者鎢或鉭的碳化物來形成。
6.根據權利要求4所述的半導體器件，還包括極薄絕緣膜(15)，所述極薄絕緣膜(1 在所述SiC層(1 和所述另一電極(17)之間并且具有不小于30nm且不大于IOOnm的厚度，其中，在所述極薄絕緣膜(1 和所述絕緣層(21、210、60)這兩者與所述歐姆電極(16) 之間布置有間隙(32)。
全文摘要
提供了一種半導體器件，所述半導體器件具有的構造能夠實現抑制絕緣構件中的電特性劣化。提供了n-SiC層(12)、形成在n-SiC層(12)的主表面上的源極接觸電極(16)、被布置成與n-SiC層(12)的主表面上的源極接觸電極(16)隔開一段距離的柵電極(17)以及位于源極接觸電極(16)和柵電極(17)之間的層間絕緣膜(210)。在源極接觸電極(16)和層間絕緣膜(210)彼此相鄰的同時執行加熱至不高于1200℃的溫度時，層間絕緣膜(210)中的電阻降低率不高于5％。
文檔編號H01L21/28GK102227812SQ201080003346
公開日2011年10月26日 申請日期2010年7月8日 優先權日2009年10月5日
發明者和田圭司, 玉祖秀人 申請人:住友電氣工業株式會社