專利名稱：消除天線效應的結構及消除天線效應的方法
技術領域：
本發明涉及半導體集成電路制備技術領域，尤其涉及一種消除天線效應的結構及消除天線效應的方法。
背景技術：
在超大規模集成電路的制備過程中，通常需大量使用高密度等離子體增強化學氣相沉積(HDPECVD，High Density Plasma Enhanced Deposition)以及等離子體刻蝕 (plasma etching)技術。而在高密度等離子體增強化學氣相沉積或等離子體刻蝕過程中， 會產生游離電荷，當刻蝕導體(金屬或多晶硅)的時候，裸露的導體表面就會收集游離電荷。如果積累了電荷的導體直接連接到器件的柵極上，就會在多晶硅柵下的薄氧化層形成柵極漏電流(gate leakge)，當積累的電荷超過一定數量時，這種柵極漏電流會損傷柵氧化層，從而使器件甚至整個芯片的可靠性和壽命嚴重的降低。通常將這種情況稱為等離子損傷(PID, Plasma Induced Damage),又稱為天線效應(PAE, Process Antenna Effect)。一般情況下，芯片發生天線效應的機率由“天線比率”(antenna ratio)來衡量。 “天線比率”的定義是構成所謂“天線”的導體(一般是金屬)的面積與所相連的柵氧化層面積的比率。隨著半導體集成電路制備工藝技術的發展，柵氧化層的尺寸越來越小，金屬的層數越來越多，因而發生天線效應的可能性就越大。為了保證半導體器件的性能，需采取措施解決天線效應。現有的解決天線效應的方法是添加天線器件，即給構成所謂“天線”的導體加上反偏二極管，通過給直接連接到柵的存在天線效應的金屬層接上反偏二極管，形成一個電荷泄放回路，累積電荷就對柵氧構不成威脅，從而消除了天線效應。具體地，對于PMOS晶體管，通常采用P+/N阱形成反偏二極管，對于NMOS晶體管，通常采用N+/P阱形成反偏二極管。然而，現有的解決天線效應的方法存在以下缺點和不足之處1)由于一個晶體管只對應一個反偏二極管，因而只能消除一種類型的電荷(正電荷或負電荷)，而游離電荷通常是兩種類型的電荷并存，因此，不能完全消除游離電荷；2)當MOS晶體管為了實現某種要求，而需反向偏置時，所述反偏二極管將會導通， 從而影響MOS晶體管的正常工作。因此，有必要對現有的解決天線效應的結構及消除天線效應的方法進行改進。
發明內容
本發明的目的在于提供一種消除天線效應的結構及消除天線效應的方法，以更好地消除MOS晶體管存在的天線效應。為解決上述問題，本發明提出一種消除天線效應的結構，用于消除半導體集成電路中的MOS晶體管在制備過程中積累的游離電荷，其中，所述半導體集成電路制備在半導體襯底上，所述半導體集成電路包括多層金屬互連線，所述MOS晶體管的柵極與所述多層金屬互連線相連，該消除天線效應的結構包括
保險絲，包括第一端及第二端，所述第一端與所述柵極相連；第一反偏二極管，包括正極及負極，其負極與所述保險絲的第二端相連，其正極接地；第二反偏二極管，包括正極及負極，其正極與所述保險絲的第二端相連，其負極接地；以及脈沖電源，當所述MOS晶體管制備完成后，所述脈沖電源加在所述保險絲的兩端， 所述保險絲熔斷。可選的，所述保險絲呈中間細兩端粗的長條結構。可選的，所述保險絲為多晶硅或金屬線。可選的，所述半導體襯底上制備有P阱及N阱，所述MOS晶體管制備在所述P阱或 N阱中。可選的，所述第一反偏二極管為N+/P阱二極管。可選的，所述第二反偏二極管為P+/N阱二極管。同時，為解決上述問題，本發明還提出一種消除天線效應的方法，利用上述的消除天線效應的結構消除MOS晶體管在制備過程中積累的游離電荷，該方法包括如下步驟當所述MOS晶體管處于制備過程中，所述保險絲連接所述柵極與所述第一反偏二極管及第二反偏二極管，積累在所述MOS晶體管上的游離電荷通過所述第一反偏二極管及第二反偏二極管進行泄放；當所述MOS晶體管制備完成后，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷，所述第一反偏二極管及所述第二反偏二極管與所述柵極斷開。可選的，所述保險絲呈中間細兩端粗的長條結構。可選的，所述保險絲為多晶硅或金屬線。可選的，所述半導體襯底上制備有P阱及N阱，所述MOS晶體管制備在所述P阱或 N阱中。可選的，所述第一反偏二極管為N+/P阱二極管。可選的，所述第二反偏二極管為P+/N阱二極管。本發明由于采用上述的技術方案，使之與現有技術相比，具有以下的優點和積極效果1)本發明提供的消除天線效應的結構包括兩種類型的反偏二極管，因此，可同時消除在集成電路制備過程中積累在MOS晶體管上的兩種類型的游離電荷，從而可以更徹底地消除天線效應；2)本發明提供的消除天線效應的結構包括保險絲，在集成電路的制備過程中，所述保險絲連接所述柵極與所述第一反偏二極管及第二反偏二極管，從而使得積累在所述 MOS晶體管上的游離電荷通過所述第一反偏二極管及第二反偏二極管進行泄放；而當集成電路制備完成后，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷，所述第一反偏二極管及所述第二反偏二極管與所述柵極斷開；從而不會對MOS晶體管的工作造成影響。
圖1為本發明實施例提供的消除天線效應的結構的示意圖。
具體實施例方式以下結合附圖和具體實施例對本發明提出的消除天線效應的結構及消除天線效應的方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。 需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發明實施例的目的。本發明的核心思想在于，提供一種消除天線效應的結構，該結構包括保險絲、第一反偏二極管、第二反偏二極管以及脈沖電源，所述保險絲的一端與MOS晶體管的柵極相連， 其另一端與所述第一反偏二極管的負極以及第二反偏二極管的正極相連，所述第一反偏二極管的正極以及所述第二反偏二極管的負極接地，并且當所述MOS晶體管制備完成后，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷；從而可消除所述MOS晶體管在制備過程中積累的游離電荷，并且不會影響MOS晶體管的工作；同時，本發明還提供一種消除天線效應的方法，該方法采用上述消除天線效應的結構泄放所述MOS晶體管在制備過程中積累的游離電荷，并且當所述MOS晶體管制備完成后，斷開所述保險絲，從而避免了天線效應，并且不會影響MOS晶體管的工作。請參考圖1，圖1為本發明實施例提供的消除天線效應的結構的示意圖，如圖1所示，本發明實施例提供的消除天線效應的結構，用于消除半導體集成電路中的MOS晶體管 100在制備過程中積累的游離電荷，其中，所述半導體集成電路制備在半導體襯底上，所述半導體集成電路包括多層金屬互連線110，所述MOS晶體管100的柵極G與所述多層金屬互連線110相連，該消除天線效應的結構包括保險絲120，包括第一端及第二端，所述第一端與所述柵極G相連；第一反偏二極管121，包括正極及負極，其負極與所述保險絲120的第二端相連， 其正極接地Vs ；第二反偏二極管122，包括正極及負極，其正極與所述保險絲120的第二端相連， 其負極接地Vs;以及脈沖電源，當所述MOS晶體管100制備完成后，所述脈沖電源加在所述保險絲120 的兩端，所述保險絲120熔斷。由于本發明實施例提供的消除天線效應的結構包括兩種類型的反偏二極管，因此，可同時消除在集成電路制備過程中積累在MOS晶體管上的兩種類型的游離電荷，從而可以更徹底地消除天線效應，并且本發明提供的消除天線效應的結構包括保險絲，當所述集成電路制備完成后，所述保險絲熔斷，使得所述第一反偏二極管及所述第二反偏二極管與所述柵極斷開，從而不會對MOS晶體管的工作造成影響。進一步地，所述保險絲120呈中間細兩端粗的長條結構，從而當脈沖電源加在所述保險絲120的兩端時，所述保險絲120從中部熔斷。進一步地，所述保險絲120為多晶硅或金屬線，從而與集成電路的制備工藝兼容。進一步地，所述半導體襯底上制備有P阱及N阱，所述MOS晶體管100制備在所述 P阱或N阱中。進一步地，所述第一反偏二極管121為N+/P阱二極管。進一步地，所述第二反偏二極管122為P+/N阱二極管。
同時，本發明還提出一種消除天線效應的方法，利用上述的消除天線效應的結構消除MOS晶體管在制備過程中積累的游離電荷，該方法包括如下步驟當所述MOS晶體管處于制備過程中，所述保險絲連接所述柵極與所述第一反偏二極管及第二反偏二極管，積累在所述MOS晶體管上的游離電荷通過所述第一反偏二極管及第二反偏二極管進行泄放；當所述MOS晶體管處于工作狀態時，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷，所述第一反偏二極管及所述第二反偏二極管與所述柵極斷開。進一步地，所述保險絲呈中間細兩端粗的長條結構。進一步地，所述保險絲為多晶硅或金屬線。 進一步地，所述半導體襯底上制備有P阱及N阱，所述MOS晶體管制備在所述P阱或N阱中。進一步地，所述第一反偏二極管為N+/P阱二極管。進一步地，所述第二反偏二極管為P+/N阱二極管。綜上所述，本發明提供了一種消除天線效應的結構，該結構包括保險絲、第一反偏二極管、第二反偏二極管以及脈沖電源，所述保險絲的一端與MOS晶體管的柵極相連，其另一端與所述第一反偏二極管的負極以及第二反偏二極管的正極相連，所述第一反偏二極管的正極以及所述第二反偏二極管的負極接地，并且當所述MOS晶體管制備完成后，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷；從而可消除所述MOS晶體管在制備過程中積累的游離電荷，并且不會影響MOS晶體管的工作；同時，本發明還提供了一種消除天線效應的方法，該方法采用上述消除天線效應的結構泄放所述MOS晶體管在制備過程中積累的游離電荷，并且當所述MOS晶體管制備完成后，斷開所述保險絲，從而避免了天線效應， 并且不會影響MOS晶體管的工作。顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種消除天線效應的結構，用于消除半導體集成電路中的MOS晶體管在制備過程中積累的游離電荷，其中，所述半導體集成電路制備在半導體襯底上，所述半導體集成電路包括多層金屬互連線，所述MOS晶體管的柵極與所述多層金屬互連線相連，其特征在于，包括保險絲，包括第一端及第二端，所述第一端與所述柵極相連；第一反偏二極管，包括正極及負極，其負極與所述保險絲的第二端相連，其正極接地；第二反偏二極管，包括正極及負極，其正極與所述保險絲的第二端相連，其負極接地；以及 脈沖電源，當所述MOS晶體管制備完成后，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷。
2.如權利要求1所述的消除天線效應的結構，其特征在于，所述保險絲呈中間細兩端粗的長條結構。
3.如權利要求2所述的消除天線效應的結構，其特征在于，所述保險絲為多晶硅或金屬線。
4.如權利要求1所述的消除天線效應的結構，其特征在于，所述半導體襯底上制備有P 阱及N阱，所述MOS晶體管制備在所述P阱或N阱中。
5.如權利要求4所述的消除天線效應的結構，其特征在于，所述第一反偏二極管為N+/ P阱二極管。
6.如權利要求4所述的消除天線效應的結構，其特征在于，所述第二反偏二極管為P+/N阱二極管。
7.一種消除天線效應的方法，利用權利要求1所述的消除天線效應的結構消除在制備過程中積累的游離電荷，其特征在于，包括如下步驟當所述MOS晶體管處于制備過程中，所述保險絲連接所述柵極與所述第一反偏二極管及第二反偏二極管，積累在所述MOS晶體管上的游離電荷通過所述第一反偏二極管及第二反偏二極管進行泄放；當所述MOS晶體管制備完成后，所述脈沖電源加在所述保險絲的兩端，所述保險絲熔斷，所述第一反偏二極管及所述第二反偏二極管與所述柵極斷開。
8.如權利要求7所述的消除天線效應的方法，其特征在于，所述保險絲呈中間細兩端粗的長條結構。
9.如權利要求8所述的消除天線效應的方法，其特征在于，所述保險絲為多晶硅或金屬線。
10.如權利要求7所述的消除天線效應的方法，其特征在于，所述半導體襯底上制備有 P阱及N阱，所述MOS晶體管制備在所述P阱或N阱中。
11.如權利要求10所述的消除天線效應的方法，其特征在于，所述第一反偏二極管為N+/P阱二極管。
12.如權利要求10所述的消除天線效應的方法，其特征在于，所述第二反偏二極管為PVN阱二極管。
全文摘要
本發明公開了一種消除天線效應的結構，包括保險絲、第一反偏二極管、第二反偏二極管及脈沖電源，所述保險絲的一端與MOS晶體管的柵極相連，另一端與所述第一反偏二極管的負極及第二反偏二極管的正極相連，所述第一反偏二極管的正極及第二反偏二極管的負極接地，當MOS晶體管制備完成后，所述脈沖電源加在保險絲的兩端，所述保險絲熔斷；從而可消除MOS晶體管在制備過程中積累的游離電荷，且不會影響MOS晶體管的工作；同時，本發明還公開了一種消除天線效應的方法，該方法采用上述結構泄放MOS晶體管在制備過程中積累的游離電荷，且當MOS晶體管制備完成后，斷開所述保險絲，從而既避免了天線效應，又不會影響MOS晶體管的工作。
文檔編號H01L27/02GK102569289SQ20101061021
公開日2012年7月11日 申請日期2010年12月23日 優先權日2010年12月23日
發明者張莉菲 申請人:中芯國際集成電路制造(上海)有限公司