專利名稱：應變cmos器件的制作方法
技術領域：
本發明涉及半導體技術領域，更具體地，本發明涉及一種采用了應變技術的CMOS 器件制作方法。
背景技術：
在半導體器件尤其MOS器件中，提高場效應晶體管的開關頻率的一種主要方法是提高驅動電流，而提高驅動電流的主要途徑是提高載流子遷移率。現有一種提高場效應晶體管載流子遷移率的技術是應變技術，通過在場效應晶體管的表面形成應力層，通過應力層在晶體管溝道區域形成穩定應力，提高溝道中的載流子遷移率。其中，拉伸應力可以使得溝道區域中的分子排列更加疏松，從而提高電子的遷移率，適用于NMOS晶體管；而壓縮應力則使得溝道區域內的分子排布更加緊密，有助于提高空穴的遷移率，適用于PMOS晶體管。所述應變技術還包括采用S/D退火工藝，使得位于應力層底部的多晶硅柵極再結晶，將應力層所誘發的應力，記憶至晶體管溝道區域中，致使晶體管的電性能改善6 10%。但上述退火工藝所帶來的應變記憶效果，僅對于拉伸應力有效，且容易導致溝道區域的壓縮應力減弱。因此通常僅對NMOS晶體管表面的應力層進行退火處理。更多關于應力 CMOS器件結構及其制作方法可以參見中國專利ZL02131611. 2內容。圖1至圖7示出了現有的應力CMOS器件制作方法的基本流程剖面示意圖。如圖1所示，首先提供CMOS器件，所述CMOS器件形成于半導體襯底10上，包括通過淺溝槽11相互絕緣隔離的NMOS晶體管以及PMOS晶體管。如圖2所示，在整個CMOS器件的表面依次沉積第一應力層101以及薄膜氧化層 200。所述第一應力層101材質可以為氮化硅，采用熱驅動化學氣相沉積(TDCVD)或者等離子增強化學氣相沉積(PECVD)形成。通過改變所述化學氣相沉積的參數(例如反應氣體H2 的含量)，可以調節所述第一應力層101的應力類型以及應力大小。具體的，所述第一應力層101的應力類型為拉伸應力。所述薄膜氧化層200可以為氧化硅層。如圖3所示，采用光刻工藝進行選擇性刻蝕，去除薄膜氧化層200位于PMOS晶體管區域的部分，而保留位于NMOS晶體管區域的部分，然后去除光刻膠。如圖4所示，以薄膜氧化層200為硬掩模進行等離子刻蝕，去除所述第一應力層 101位于PMOS晶體管區域的部分，然后進行尖峰退火(Spike anneal)工藝。由于經過上述等離子刻蝕工藝后，第一應力層101僅剩余位于NMOS晶體管區域的部分，因此該部分第一應力層101的拉伸應力將被記憶至NMOS晶體管的溝道區域中，從而增強了其溝道區域的載流子遷移率。如圖5所示，在上述形成的半導體結構表面形成第二應力層102，所述第二應力層 102材質也可以為氮化硅，采用TDCVD或PECVD形成，且具有壓縮應力。所述第二應力層102 將直接覆于PMOS晶體管的表面，對所述PMOS晶體管的溝道區域產生應力作用。而在NMOS 晶體管區域，所述第二應力層102通過所述薄膜氧化層200與第一應力層101相間隔。
3
如圖6所示，采用光刻工藝進行選擇性刻蝕，去除第二應力層102位于NMOS晶體管區域的部分。其中所述選擇性刻蝕為等離子刻蝕，且以所述薄膜氧化層200為刻蝕停止層。去除光刻膠，最終形成圖7所示的應變CMOS器件，所述應變CMOS器件的不同晶體管區域具有不同應力作用的應變層。現有的應變CMOS器件的制造工藝存在如下問題隨著半導體器件的集成度日益增大，CMOS器件中相鄰柵極的間距也越來越小，為了避免在所述相鄰柵極之間產生空洞缺陷(Void issue)，同時保證應力層的厚度以提供足夠應力，在圖2所示步驟中，薄膜氧化層 200的沉積厚度需要非常薄，通常不超過50A，遠小于應力層的厚度。所述薄膜氧化層200 在刻蝕第一應力層101時作為硬掩模，而在刻蝕第二應力層102時作為刻蝕停止層。由于薄膜氧化層200相對于第二應力層102的厚度過薄，且先前在作為硬掩模時厚度會被進一步消耗，因此在刻蝕第二應力層102時，很容易因為無法準確停止于薄膜氧化層200，直接穿通所述薄膜氧化層200而過刻蝕損傷第一應力層101，具體參見圖8中所圈區域所示。
發明內容
本發明的目的在于提供一種應變CMOS器件的制作方法，改善NMOS晶體管區域的過刻蝕問題。本發明提供的應變CMOS器件的制作方法，包括提供CMOS器件；在所述CMOS器件表面依次形成第一應力層以及薄膜氧化層；圖形化所述薄膜氧化層，曝露出第一應力層位于PMOS晶體管區域的部分；以所述薄膜氧化層為硬掩模刻蝕所述第一應力層；至少在所述薄膜氧化層的表面形成犧牲阻擋層；在上述形成的半導體結構表面形成第二應力層；以所述犧牲阻擋層為刻蝕停止層，刻蝕所述第二應力層位于NMOS晶體管區域的部分；去除所述犧牲阻擋層。優選的，在刻蝕所述第一應力層后，還包括進行尖峰退火。所述尖峰退火的參數為退火溫度950°C 1100°C，退火時間1秒-2. 5秒。可選的，所述薄膜氧化層的厚度為30A~50A。可選的，所述犧牲阻擋層還形成于PMOS晶體管區域的表面。可選的，所述第一應力層的應力類型為拉伸應力，材質為氮化硅，采用化學氣相沉積形成，厚度為350A~500A。所述第二應力層的應力類型為壓縮應力，材質為氮化硅，采用化學氣相沉積形成，厚度為200A~400A。優選的，所述犧牲阻擋層與第二應力層的選擇刻蝕比大于10。可選的，所述犧牲阻擋層的材質為無定形碳，采用化學氣相沉積形成，厚度為 50A~100A。可以采用灰化工藝去除所述犧牲阻擋層。與現有技術相比，本發明具有以下優點通過在薄膜氧化層的表面形成犧牲阻擋層，作為刻蝕停止層，以解決過刻蝕的問題；進一步的，所述犧牲阻擋層可以為無定形碳，具有沉積工藝簡單，且便于去除的特點。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其他目的、特征和優勢將更加清晰。附圖中與現有技術相同的部件使用了相同的附圖標記。附圖并未按比例繪制，重點在于示出本發明的主旨。在附圖中為清楚起見，放大了層和區域的尺寸。圖1至圖7是現有的應變CMOS器件的制作方法示意圖；圖8是現有應變CMOS器件的NMOS晶體管區域出現過刻蝕的示意圖；圖9是本發明所述應變CMOS器件制作方法流程圖；圖10至圖17是本發明實施例應變CMOS器件制作方法的剖面示意圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。正如背景技術部分所述，現有的應變CMOS器件制作方法中，由于薄膜氧化層相對于厚度過薄，而容易在頂部應變層的刻蝕過程中出現過刻蝕現象，穿通并損傷底部應變層。針對上述問題，本發明的發明人提供了一種應變CMOS器件的制作方法，在所述薄膜氧化層的表面形成可去除的犧牲阻擋層作為刻蝕停止層，以避免上述過刻蝕現象產生。參考圖9，示出了本發明所述應變CMOS器件的制作方法流程，基本步驟包括執行步驟S101、提供CMOS器件，所述CMOS器件形成于半導體襯底上，包括通過淺溝槽絕緣隔離的NMOS晶體管以及PMOS晶體管；具體的，所述NMOS晶體管以及PMOS晶體管， 已完成了有源區域及其表面接觸層的制作，相鄰的柵極之間露出半導體襯底以及所述接觸層。執行步驟S102、在所述半導體結構表面依次形成第一應力層以及薄膜氧化層；所述第一應力層的應力類型應當為拉伸應力，用于增強NMOS晶體管溝道區域內的應力。執行步驟S103、圖形化所述薄膜氧化層，曝露出第一應力層位于PMOS晶體管區域的部分。具體的，可以采用光刻工藝，對所述薄膜氧化層進行選擇性刻蝕。執行步驟S104、以薄膜氧化層為硬掩膜，刻蝕所述第一應力層，去除第一應力層位于PMOS晶體管區域的部分；在完成刻蝕后，還可以對上述形成的半導體結構進行尖峰退火；使得第一應力層位于NMOS晶體管區域的剩余部分的應力記憶至NMOS晶體管的溝道區域中。執行步驟S105、至少在所述薄膜氧化層的表面形成犧牲阻擋層；所述犧牲阻擋層還可以覆于PMOS晶體管區域的表面，厚度較薄，并不會影響后續第二應力層對PMOS晶體管的應力作用，且可以在應變CMOS器件的接觸孔制作工藝中保護該區域的接觸層。執行步驟S106、在上述形成的半導體結構表面形成第二應力層；所述第二應力層應當為壓縮應力，用于增強PMOS晶體管溝道區域內的應力。其中第二應力層位于NMOS晶體管區域的部分，通過犧牲阻擋層以及薄膜氧化層與第一應力層相隔絕。
執行步驟S107、以所述犧牲阻擋層為刻蝕停止層，刻蝕所述第二應力層位于NMOS 晶體管區域的部分；具體的，采用光刻工藝，刻蝕所述第二應力層。在先前形成犧牲阻擋層時，選用與第二應力層具有較大刻蝕選擇比的材料，一方面可以使得進行第二應力層的刻蝕時，能夠準確停止于犧牲阻擋層上，從而避免發生穿通過刻蝕的現象，保護第一應力層， 另一方面，有利于節省薄膜氧化層的厚度，進一步避免相鄰柵極間空洞缺陷的產生。執行步驟S108，去除犧牲阻擋層。具體的，由于第二應力層位于NMOS晶體管區域的部分已被刻蝕，該區域的犧牲阻擋層已被曝露，因而易于去除；而位于PMOS晶體管區域的犧牲阻擋層，則由于依然位于第二應力層底部，將被保留。經過上述步驟后，便形成本發明所述的應變CMOS器件。以下結合具體的實施例，對本發明所述應變CMOS器件的制作方法做進一步介紹， 闡述其優點。圖10至圖20示出了本發明半導體器件制作方法的一個具體實施例的各制作階段剖面示意圖。如圖10所示，提供CMOS器件。所述CMOS器件包括形成于半導體襯底10，且通過淺溝槽11相互絕緣隔離的NMOS晶體管Ml以及PMOS晶體管M2。其中，所述NMOS晶體管以及PMOS晶體管的有源區(包括源、漏以及柵電極)均已完成離子摻雜以及硅化工藝，形成有接觸層12，所述接觸層12用于減小有源區的接觸電阻，材質為鎳硅化合物。如圖11所示，在上述CMOS器件的表面依次沉積第一應力層101以及薄膜氧化層 200。所述第一應力層101的材質可以為氮化硅，可以通過TDCVD或PECVD等化學氣相沉積工藝形成，以提高成膜的均勻性。此外，應當在保證第一應力層101的厚度的前提下， 盡可能減小薄膜氧化層200的厚度，以進一步降低因為相鄰柵極之間的介質過厚，而在沉積時出現空洞缺陷的可能性。所述薄膜氧化層可以為采用化學氣相沉積形成的正硅酸乙酯 TEOS或者低溫氧化層LT0，本質上均為氧化硅。本實施例中，第一應力層ιο 的厚度為350A~500A,應力類型為拉伸應力，應力大小為0. 6GPa 1. 5GPa(假設拉伸應力為正應力)。所述薄膜氧化層200的厚度為 30 A~50 A。如圖12所示，通過涂覆光刻膠，并進行曝光顯影，在NMOS晶體管區域上形成第一光刻膠掩模501，而曝露出PMOS晶體管區域。然后在PMOS晶體管區域上進行選擇性刻蝕，去除該區域內的薄膜氧化層200。本實施例中，可以采用氫氟酸進行濕法刻蝕，選擇性刻蝕所述薄膜氧化層200，完成對薄膜氧化層200的圖形化。所述PMOS晶體管由于受到氮化硅材質的第一應力層101的保護，并不會受到濕法刻蝕的影響。采用灰化工藝去除覆蓋于NMOS 晶體管區域上的第一光刻膠掩模501，所述圖形化后的薄膜氧化層200曝露出了第一應力層101位于PMOS晶體管區域的部分。如圖13所示，以所述薄膜氧化層200為硬掩模，刻蝕所述第一應力層101，去除第一應力層101位于PMOS晶體管區域的部分。具體的，以底部PMOS晶體管中硅材質的半導體襯底或柵電極為刻蝕停止層，采用等離子刻蝕工藝，進行第一應力層101的刻蝕。為了增強NMOS晶體管的應力效果，可以在第一應力層101的刻蝕結束后，對上述半導體結構進行尖峰退火，將位于NMOS晶體管區域的第一應力層101的應力記憶至底部的NMOS晶體管溝道區域中。本實施例中，所述尖峰退火的參數可以為退火溫度950°C 1100°C，退火時間1秒-2. 5秒。如圖14所示，在尖峰退火結束后，至少在所述薄膜氧化層200的表面形成犧牲阻擋層300。所述犧牲阻擋層300的材質應當與后續形成的第二應變層的材質具有顯著的選擇刻蝕性，以增強刻蝕停止的作用。本實施例中，所述犧牲阻擋層300的材質為無定形碳，采用化學氣相沉積形成于上述步驟形成的半導體結構的表面，厚度為50 A -100 A。所述無定形碳與氮化硅的選擇刻蝕比超過 ο以上，在刻蝕氮化硅時，具有非常良好的刻蝕停止作用。如圖15所示，在上述半導體結構的表面，也即犧牲阻擋層300的表面，形成第二應力層102。與第一應力層101相同，所述第二應力層102的材質也可以為氮化硅，并通過 TDCVD或PECVD等化學氣相沉積工藝形成。本實施例中，所述第二應力層102的厚度為200Λ~400Α,應力類型為壓縮應力， 應力大小為-2. 5GPa -3. 5GPa。在NMOS晶體管區域，由于犧牲阻擋層300與薄膜氧化層 200的存在，所述第二應力層102與第一應力層101相互隔絕。如圖16所示，再次通過涂覆光刻膠，并進行曝光顯影，在PMOS晶體管區域上形成第二光刻膠掩模502，而曝露出NMOS晶體管區域。然后以所述犧牲阻擋層300為刻蝕停止層，進行等離子刻蝕工藝，去除第二應力層102位于位于NMOS晶體管區域內的部分。由于犧牲阻擋層300與第二應力層102之間的選擇刻蝕比較大，上述等離子刻蝕工藝很容易停止于犧牲阻擋層300上，且底部的薄膜氧化層300還能夠起到雙重保險的作用，進一步避免了發生過刻蝕穿通薄膜氧化層300，而損傷第一應力層101的現象。如圖17所示，去除所述犧牲介質層300。由于本實施例所述的犧牲介質層300為無定形碳，因此可以采用灰化工藝使之與第二光刻掩模502 —并去除，無需增加額外的濕法或干法刻蝕等去除工藝，進一步簡化了工藝步驟。此外，在經過前述對第二應力層102的等離子刻蝕后，僅有NMOS晶體管區域的犧牲阻擋層300被曝露，而PMOS晶體管區域的犧牲阻擋層300位于第二應力層102底部，因此也僅有NMOS晶體管區域的犧牲介質層300被去除。所述位于PMOS晶體管區域的犧牲阻擋層300可以在后續的接觸孔制作工藝中保護接觸層12，減少鎳硅化合物的損耗，因此并無去除的必要。綜上實施例，本發明在薄膜氧化層的表面形成與第二應力層具有較大選擇刻蝕比的犧牲阻擋層，替代所述薄膜氧化層起到刻蝕停止的作用，有效改善了 NMOS晶體管區域的過刻蝕問題。而且有助于節省薄膜氧化層的厚度，降低鄰近柵極之間出現空洞缺陷的可能性。雖然本發明已以較佳實施例披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種應變CMOS器件的制作方法，其特征在于，包括提供CMOS器件；在所述CMOS器件表面依次形成第一應力層以及薄膜氧化層；圖形化所述薄膜氧化層，曝露出第一應力層位于PMOS晶體管區域的部分；以所述薄膜氧化層為硬掩模刻蝕所述第一應力層；至少在所述薄膜氧化層的表面形成犧牲阻擋層；在上述形成的半導體結構表面形成第二應力層；以所述犧牲阻擋層為刻蝕停止層，刻蝕所述第二應力層位于NMOS晶體管區域的部分；去除所述犧牲阻擋層。
2.如權利要求1所述的制作方法，其特征在于，在刻蝕所述第一應力層后，還包括進行尖峰退火。
3.如權利要求2所述的制作方法，其特征在于，所述尖峰退火的參數為退火溫度 9501100°C，退火時間 1 秒-2. 5 秒。
4.如權利要求ι所述的制作方法，其特征在于，所述薄膜氧化層的厚度為30A~50A。
5.如權利要求1所述的制作方法，其特征在于，所述犧牲阻擋層還形成于PMOS晶體管區域的表面。
6.如權利要求1所述的制作方法，其特征在于，所述第一應力層的應力類型為拉伸應力，材質為氮化硅，采用化學氣相沉積形成，厚度為350A~500A。
7.如權利要求1所述的制作方法，其特征在于，所述第二應力層的應力類型為壓縮應力，材質為氮化硅，采用化學氣相沉積形成，厚度為200A~400A。
8.如權利要求1所述的制作方法，其特征在于，所述犧牲阻擋層與第二應力層的選擇刻蝕比大于10。
9.如權利要求1、7或8所述的制作方法，其特征在于，所述犧牲阻擋層的材質為無定形碳，采用化學氣相沉積形成，厚度為50A~100A。
10.如權利要求9所述的制作方法，其特征在于，采用灰化工藝去除所述犧牲阻擋層。
全文摘要
本發明提供的應變CMOS器件的制作方法，包括提供CMOS器件；在所述CMOS器件表面依次形成第一應力層以及薄膜氧化層；圖形化所述薄膜氧化層，暴露出第一應力層位于PMOS晶體管區域的部分；以所述薄膜氧化層為硬掩模刻蝕所述第一應力層；至少在所述薄膜氧化層的表面形成犧牲阻擋層；在上述形成的半導體結構表面形成第二應力層；以所述犧牲阻擋層為刻蝕停止層，刻蝕所述第二應力層位于NMOS晶體管區域的部分；去除所述犧牲阻擋層。本發明通過在薄膜氧化層的表面形成犧牲阻擋層，作為刻蝕停止層，以解決過刻蝕的問題；進一步的，所述犧牲阻擋層可以為無定形碳，具有沉積工藝簡單，且便于去除的特點。
文檔編號H01L21/336GK102487017SQ20101057325
公開日2012年6月6日 申請日期2010年12月3日 優先權日2010年12月3日
發明者張翼英, 韓秋華, 黃敬勇 申請人:中芯國際集成電路制造(北京)有限公司