專利名稱：晶體管制作方法
技術領域：
本發明涉及半導體制作工藝，特別涉及晶體管制作方法。
背景技術：
金屬-氧化物-半導體(MOS)晶體管是半導體制造中的最基本器件，其廣泛適用于各種集成電路中，根據主要載流子以及制造時的摻雜類型不同，分為NMOS和PMOS晶體管。現有技術提供了一種MOS晶體管的制作方法。請參考圖1至圖4所示的現有技術的MOS晶體管的制作方法剖面結構示意圖。請參考圖1，提供半導體襯底100，在所述半導體襯底100內形成隔離結構101，所述隔離結構101之間的半導體襯底100為有源區，所述半導體襯底100上形成有介質層102 和多晶硅層103。然后，請參考圖1及圖2，在所述多晶硅層103表面形成硬掩膜層(未示出)，所述硬掩膜的位置及寬度與后續形成的柵極結構的位置及寬度相對應，并以所述硬掩膜層為掩膜依次刻蝕所述多晶硅層103和介質層102，形成由柵介質層104和柵電極層105組成的柵極結構。接著，請參考圖3，利用氧化工藝形成覆蓋所述半導體襯底以及柵極結構的側壁和頂部的氧化層106，在氧化層106表面形成側墻層107。然后，請參考圖4，去除所述半導體襯底100上的側墻層107和氧化層106，保留位于所述柵極結構的頂部和側壁的氧化層106以及位于所述柵極結構側壁的氧化層106表面的側墻層107，所保留的側墻層107和氧化層106形成側墻結構。最后，以所述側墻結構和柵極結構為掩膜，進行離子注入，在所述半導體襯底100 內形成源區108和漏區109。在公開號為CN101789447A的中國專利申請中可以發現更多關于現有技術的信
肩、ο在實際中發現，現有方法制作的晶體管存在漏電流的問題。
發明內容
本發明解決的問題是提供了一種晶體管的制作方法，所述方法改善了晶體管的漏電流的問題。為解決上述問題，本發明提供一種晶體管的制作方法，所述方法包括提供半導體襯底，所述半導體襯底表面依次形成介質層和多晶硅層；在多晶硅層表面形成硬掩膜層，所述硬掩膜層的位置及寬度與后續形成的柵極結構的位置及寬度相對應，并以所述硬掩膜層為掩膜依次刻蝕所述多晶硅層和介質層直至暴露襯底，形成柵極結構；形成覆蓋半導體襯底和所述柵極結構的補償層；
在所述半導體襯底表面和柵極結構的側壁和頂部形成氧化層，在所述氧化層表面形成側墻層；形成側墻結構；在柵極結構和側墻結構兩側的半導體襯底內形成源區和漏區。優選地，當所述襯底的材料是硅時，所述補償層的材料是硅。優選地，所述補償層的沉積工藝為選擇性外延沉積工藝。優選地，所述選擇性外延沉積工藝的含硅氣體為SiH4或SiH2Cl2或Si2H6。優選地，所述選擇性外延沉積工藝為溫度600-1100°C、壓強l-500Torr，含硅氣體的流量為10-1000sccm。優選地，所述補償層的厚度為5-50埃。優選地，所述介質層的材料為氧化硅。優選地，所述介質層的形成工藝為熱氧化或者化學氣相沉積法。優選地，所述氧化層的形成工藝為熱氧化工藝。與現有技術相比，本發明具有以下優點在半導體襯底和柵極結構的側壁和頂部形成補償層，所述補償層的性質與半導體襯底的性質相同，所述補償層可以補償在刻蝕形成柵極結構中造成的半導體襯底的材料損失；此外，所述補償層還可以補償在半導體襯底表面和柵極結構的側壁和頂部形成氧化層的工藝中所造成的半導體襯底表面以及柵極結構表面的材料損失，從而改善了晶體管的漏電流的問題，提高晶體管的性能。進一步地，在形成所述氧化層前，在半導體襯底表面形成補償層可以修復在刻蝕過程中對半導體表面造成的損傷，使得半導體襯底的表面光滑，從而有利于后續沉積工藝的進行，提高所述沉積工藝形成的氧化層與半導體襯底和柵極結構的粘附性。
圖1至圖4是現有晶體管制作方法剖面結構示意圖；圖5是本發明所提供的晶體管制作方法流程示意圖；圖6至圖11是本發明的一個實施例中晶體管制作方法剖面結構示意圖。
具體實施例方式由背景技術可知，現有的晶體管存在漏電流的問題。經過發明人研究發現，造成晶體管漏電流的原因是半導體襯底的表面硅的損失，所述表面硅的損失使得半導體襯底表面凹凸不平，容易形成漏電流，影響了器件的性能。請結合圖2，在刻蝕所述多晶硅層和介質層形成柵極結構的步驟中，刻蝕離子不可避免地會轟擊半導體襯底表面，造成半導體襯底的材料損失，半導體襯底表面會凹凸不平；此外，請結合圖3，在用氧化工藝形成柵極結構表面的氧化層時，半導體襯底表面會同時發生氧化反應，再次造成半導體襯底的材料損失；進一步，結合圖4，在去除半導體襯底表面表面的氧化層和側墻層時，同樣會造成半導體襯底的材料損失，并且隨著半導體工藝節點的降低，上述半導體襯底的材料損失對器件性能的影響尤為嚴重。為了解決上述問題，本發明提出一種晶體管的制作方法。請參考圖5所示的本發明的晶體管制作方法流程示意圖，所述方法包括步驟S101，提供半導體襯底，所述半導體襯底表面依次形成介質層和多晶硅層；步驟S102，在多晶硅層表面形成硬掩膜層，所述硬掩膜層的位置及寬度與后續形成的柵極結構的位置及寬度相對應，并以所述硬掩膜層為掩膜依次刻蝕所述多晶硅層和介質層直至暴露襯底，形成柵極結構；步驟S103，形成覆蓋半導體襯底和所述柵極結構的補償層；步驟S104，在所述半導體襯底表面和柵極結構的側壁和頂部形成氧化層，在所述氧化層表面形成側墻層；步驟S105，形成側墻結構；步驟S106，在柵極結構和側墻結構兩側的半導體襯底內形成源區和漏區。本發明所提供的晶體管制作方法，在半導體襯底和柵極結構的側壁和頂部形成補償層，所述補償層的材料及性質性質與半導體襯底的材料及性質相同，所述補償層可以補償在刻蝕形成柵極結構中造成的半導體襯底硅損失；此外，所述補償層還可以補償在半導體襯底表面和柵極結構的側壁和頂部形成氧化層的工藝中所造成半導體襯底表面以及柵極結構表面的材料的損失，從而改善了晶體管的漏電流的問題，提高晶體管的性能。進一步地，在形成所述氧化層前，在半導體襯底表面形成補償層可以修復在刻蝕過程中對半導體表面造成的損傷，使得半導體襯底的表面光滑，從而有利于后續沉積工藝的進行，提高所述沉積工藝形成的氧化層與半導體襯底和柵極結構的粘附性。下面將結合具體的實施例對本發明的技術方案進行詳細的說明。為了更好地說明本發明的技術方案，請參考圖6 圖11所示的本發明一個實施例的晶體管制作方法剖面結構示意圖。參考圖6，提供半導體襯底200，所述半導體襯底200表面依次形成介質層202和多晶硅層203。所述半導體襯底200可以是單晶硅、多晶硅或非晶硅；所述襯底203也可以是硅、 鍺、砷化鎵或硅鍺化合物；該襯底200還可以具有外延層或絕緣層上硅結構；所述襯底203 還可以是其它半導體材料，這里不再一一列舉。在本實施例中，所述半導體襯底200為硅襯底，對應地，所形成的補償層的材料是硅，當半導體襯底200是其他材料時，可以對后續形成補償層的工藝氣體進行調整，以形成與對應半導體襯底200性質相同的補償層。所述半導體襯底200內形成有隔離結構201，所述隔離結構201可以為淺溝槽隔離結構(STI)或局部場氧化結構。本實施例中，所述隔離結構201為淺溝槽隔離結構。相鄰隔離結構201之間的半導體襯底是有源區。所述柵氧化層202和柵極203的制作方法包括進行氧化工藝，在所述半導體襯底200表面形成介質層202，所述介質層202厚度范圍為10 100埃。在所述介質層202表面形成多晶硅層203，所述多晶硅層203利用化學氣相沉積工藝制作，所述多晶硅層的厚度范圍為800 5000埃。參考圖7，在多晶硅層表面形成硬掩膜層，所述硬掩膜層的位置及寬度與后續形成的柵極結構的位置及寬度相對應，并以所述硬掩膜層為掩膜依次刻蝕所述多晶硅層和介質層直至暴露襯底，形成柵極結構。
所述柵極結構包括依次位于半導體襯底200表面的柵介質層204和柵電極層205。所述刻蝕可以是任何常規刻蝕技術，比如化學刻蝕技術或者等離子體刻蝕技術， 在本實施例中，采用等離子體刻蝕技術，采用CF4、CHF3> CH2F2, CH3F, C4F8或者C5F8中的一種或者幾種作為反應氣體。刻蝕的工藝可以為等離子體刻蝕工藝，具體包括選用電感耦合等離子體型刻蝕設備，在刻蝕過程中，例如刻蝕氣體包括Ar以及CF4和CH2F2等含氟氣體，CF4和CH2F2流量比為1 1至1 4，例如1 2、1 3。在反應室內同時通入上述氣體，其中氬氣He起到稀釋刻蝕氣體的作用，其流量為lOOsccm 500Sccm。起刻蝕作用的氣體中，CF4的流量為 IOsccm 200sccm ；CH2F2的流量為IOsccm lOOsccm。反應室內將所述氣體電離為等離子體的射頻功率源的輸出功率為IOOW 1000W，偏置電壓源的輸出功率為IOOW 1000W。反應室內的壓力設置為5mTorr 20mTorr。所述刻蝕工藝還可以在其它刻蝕設備中進行，如電容耦合等離子體型刻蝕設備、感應耦合等離子刻蝕設備。在上述刻蝕工藝中，半導體襯底200表面會受到等離子體的轟擊，從而半導體襯底200會產生硅損失，此外半導體襯底200的表面也會凹凸不平，從而產生漏電流，影響器件性能。參考圖8，形成覆蓋半導體襯底200和所述柵極結構的補償層206。采用選擇性外延沉積工藝形成所述補償層206，只在有源區襯底表面和柵極結構的頂部及側壁表面形成補償層206，隔離結構表面不會形成補償層206，從而對有源區半導體襯底200表面的硅損失進行補償，同時不至于影響隔離結構的隔離功能。在本發明的一個實施例中，所述選擇性外延沉積工藝的工藝參數為溫度 600-1100°C、壓強l_500Torr，所采用的反應氣體包括含硅氣體，本發明的較佳實施例中所述含硅氣體為SiH4或SiH2Cl2或Si2H6，含硅氣體的流量為lO-lOOOsccm。可以通過調節工藝參數，使得所形成的補償層206與半導體襯底200性質完全相同。進一步，所述反應氣體還包括H2, HCl，所述H2氣體的流量是lOOsccm-lOOOOOsccm， 所述HCl氣體的流量是lOsccm-lOOOsccm，所述HCl氣體可以避免在隔離結構表面和柵介質層204側壁形成補償層。在本發明的一個實施例中，所述工藝參數為溫度750°C、壓強 5Torr,所采用的反應氣體包括含硅氣體，本發明的較佳實施例中所述含硅氣體為SiH4,含硅氣體的流量為lOOsccm。如果所述半導體襯底200為摻雜材料，可以在反應氣體中摻入含有摻雜元素的氣體，以形成與半導體襯底200完全相同的補償層206。在本發明的實施例中，所述補償層206的厚度為5-50埃。由于還要考慮后續熱氧化形成側墻結構所造成的損失，故所述補償層206的厚度取在5-50埃的范圍較為合適。 優選地，所述補償層206的厚度為20埃。補償層206的厚度過小，可能不足以彌補在晶體管形成過程中造成的硅損失，補償層206的厚度過大，可能會造成柵電極層與源、漏之間短路，也會給后續工藝帶來不便。參考圖9，在所述半導體襯底200表面和柵極結構的側壁和頂部形成氧化層207， 在所述氧化層207面形成側墻層208 ；所述氧化層207可以修復在形成柵極結構的過程中對柵電極層205表面造成的傷害，此外，所述氧化層207可以減小柵電極層205與后續形成的側墻層208之間的應力，增強柵電極層205與后續形成的側墻層208之間的粘附性。現有工藝中，所述氧化層207采用熱氧化工藝形成，所述熱氧化工藝會造成半導體襯底200表面和柵極結構表面的硅損失。在本發明中，上述步驟所形成的補償層206在所述氧化工藝中被部分氧化，從而避免在氧化工藝中造成導體襯底200表面和柵極結構表面的硅損失。所述側墻層208的材料是氧化硅或者氮化硅等，形成工藝為化學氣相沉積工藝。參考圖10，形成側墻結構。所述側墻結構由柵極結構側壁和頂部的氧化層以及柵極結構側壁的側墻層構成。 形成所述側墻結構的步驟包括，在所述側墻層208表面形成含有開口的掩膜層，所述開口的位置與后續形成的源、漏區以及隔離結構101的位置相對應；以所述掩膜層為掩膜沿開口依次刻蝕所述側墻層208和所述氧化層207，直至暴露補償層206 ；去除位于所述柵極結構頂部的氧化層207表面的側墻層208，比如利用干法刻蝕工藝去除位于所述柵極結構頂部的氧化層207表面的側墻層208，保留位于所述柵極結構側壁的氧化層207表面的側墻層 208，形成側墻結構。所述側墻結構包括位于柵極結構側壁和頂部的氧化層207以及位于柵極結構側壁的側墻層208。圖11，在柵極結構和側墻結構兩側的半導體襯底200內形成源區209和漏區210。以所述柵極結構和側墻結構為掩膜，進行離子注入，在柵極結構和側墻結構兩側的半導體襯底200內形成源區209和漏區210。所述離子注入為源/漏離子注入。所述源 /漏離子注入的方法與現有技術相同。綜上，本發明通過在包含柵極結構的半導體襯底表面形成覆蓋所述半導體襯底和柵極結構的補償層，補償了形成柵極的過程中對半導體襯底造成的損失，并且避免了在柵極表面形成氧化層時造成半導體襯底的損失，從而避免了漏電流的產生，提高了晶體管的性能。本發明雖然已以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發明技術方案的保護范圍。
權利要求
1.一種晶體管制作方法，其特征在于，包括提供半導體襯底，所述半導體襯底表面依次形成介質層和多晶硅層；在多晶硅層表面形成硬掩膜層，所述硬掩膜層的位置及寬度與后續形成的柵極結構的位置及寬度相對應，并以所述硬掩膜層為掩膜依次刻蝕所述多晶硅層和介質層直至暴露襯底，形成柵極結構；形成覆蓋半導體襯底和所述柵極結構的補償層；在所述半導體襯底表面和柵極結構的側壁和頂部形成氧化層，在所述氧化層表面形成側墻層；形成側墻結構；在柵極結構和側墻結構兩側的半導體襯底內形成源區和漏區。
2.依據權利要求1的晶體管制作方法，其特征在于，當所述襯底的材料是硅時，所述補償層的材料是硅。
3.依據權利要求2的晶體管制作方法，其特征在于，所述補償層的沉積工藝為選擇性外延沉積工藝。
4.依據權利要求3的晶體管制作方法，其特征在于，所述選擇性外延沉積工藝的含硅氣體為 SiH4 或 SiH2Cl2 或 Si2H60
5.依據權利要求3的晶體管制作方法，其特征在于，所述選擇性外延沉積工藝為溫度 600-1100°C、壓強 l_500Torr，含硅氣體的流量為 10-1000sccm。
6.依據權利要求1的晶體管制作方法，其特征在于，所述補償層的厚度為5-50埃。
7.依據權利要求1的晶體管制作方法，其特征在于，所述介質層的材料為氧化硅。
8.依據權利要求1的晶體管制作方法，其特征在于，所述介質層的形成工藝為熱氧化或者化學氣相沉積法。
9.依據權利要求1的晶體管制作方法，其特征在于，所述氧化層的形成工藝為熱氧化工藝。
全文摘要
一種晶體管制作方法，包含提供半導體襯底，所述半導體襯底表面依次形成介質層和多晶硅層；在多晶硅層表面形成硬掩膜層，所述硬掩膜層的位置及寬度與后續形成的柵極結構的位置及寬度相對應，并以所述硬掩膜層為掩膜依次刻蝕所述多晶硅層和介質層直至暴露襯底，形成柵極結構；形成覆蓋半導體襯底和所述柵極結構的補償層；在所述半導體襯底表面和柵極結構的側壁和頂部形成氧化層，在所述氧化層表面形成側墻層；形成側墻結構；在柵極結構和側墻結構兩側的半導體襯底內形成源區和漏區。利用本發明所提供的晶體管制作方法可以減小襯底表面的材料損失，提高晶體管的性能。
文檔編號H01L21/31GK102487016SQ201010573149
公開日2012年6月6日 申請日期2010年12月3日 優先權日2010年12月3日
發明者何永根, 涂火金 申請人:中芯國際集成電路制造(北京)有限公司