專利名稱：增強n溝道電子活性的方法
技術領域：
本發明涉及一種 nMO SFET(η metallic oxide semiconductor field effect transistor，η溝道金屬氧化物半導體場效應晶體管)的加工方法，具體涉及一種增強 nMOSFET中η溝道電子活性的方法。
背景技術：
目前，隨著加工工藝的不斷改進，集成電路的加工已經進入了 65/45納米(nm)技術的時代，鎳硅化物(NiSi)正成為接觸應用上的選擇材料。nMOSFET用電子作為多數載流子，因而溝道為η型。隨著MOSFET的尺寸不斷減小，有人采用以下的方法增加η溝道的電子遷移率，如圖1-5所示在多晶硅柵101的周圍形成補償側墻102 (offset spacer)保護層，如圖1所示；在所述補償側墻102外側形成主側墻105 (main spacer)，如圖2所示；進行源、漏植入，形成源極103和漏極104，如圖3所示，然后對硅片表面進行退火處理，以活化柵極和源、漏極；在硅片表層淀積一層具有張力的氮化硅層106，如圖4所示，拉伸η溝道處的晶格，提高電子運行速率；然后再次進行退火處理，使η溝道處的晶格結構得到固定，使氮化硅層106引入的對η溝道的張應力(tensile stress)得到保持和記憶；去除掉最上層的氮化硅層；并向多晶硅柵101的頂部、源極和漏極分別濺射淀積金屬鎳，然后通過退火形成鎳硅化物，鎳化硅(NiSi) 107，如圖5所示。鎳硅化物的形成過程對源、漏硅的消耗較少， 而靠近表面的硅剛好是摻雜濃度最大的區域，因而對于降低整體的接觸電阻十分有利。后續還有進行第一層層間介質氧化物的淀積成型等工藝步驟，不在此贅述。這時η溝道中的晶格結構相比未施加張應力時要更加寬松，所以通過上述方法可以使得η溝道中的電子的遷移率(mobility)得到提升，η溝道中的電子活性得到增強。但是，上述技術方案的方法對于η溝道中的電子遷移率的提高有限，具體的說，由于成型的多晶硅柵周圍的主側墻105保護層的存在，氮化硅層不能直接的對多晶硅柵進行作用，該主側墻105保護層承接了較大部分的來自氮化硅層106的張應力，導致η溝道形成的張應力有限。另外，即便可以繼續增大氮化硅層的張力，多晶硅柵邊緣處也隨著張力的增大而更容易出現裂縫，如果裂縫產生將嚴重影響nMOSFET的成品質量。也就是說，氮化硅層 106所能提供的有限的張應力被主側墻105保護層承接了很大一部分，進而導致η溝道中的電子遷移率的提升遇到瓶頸。上述現有技術中，利用將鎳化硅107使用在了晶體管的頂部、源極和漏極，為的是成品晶體管有更低電流阻抗。在多晶硅周圍二次成型形成的主側墻105保護層的目的是， 為了防止后續工藝中濺射淀積金屬鎳發生擴散而導致的源漏穿通。現有技術中還有另外一種防止鎳離子擴散的方法，即硅片非晶化方法，其中一種方法是硅離子植入工藝(Si ion implantation, Si I. I.)，該硅離子植入工藝具體的說，是在濺射淀積金屬鎳之前，首先在硅片上植入硅離子，使硅片表面非晶化。使得后續工藝中濺射淀積在源、漏極的金屬鎳不會向襯底中擴散，也就不會發生源漏穿通。
發明內容
有鑒于此，本發明針對現有技術中η溝道中的電子遷移率的提升遇到瓶頸的技術問題，提供一種通過免除主側墻保護層的工藝步驟，將張力層直接作用在多晶硅柵上，提高了該張力層對η溝道中的張應力，進而提高了 η溝道電子的遷移率的，增強了 η溝道電子活性的方法。為達到上述目的，本發明提供的技術方案如下一種增強η溝道電子活性的方法，包括以下步驟在η溝道位置的襯底上方的多晶硅柵的周圍形成補償側墻；在所述補償側墻外側形成主側墻；進行源、漏植入；去除掉所述主側墻；在襯底表層淀積一層張力層；對襯底進行退火處理；去除掉襯底表層的所述張力層；對襯底表層進行非晶化處理；在所述多晶硅柵的頂部、源極和漏極分別形成硅化鎳。優選的，所述張力層的張力為1. 0-2. 0千兆帕斯卡。優選的，所述張力層淀積時反應腔體的壓力控制在1-7托。優選的，所述張力層為氮化硅層或者氧化硅層。優選的，所述張力層采用離子體增強化學氣相淀積或者準常壓化學氣相淀積方法淀積，所述張力層淀積時的溫度為400-550攝氏度。優選的，在襯底表層淀積一層張力層的步驟之后的所述退火處理，具體為尖峰退火或者激光退火。優選的，在襯底表層淀積一層張力層的步驟之后的所述退火處理的處理溫度為 900-1200攝氏度。優選的，所述去除掉所述主側墻的步驟中，具體是采用等離子腐蝕或者濕法腐蝕的方法去除所述主側墻。優選的，所述對襯底表層進行非晶化處理，具體是采用向襯底表面植入硅離子或者鍺離子或者氮離子。優選的，向襯底表面植入硅離子或者鍺離子或者氮離子的深度為150-250納米。上述技術方案中，千兆帕斯卡為GPa ；托為Torr，1托約等于1. 316X10_3大氣壓或 133. 322帕斯卡。上述技術方案中，尖峰退火英文為spike anneal，激光退火英文為laser anneal, 這兩種退火方式都可以使晶片快速升溫然后立即冷卻。本發明的增強η溝道電子活性的方法具有以下的有益效果本發明的增強η溝道電子活性的方法，利用在襯底(硅片)表層淀積一層張力層， 并將張力層直接作用在去除了主側墻的多晶硅柵上，使其更加直接的對襯底上η溝道產生張應力，從而克服了現有技術中提高η溝道的張應力的技術瓶頸，從而有效的增強了 η溝道中電子的活性。
圖1-5是現有技術中增強η溝道電子活性的方法流程示意圖；圖6-12是本發明的增強η溝道電子活性的方法流程示意圖。
具體實施例方式本發明的增強η溝道電子活性的方法，利用將張力層(氮化硅層)直接作用在去除了主側墻的多晶硅柵上，更加直接的對η溝道產生張應力，克服了現有技術中提高η溝道的張應力的技術瓶頸，從而有效的增強了 η溝道中電子的活性。為使本發明的目的、技術方案、及優點更加清楚明白，以下參照附圖并舉實施例， 對本發明進一步詳細說明。實施例1圖6-12顯示了本發明的一種增強η溝道電子活性的方法，具體包括以下的步驟—、在η溝道位置的硅片襯底上方的多晶硅柵201的周圍形成補償側墻202，如圖 6所示。所述補償側墻202的材料為二氧化硅或氮化硅或者它們的組合；以二氧化硅為例， 所述補償側墻202的生成方法是通過向硅片淀積二氧化硅，然后利用干法刻蝕工藝反刻， 當多晶硅露出來后停止反刻得到。上述過程中由于所用的各向異性刻蝕工具使用離子濺射掉了絕大部分的二氧化硅，故不需要掩膜；反刻去除的不是全部的二氧化硅，多晶硅柵的周圍保留了一部分二氧化硅。二、在所述補償側墻202外側形成主側墻205 (補償側墻205的材料為二氧化硅或氮化硅或者它們的組合，其獲得方法同上述補償側墻202的成型方法)，如圖7所示。三、進行源、漏植入，形成圖7所示的源極203和漏極204，如圖8所示，之后對硅片進行退火處理，以活化源、漏極。四、采用等離子腐蝕或者濕法腐蝕，去除掉所述主側墻205，如圖9所示，只剩下所述補償側墻202在所述多晶硅柵201外側周圍。 五、采用離子體增強化學氣相淀積PECVD或者準常壓化學氣相淀積SACVD方法，在硅片表層淀積一層氮化硅層206，即張力層，如圖10所示。淀積時的溫度為400-550攝氏度；淀積出的所述氮化硅層206的張力為1. 0-2. 0千兆帕斯卡(GPa)，使η溝道處的晶格結構得到拉伸，變得更加寬松。該氮化硅層206淀積時反應腔的壓力控制在1-7托(Torr)。 當然，在其他的具體實施方式
中，上述氮化硅層也可以替換為氧化硅層，其同樣可以起到為 η溝道提供張應力的效果。六、采用尖峰退火或者激光退火，在900-1200攝氏度下，對硅片進行退火處理，使經過拉伸的所述η溝道處的晶格結構得到固定和記憶。七、去除掉硅片表層的所述氮化硅層206，如圖11所示。八、如圖11所示，這時對硅片表層進行非晶化處理，即向硅片表面植入硅離子 (Si+)，植入深度為150-250納米。當然，在其他的具體實施方式
中，上述向硅片表面植入的離子處理硅離子(Si+)外，也可以為鍺離子(Ge+)或者氮離子(N+)，其均可以將硅片表面非晶化。九、向多晶硅柵201的頂部、源極和漏極分別濺射淀積金屬鎳，然后通過兩次退火，在上述部位形成鎳化硅207，如圖12所示。所述鎳化硅207的退火處理仍然沿用之前對硅片進行退后處理相類似的兩步退火工藝，但是退火溫度有了明顯降低(< 600°C )，這樣就大大減少對器件已形成的超淺結的破壞。從擴散動力學的角度來說，較短的退火時間可以有效地抑制離子擴散。因此，尖峰退火(spike anneal)適用于上述鎳硅化物成型兩次退火中的第一次退火過程。接下來是進行第一層層間介質氧化物的淀積成型等后續工藝步驟，不在此贅述。本發明利用將張力層直接作用在去除了主側墻的多晶硅柵上，更加直接的對η溝道產生張應力，然后，利用將硅片表面進行非晶化處理，之后再形成鎳化硅的方法，有效的防止了成型了鎳化硅的硅片中鎳離子的發生擴散。本發明的方法在避免了鎳離子擴散的前提下，以張力層直接作用在去除了主側墻的硅片上，更加直接的拉伸了 η溝道位置的晶格結構，有效的增強了 η溝道中電子的活性。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的范圍之內。
權利要求
1.一種增強η溝道電子活性的方法，其特征在于，包括以下步驟 在η溝道位置的襯底上方的多晶硅柵的周圍形成補償側墻； 在所述補償側墻外側形成主側墻；進行源、漏植入；去除掉所述主側墻；在襯底表層淀積一層張力層；對襯底進行退火處理；去除掉襯底表層的所述張力層；對襯底表層進行非晶化處理；在所述多晶硅柵的頂部、源極和漏極分別形成硅化鎳。
2.根據權利要求1所述的方法，其特征在于，所述張力層的張力為1.0-2.0千兆帕斯卡。
3.根據權利要求1所述的方法，其特征在于，所述張力層淀積時反應腔體的壓力控制在1-7托。
4.根據權利要求1-3任一所述的方法，其特征在于，所述張力層為氮化硅層或者氧化硅層。
5.根據權利要求4所述的方法，其特征在于，所述張力層采用離子體增強化學氣相淀積或者準常壓化學氣相淀積方法淀積，所述張力層淀積時的溫度為400-550攝氏度。
6.根據權利要求1所述的方法，其特征在于，在襯底表層淀積一層張力層的步驟之后的所述退火處理，具體為尖峰退火或者激光退火。
7.根據權利要求6所述的方法，其特征在于，在襯底表層淀積一層張力層的步驟之后的所述退火處理的處理溫度為900-1200攝氏度。
8.根據權利要求1所述的方法，其特征在于，所述去除掉所述主側墻的步驟中，具體是采用等離子腐蝕或者濕法腐蝕的方法去除所述主側墻。
9.根據權利要求1所述的方法，其特征在于，所述對襯底表層進行非晶化處理，具體是采用向襯底表面植入硅離子或者鍺離子或者氮離子。
10.根據權利要求9所述的方法，其特征在于，向襯底表面植入硅離子或者鍺離子或者氮離子的深度為150-250納米。
全文摘要
本發明提供了一種增強n溝道電子活性的方法，包括以下步驟在n溝道位置的襯底上方的多晶硅柵多晶硅柵的周圍形成補償側墻；形成主側墻；進行源、漏植入；去除掉主側墻；在襯底表層淀積一層張力層；去除掉襯底表層的所述張力層；對襯底表層進行非晶化處理；在多晶硅柵的頂部、源極和漏極分別形成硅化鎳。本發明利用將張力層直接作用在去除了主側墻保護層的多晶硅柵上，克服了現有技術中提高n溝道的張應力存在的技術瓶頸，從而有效的增強了n溝道中電子的活性。
文檔編號H01L21/31GK102487005SQ201010568420
公開日2012年6月6日 申請日期2010年12月1日 優先權日2010年12月1日
發明者康蕓, 李敏 申請人:中芯國際集成電路制造(上海)有限公司