形成柔性應力消除緩沖區的半導體器件和方法

專利名稱：形成柔性應力消除緩沖區的半導體器件和方法
技術領域：
本發明大體上涉及半導體器件，并且更具體地涉及在大陣列WXSP和FO-WLCSP周 圍形成柔性(compliant)應力消除緩沖區的半導體器件和方法。
背景技術：
半導體器件普遍存在于現代電子產品中。半導體器件在電部件的數量和密度方面 變化。分立半導體器件一般包含一種類型的電部件，例如發光二極管(LED)、小信號晶體管、 電阻器、電容器、電感器以及功率金屬氧化物半導體場效應晶體管(M0SFET)。集成半導體器 件典型地包含幾百到幾百萬個電部件。集成半導體器件的示例包括微控制器、微處理器、電 荷耦合器件(CXD )、太陽能電池以及數字微鏡器件(DMD )。半導體器件執行各種各樣的功能，諸如高速計算、發射和接收電磁信號、控制電子 器件、把太陽光轉換成電力以及為電視顯示器創建視覺投影。半導體器件存在于娛樂、通 信、功率變換、網絡、計算機和消費品中。半導體器件也存在于軍事應用、航空、汽車、工業控 制器和辦公設備中。半導體器件利用半導體材料的電學屬性。半導體材料的原子結構允許通過施加電 場或基極電流或者通過摻雜工藝來操縱其電導率。摻雜將雜質引入到半導體材料中以操縱 和控制半導體器件的電導率。半導體器件包含有源和無源電結構。包括雙極型和場效應晶體管的有源結構控制 電流的流動。通過改變摻雜水平和電場或基極電流的施加，晶體管促進或限制電流的流動。 包括電阻器、電容器和電感器的無源結構產生為執行各種電功能所需的電壓和電流之間的 關系。無源和有源結構被電連接以形成電路，所述電路使得半導體器件能夠執行高速計算 和其他有用功能。半導體器件一般使用兩個復雜的制造工藝(即前端制造和后端制造)進行制造，每 個制造工藝可能涉及幾百個步驟。前端制造涉及在半導體晶片的表面上形成多個管芯。每 個管芯典型地完全相同并且包含通過電連接有源和無源部件而形成的電路。后端制造涉及 從完成的晶片中單顆化個別管芯以及封裝該管芯以提供結構支撐和環境隔離。半導體制造的一個目標是產生更小的半導體器件。更小的半導體器件典型地消耗 更少的功率，具有更高的性能，并且可以被更高效地生產。另外，更小的半導體器件具有更 小的占位面積(footprint)，這對于更小的終端產品而言是所期望的。更小的管芯大小可以 通過前端工藝的改進(導致管芯具有更小的、更高密度的有源和無源部件)來獲得。后端工 藝可以通過電互連和封裝材料的改進而導致具有更小占位面積的半導體器件封裝。WLCSP和FO-WLCSP往往包含大陣列半導體管芯，其再分配從管芯的細間距接合墊 到外圍扇出區域的信號路徑以便與外部器件更高地功能集成。大陣列mxsp已知經歷可靠 性問題，具體地是在溫度循環和跌落沖擊測試期間的焊接接縫故障。另外，大陣列mxsp由 于大管芯尺寸而易于具有翹曲問題。

發明內容
存在對減小大陣列WXSP和FO-WLCSP中的焊接接縫故障的需要。因而，在一個 實施例中，本發明是一種制作半導體器件的方法，該方法包括以下步驟形成應力消除緩沖 區；提供暫時襯底；把半導體管芯安裝到所述暫時襯底；把所述應力消除緩沖區安裝到所 述半導體管芯周圍的所述暫時襯底；在所述半導體管芯和應力消除緩沖區之間沉積密封 劑；去除所述暫時襯底；以及在所述半導體管芯、密封劑和應力消除緩沖區上形成互連結 構。該互連結構電連接到所述半導體管芯。在另一個實施例中，本發明是一種制作半導體器件的方法，該方法包括以下步驟 提供暫時襯底；把半導體管芯或部件安裝到所述暫時襯底；在所述暫時襯底上形成應力消 除層；在所述應力消除層和半導體管芯或部件上沉積密封劑；去除所述暫時襯底；以及在 所述半導體管芯或部件和應力消除層上形成互連結構。該互連結構電連接到所述半導體管
-I-H心。在另一個實施例中，本發明是一種制作半導體器件的方法，該方法包括以下步驟 提供暫時襯底；把半導體管芯或部件安裝到所述暫時襯底；把應力消除緩沖區安裝到所述 暫時襯底；以及在所述應力消除緩沖區和半導體管芯或部件之間沉積密封劑。在另一個實施例中，本發明是一種半導體器件，其包括半導體管芯或部件和設置 在所述半導體管芯或部件周圍的應力消除緩沖區。密封劑沉積在所述應力消除緩沖區和半 導體管芯或部件之間。互連結構形成在所述半導體管芯或部件和應力消除緩沖區上。互連 結構電連接到所述半導體管芯或部件。


圖1示出具有安裝到其表面的不同類型的封裝的PCB ；
圖2a-2c示出安裝到PCB的代表性半導體封裝的進一步細節； 圖3a_3f示出在半導體管芯周圍形成柔性應力消除緩沖區的工藝； 圖4示出具有在半導體管芯周圍的應力消除緩沖區的FO-WLCSP ； 圖5a4b示出部分或完全沿FO-WLCSP —側延伸的應力消除緩沖區； 圖6示出多層復合物應力消除緩沖區；
圖7示出安裝在應力消除緩沖區和半導體管芯上的增強板(Stiffener)； 圖8示出形成在應力消除緩沖區中的電路層；
圖9a-9b示出形成在比半導體管芯更薄的應力消除緩沖區上的增強板； 圖IOa-IOc示出在半導體管芯周圍形成柔性應力消除層的工藝；以及 圖Ila-Ilb示出具有在半導體管芯周圍的應力消除層的F0-WLCSP。
具體實施例方式本發明是參考附圖在以下描述的一個或多個實施例中描述的，其中同樣的數字代 表相同或類似的元件。雖然本發明是按照用于獲得本發明目標的最佳模式描述的，但是本 領域的技術人員會明白其旨在覆蓋如可以被包括在如以下公開和附圖所支持的所附權利 要求書及其等價物所定義的發明的精神和范圍內的更改、修改和等價物。一般使用兩個復雜的制造工藝來制造半導體器件前端制造和后端制造。前端制造涉及在半導體晶片的表面上形成多個管芯。晶片上的每個管芯包含有源和無源電部件， 所述有源和無源電部件被電連接以形成功能電路。有源電部件，諸如晶體管和二極管，具有 控制電流流動的能力。無源電部件，諸如電容器、電感器、電阻器和變壓器，產生為執行電路 功能所需的電壓和電流之間的關系。無源和有源部件通過包括摻雜、沉積、光刻、蝕刻和平坦化的一系列工藝步驟而形 成在半導體晶片的表面上。摻雜通過諸如離子注入或熱擴散之類的技術而把雜質引入到半 導體材料中。摻雜工藝修改有源器件中半導體材料的電導率，從而把半導體材料轉換成絕 緣體、導體或者響應于電場或基極電流而動態改變半導體材料電導率。晶體管包含為使得 晶體管能夠在電場或基極電流的施加下促進或限制電流流動而需要布置的變化摻雜類型 和程度的區域。有源和無源部件由具有不同電屬性的材料層形成。這些層可以通過部分由被沉積 的材料類型所確定的各種沉積技術形成。例如，薄膜沉積可以涉及化學汽相沉積(CVD)、物 理汽相沉積(PVD)、電解電鍍以及化學電鍍工藝。每層一般被圖案化以形成各部分的有源部 件、無源部件或部件之間的電連接。這些層可以使用光刻來圖案化，所述光刻涉及在要圖案化的層上沉積光敏材料 (例如，光致抗蝕劑)。使用光把圖案從光掩模轉移到光致抗蝕劑。經受光的光致抗蝕劑圖 案的部分使用溶劑來去除，暴露要圖案化的底層的部分。光致抗蝕劑的其余部分被去除，留 下圖案化后的層。可選地，一些類型的材料通過把該材料直接沉積到由先前沉積/蝕刻工 藝使用諸如化學和電解電鍍之類的技術而形成的區域或空隙中進行圖案化。在現有圖案上沉積薄膜材料可能擴大底下圖案并且產生不均勻的平坦表面。為產 生較小且更密集的有源和無源部件而要求均勻的平坦表面。平坦化可以用來從晶片的表面 去除材料并且產生均勻的平坦表面。平坦化涉及用拋光墊片對晶片的表面進行拋光。在拋 光期間研磨材料和腐蝕性化學制劑被添加到晶片的表面。組合的、磨料的機械作用和化學 制劑的腐蝕作用去除任何不規則形貌，導致均勻的平坦表面。后端制造指的是把完成的晶片切割或單顆化成個別管芯并且然后對管芯進行封 裝以用于結構支撐和環境隔離。為了單顆化管芯，晶片沿被稱作劃片街區(saw street)或 劃線的晶片的非功能區域被刻痕并切斷。使用激光切割工具或鋸刀來單顆化晶片。在單顆 化后，個別管芯被安裝到包括用于與其他系統部件互連的管腳或接觸墊的封裝襯底上。在 半導體管芯上形成的接觸墊然后連接到封裝內的接觸墊。電連接可以用焊料凸點、柱形凸 點、導電膠或引線接合制成。密封劑或其他模制材料沉積在封裝上以提供物理支撐和電隔 離。完成的封裝然后被插入到電系統中并且使半導體器件的功能性可用于其他系統部件。圖1示出具有在其表面上安裝有多個半導體封裝的芯片載體襯底或印刷電路板 (PCB) 52的電子器件50。電子器件50可以根據應用而具有一種類型的半導體封裝或者多 種類型的半導體封裝。為了說明目的而在圖1中示出不同類型的半導體封裝。電子器件50可以是獨立式系統，其使用半導體封裝來執行一個或多個電功能。可 選地，電子器件50可以是較大系統的子部件。例如，電子器件50可以是圖形卡、網絡接口卡 或者其他可以插入到計算機中的信號處理卡。半導體封裝可以包括微處理器、存儲器、專用 集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件、或者其他半導體管芯或電部件。在圖1中，PCB 52提供用于安裝在PCB上的半導體封裝的結構支撐和電互連的一般襯底。使用蒸發、電解電鍍、化學電鍍、絲網印刷或者其他合適的金屬沉積工藝來把導電 信號跡線M形成在表面上或在各層PCB 52內。信號跡線M提供每個半導體封裝、所安裝 部件以及其他外部系統部件之間的電通信。跡線M也提供到每個半導體封裝的電源和地 連接。在一些實施例中，半導體器件具有兩個封裝等級。一級封裝是一種用于把半導體 管芯機械且電地附著到中間載體的技術。二級封裝涉及把中間載體機械且電地附著到PCB。 在其他實施例中，半導體器件可以只有一級封裝，其中管芯被機械且電地直接安裝到PCB。為了說明的目的，在PCB 52上示出包括引線接合封裝56和倒裝芯片58的若干類 型的一級封裝。另外，示出安裝在PCB 52上的包括球柵陣列(BGA)60、凸點芯片載體(BCC) 62、雙列直插式封裝(DIP) 64、連接盤網格陣列(LGA) 66、多芯片模塊(MCM) 68、四方扁平無 引腳封裝(QFN)70和四方扁平封裝72的若干類型的二級封裝。根據系統要求，配有一級和 二級封裝方式的任何組合的半導體封裝以及其他電子部件的任何組合可以連接到PCB 52。 在一些實施例中，電子器件50包括單個附著的半導體封裝，而其他實施例要求多個互連的 封裝。通過在單個襯底上組合一個或多個半導體封裝，制造商可以把預制部件合并到電子 器件和系統中。因為半導體封裝包括復雜的功能性，所以可以使用較廉價的部件和流水線 的制造工藝來制造電子器件。所得到的器件不太可能出故障并且制造較便宜，導致消費者 的更低成本。圖加-2(示出示例性半導體封裝。圖加示出安裝在PCB 52上的DIP 64的進一 步細節。半導體管芯74包括有源區域，其包含模擬或數字電路，所述模擬或數字電路被實 施為形成在管芯內的并且根據管芯的電設計進行電互連的有源器件、無源器件、導電層和 介電層。例如，電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器以及其他 形成在半導體管芯74的有源區域內的電路元件。接觸墊76是一層或多層導電材料，諸如 鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，并且電連接到形成在半導體管芯74內 的電路元件。在DIP 64的組裝期間，半導體管芯74使用金硅共晶層或粘合材料(諸如熱環 氧化物)而安裝到中間載體78。封裝體包括諸如聚合物或陶瓷的絕緣封裝材料。導體引線 80和引線接合82提供半導體管芯74和PCB 52之間的電互連。密封劑84沉積在封裝上以 通過防止濕氣和顆粒進入封裝并且污染管芯74或引線接合82來實現環境保護。圖2b示出安裝在PCB 52上的BCC 62的進一步細節。使用底部填充或環氧樹脂 粘合材料92把半導體管芯88安裝在載體90上。引線接合94提供接觸墊96和98之間的 一級封裝互連。模制化合物或密封劑100沉積在半導體管芯88和引線接合94上以為器件 提供物理支撐和電隔離。使用諸如電解電鍍或化學電鍍之類的合適的金屬沉積工藝來防止 氧化，在PCB 52的表面上形成接觸墊102。接觸墊102電連接到PCB 52中的一條或多條導 電信號跡線M。凸點104形成在BCC 62的接觸墊98和PCB 52的接觸墊102之間。在圖2c中，半導體管芯58以倒裝芯片式一級封裝而面朝下地安裝到中間載體 106。半導體管芯58的有源區域108包含模擬或數字電路，其被實施為根據管芯的電設計 而形成的有源器件、無源器件、導電層和介電層。例如，電路可以包括一個或多個晶體管、二 極管、電感器、電容器、電阻器和有源區域108內的其他電路元件。半導體管芯58通過凸點 110電且機械地連接到載體106。BGA 60使用凸點112以BGA式二級封裝而電且機械地連接到PCB 52。半導體管芯58通過凸點110、信號線114和凸點112而電連接到PCB 52中的導電信號跡線M。模 制化合物或封裝劑116沉積在半導體管芯58和載體106上以為器件提供物理支撐和電隔 離。倒裝芯片半導體器件提供從半導體管芯58上的有源器件到PCB 52上的傳導通道的短 電傳導通路以便減小信號傳播距離、降低電容并且改善整體電路性能。在另一個實施例中， 半導體管芯58可以在不用中間載體106的情況下使用倒裝芯片式一級封裝而機械且電地 直接連接到PCB 52。圖3a_3f示出針對圖1和2a_2c的在半導體管芯周圍形成柔性應力消除緩沖區的 工藝。在圖3a中，襯底或載體120包含暫時或犧牲基底材料，諸如硅、聚合物、聚合物復合 物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或者其他用于結構支撐的合適的低成本、剛性 材料或體半導體材料。任選的界面層122可以形成在載體120上作為暫時粘接膜或蝕刻停止層。半導體管芯或部件1 安裝到界面層122，其中有源表面1 上的接觸墊1 朝載 體120向下定向。有源表面1 包含模擬或數字電路，所述模擬或數字電路被實施為形成 在管芯內的并且根據管芯的電設計和功能進行電互連的有源器件、無源器件、導電層和介 電層。例如，電路可以包括一個或多個晶體管、二極管以及其他形成在有源表面128內的電 路元件以實施模擬電路或數字電路(諸如數字信號處理器(DSP)、ASIC、存儲器或者其他信 號處理電路)的電路元件。半導體管芯124也可以包含用于RF信號處理的IPD，諸如電感 器、電容器和電阻器。在圖北中，柔性應力消除緩沖區或塊結構130使用模制工藝而預形成為圓形或方 形小片(patch)或矩形帶。應力消除緩沖區130包含柔性材料，諸如聚合物、環氧化物、聚 合物材料、具有填充劑的環氧樹脂、或者具有填充劑的環氧丙烯酸酯。可選地，應力消除緩 沖區130可以是用酚醛棉紙、環氧化物、玻璃織物(woven glass)、毛玻璃、聚酯或者其他增 強纖維或織物、具有核心層的PCB板材料或其他阻尼材料的組合預浸漬(預浸處理)的聚四 氟乙烯。在指定用于凸點形成的位置132，即在所完成FO-WLCSP的邊緣或拐角處，把應力消 除緩沖區130安裝到界面層122。在圖3c中，使用膏印刷、壓縮模制、轉移模制、液封模制、真空層壓、旋涂或者其他 合適的敷料器將密封劑或模制化合物136沉積在應力消除緩沖區130和半導體管芯IM之 間以及在半導體管芯上至與應力消除緩沖區齊平的水平。應力消除緩沖區130可以比半導 體管芯IM更厚，因此密封劑136覆蓋管芯的背表面138。密封劑136可以是聚合物復合材 料，諸如具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或者具有適當填充劑的聚合 物。密封劑136是不導電的并且環境上保護半導體器件不受外部元件和污染物的影響。圖3d示出在載體120上四個半導體管芯124、應力消除緩沖區130和密封劑136 的分組的頂視圖。應力消除緩沖區130安裝到在FO-WLCSP的邊緣和拐角處指定用于凸點 形成的位置132。在圖3e中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘、激光掃描或濕法脫模 來去除暫時載體120和任選的界面層122。底側累積(build-up)互連結構140形成在半 導體管芯124、應力消除緩沖區130和密封劑136上。該累積互連結構140包括絕緣或鈍 化層142，其包含一層或多層二氧化硅(Si02)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二 鉭(Ta205)、氧化鋁(A1203)、低溫250°C )固化聚合物光刻膠(諸如苯環丁烯(BCB)、聚苯并惡唑(ΡΒ0)、基于環氧化物的光敏聚合物電介質)或者其他具有類似絕緣和結構屬性的材 料。絕緣層142使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化來形成絕緣層142。通過蝕 刻工藝來去除絕緣層142的一部分以暴露半導體管芯124的接觸墊124。使用諸如PVD、CVD、濺射、電解電鍍和化學電鍍工藝的圖案化和金屬沉積工藝在緣 層142和接觸墊1 上形成導電層144。導電層144可以是一層或多層Al、Cu、Ti、TiW、Sn、 Ni、Au、Ag或其他合適的導電材料。導電層144操作為再分配層(RDL)。導電層144的一部 分電連接到半導體管芯124的接觸墊126。導電層144的其他部分可以根據半導體器件的 設計和功能而是電公共或電隔離的。使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化在絕緣層142和導電層144上形成 絕緣或鈍化層146。絕緣層146可以是一層或多層Si02、Si3N4、SiON、Ta205、A1203、低溫
250°C)固化聚合物光致抗蝕劑(諸如BCB、PB0或基于環氧化物的光敏聚合物電介質)或 者其他具有類似絕緣和結構屬性的材料。通過蝕刻工藝來去除絕緣層146的一部分以暴露 導電層144。使用蒸發、電解電鍍、化學電鍍、球落(ball drop)或絲網印刷工藝，導電凸點材 料被沉積在累積互連結構140上并且電連接到導電層144。凸點材料可以是具有任選焊劑 (flux)溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其組合。例如，凸點材料可以是共晶 Sn/Pb、高鉛焊料或者無鉛焊料。凸點材料使用合適的附著或接合工藝而接合到導電層144。 在一個實施例中，凸點材料通過將材料加熱到其熔點之上被回流以形成球形球或凸點148。 在一些應用中，凸點148被二次回流以改善到導電層144的電接觸。凸點也可以壓縮接合 到導電層144。凸點148代表可以形成在導電層144上的一種類型的互連結構。該互連結 構也可以使用接合線、柱形凸點、微凸點以及其他電互連。圖3f示出四個半導體管芯124、應力消除緩沖區130和密封劑136的分組的頂視 圖，其中接觸墊126通過導電層144電連接到凸點148。包括半導體管芯124、密封劑化合物136、應力消除緩沖區130和互連結構140的 最終的半導體封裝用圖3e和3f中的鋸條或激光切割設備150沿線149被單顆化成個別半 導體器件。圖4示出在單顆化后的FO-WLCSP 151。半導體管芯124電連接到底側累積互連 結構140和凸點148。預形成的柔性應力消除緩沖區130設置在FO-WLCSP 151的邊緣、拐 角以及其他封裝完整性臨界區域周圍以通過吸收熱機械應力防止在可靠性或跌落測試的 溫度循環測試和其他機械震動或沖擊期間凸點148的故障。應力消除緩沖區130具有低楊 氏模量(即小于密封劑136)、良好的彈性和彈力特性、以及類似于或略小于密封劑的熱膨脹 系數(CTE)。應力消除緩沖區130也用來減小密封工藝期間的管芯移位。圖fe和恥示出沿FO-WLCSP 152 一側部分或完全延伸的預形成的柔性應力消除 緩沖區130的截面圖和頂視圖。圖6示出具有包含多層的預形成的復合物應力消除緩沖區156的、與圖3a-3f中 描述的結構類似的FO-WLCSP IM的實施例。在一個實施例中，復合物應力消除緩沖區156 具有柔性材料層158、硅層160和柔性材料層158。可選地，復合物應力消除緩沖區156的層 是金屬/柔性材料/金屬或者硅/柔性材料/硅。復合物應力消除緩沖區156減小FO-WLCSP 154中的翹曲。通過減小翹曲和CTE誘導的應力，FO-WLCSP巧4減小了尤其在半導體管芯 的外圍周圍的焊接接縫故障。
圖7示出具有安裝在應力消除緩沖區130和密封劑136上的金屬增強板或層164 的、與圖3a-3f中描述的結構類似的FO-WLCSP 162的實施例。粘合層沉積在應力消除緩沖 區130上以固定增強板164。增強板164減小FO-WLCSP 162中的翹曲。增強板164可以被 用作熱沉，該熱沉具有任選的熱界面材料(TIM)166用于自半導體管芯IM散熱。作為熱沉， 增強板164可以是Al、Cu或另一種具有高熱導率的材料。TIM 166輔助由半導體管芯124 生成的熱的分布和消散。增強板164也可以操作為電磁干擾(EMI)或射頻干擾(RFI)屏蔽 層。作為EMI或RFI屏蔽層，增強板164可以是Cu、Al、鐵氧體或羰基鐵、不銹鋼、鎳銀、低 碳剛、硅鐵剛、箔、環氧化物、導電樹脂或者其他能夠阻擋或吸收EMI、RFI和其他設備間干 擾的金屬和復合物。屏蔽層也可以是諸如炭黑或鋁片(aluminum flake)的非金屬材料，以 減小EMI和RFI的效應。增強板164可以被接地以轉移EMI和RFI信號。圖8示出具有包含嵌入在柔性應力消除材料178內的電路層176的預形成的應力 消除緩沖區172的、與圖3a-3f中描述的結構類似的FO-WLCSP 170的實施例。電路層176 可以包含模擬或數字電路，所述模擬或數字電路被實施為形成在應力消除材料178內的有 源器件、無源器件、導電層和介電層。圖9a示出具有被制得比半導體管芯IM更薄的應力消除緩沖區184的、與圖 3a-3f中描述的結構類似的FO-WLCSP 180的實施例。在沉積密封劑136之前在應力消除緩 沖區130上安裝金屬增強板或層182。粘合層沉積在應力消除緩沖區184上以固定增強板 182。增強板182可以形成為完全環繞半導體管芯124的窗口，如圖9b所示。增強板182 減小FO-WLCSP 180中的翹曲。圖IOa-IOc示出針對圖1和的在半導體管芯周圍形成柔性應力消除層的工 藝。繼續圖3a中描述的結構，使用旋涂或絲網印刷將柔性應力消除層190形成在半導體管 芯IM周圍的界面層122上。應力消除層190可以在安裝半導體管芯IM之前進行沉積。 在應力消除層190和半導體管芯IM之間可以存在間隙或可以不存在間隙。在有間隙的情 況下，底部填充材料，諸如環氧化物或聚合物材料，被施加在管芯邊緣上以覆蓋該間隙從而 防止封裝期間的管芯移位。應力消除層190可以是柔性材料，諸如聚合物、環氧化物、聚合 物材料、具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、光敏抗蝕劑或者其他具有高 延伸率、低模量和平衡CTE的柔性材料。在一個實施例中，應力消除層190是絕緣材料，諸 如聚酰亞胺、ΡΒ0、硅基彈性體或者其他具有低CTE (20ppm/°C或更小)和低模量(200Mpa或 更小)的類似材料。應力消除層190的厚度典型地為15-100微米(μ m)。在圖IOb中，使用膏印刷、壓縮模制、轉移模制、液封模制、真空層壓、旋涂或者其 他合適的敷料器將密封劑或模制化合物192沉積在應力消除層190和半導體管芯1 上。 密封劑192可以是聚合物復合材料，諸如具有填充劑的環氧樹脂、具有填充劑的環氧丙烯 酸酯或者具有適當填充劑的聚合物。密封劑192是不導電的并且環境上保護半導體器件不 受外部元件和污染物的影響。在圖IOc中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘、激光掃描或濕法脫模 來去除暫時載體120和任選的界面層122。底側累積互連結構194形成在半導體管芯IM和 應力消除層190上。該累積互連結構194包括絕緣或鈍化層196，其包含一層或多層Si02、 Si3N4、Si0N、Ta205、A1203或者其他具有類似絕緣和結構屬性的材料。使用PVD、CVD、印刷、 旋涂、噴涂、燒結或熱氧化來形成絕緣層196。通過蝕刻工藝來去除絕緣層196的一部分以暴露半導體管芯124的接觸墊126。使用諸如PVD、CVD、濺射、電解電鍍和化學電鍍工藝的圖案化和金屬沉積工藝在緣 層196和接觸墊1 上形成導電層198。導電層198可以是一層或多層Al、Cu、Sn、Ni、Au、 ^Vg或其他合適的導電材料。導電層198操作為RDL。導電層198的一部分電連接到半導體 管芯124的接觸墊126。導電層198的其他部分可以根據半導體器件的設計和功能而是電 公共或電隔離的。使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化在絕緣層196和導電層198上形成 絕緣或鈍化層200。絕緣層200可以是一層或多層Si02、Si3N4、Si0N、Ta205、A1203或者其 他具有類似絕緣和結構屬性的材料。通過蝕刻工藝來去除絕緣層200的一部分以暴露導電 層 198。使用蒸發、電解電鍍、化學電鍍、球落或絲網印刷工藝，導電凸點材料被沉積在累 積互連結構194上并且電連接到導電層198。凸點材料可以是具有任選焊劑溶液的Al、Sn、 Ni、Au、Ag、Pb、Bi、Cu、焊料以及其組合。例如，凸點材料可以是共晶Sn/Pb、高鉛焊料或者 無鉛焊料。凸點材料使用合適的附著或接合工藝而接合到導電層198。在一個實施例中，凸 點材料通過將材料加熱到其熔點之上被回流以形成球形球或凸點202。在一些應用中，凸 點202被二次回流以改善到導電層198的電接觸。凸點也可以壓縮接合到導電層198。凸 點202代表可以形成在導電層198上的一種類型的互連結構。該互連結構也可以使用接合 線、柱形凸點、微凸點以及其他電互連。用鋸條或激光切割設備204把半導體管芯IM單顆化成個別半導體器件。圖Ila 示出在單顆化后FO-WLCSP 206的截面圖。圖lib示出半導體管芯IM和應力消除層190 的底視圖，其中接觸墊1 通過導電層198電連接到凸點202。柔性應力消除層190設置在 半導體管芯1 周圍以通過吸收熱機械應力防止在可靠性或跌落測試的溫度循環測試以 及其他機械震動或沖擊期間凸點202的故障。應力消除層190具有低楊氏模量(即小于密 封劑192)、良好的彈性和彈力特性、以及類似于或略小于密封劑的CTE。應力消除層190也 用來減小密封工藝期間的管芯移位。雖然詳細示出了本發明的一個或多個實施例，但是本領域技術人員會明白，可以 在不偏離如所附權利要求書所述的本發明的范圍的情況下做出對那些實施例的修改和變型。
權利要求
1.一種制作半導體器件的方法，包括 形成應力消除緩沖區；提供暫時襯底；把半導體管芯安裝到所述暫時襯底；把所述應力消除緩沖區安裝到所述半導體管芯周圍的所述暫時襯底； 在所述半導體管芯和應力消除緩沖區之間沉積密封劑； 去除所述暫時襯底；以及在所述半導體管芯、密封劑和應力消除緩沖區上形成互連結構，該互連結構電連接到 所述半導體管芯。
2.權利要求1的方法，還包括在指定用于凸點形成的位置處形成所述應力消除緩沖區。
3.權利要求1的方法，其中所述應力消除緩沖區包括具有阻尼屬性的多層復合材料 和結構。
4.權利要求1的方法，其中形成應力消除緩沖區包括 形成第一柔性層；在所述第一柔性層上形成硅層；以及 在所述硅層上形成第二柔性層。
5.權利要求1的方法，還包括在所述應力消除緩沖區和密封劑上形成增強板層。
6.權利要求1的方法，其中所述應力消除緩沖區比所述半導體管芯薄。
7.權利要求1的方法，還包括在所述應力消除緩沖區內形成電路。
8.一種制作半導體器件的方法，包括 提供暫時襯底；把半導體管芯或部件安裝到所述暫時襯底； 在所述暫時襯底上形成應力消除層； 在所述應力消除緩沖區和半導體管芯或部件上沉積密封劑； 去除所述暫時襯底；以及在所述半導體管芯或部件和應力消除層上形成互連結構，該互連結構電連接到所述半 導體管芯。
9.權利要求8的方法，還包括在應力消除緩沖區和密封劑上形成增強板層。
10.權利要求8的方法，其中所述應力消除層比所述半導體管芯或部件薄。
11.權利要求8的方法，還包括在所述應力消除緩沖區內形成電路層。
12.—種制作半導體器件的方法，包括 提供暫時襯底；把半導體管芯或部件安裝到所述暫時襯底；把應力消除緩沖區安裝到所述暫時襯底；以及在所述應力消除緩沖區和半導體管芯或部件之間沉積密封劑。
13.權利要求12的方法，還包括 去除所述暫時襯底；以及在所述半導體管芯和應力消除緩沖區上形成互連結構，該互連結構電連接到所述半導體管芯或部件。
14.權利要求12的方法，還包括在指定用于凸點形成的位置處形成所述應力消除緩 沖區。
15.權利要求12的方法，其中所述應力消除緩沖區包括多層復合材料。
16.權利要求12的方法，其中形成應力消除緩沖區包括 形成第一柔性層；在所述第一柔性層上形成剛性層；以及 在所述剛性層上形成第二柔性層。
17.權利要求12的方法，還包括在所述應力消除緩沖區和密封劑上形成增強板層。
18.權利要求12的方法，其中所述應力消除緩沖區比所述半導體管芯或部件薄。
19.權利要求12的方法，還包括在所述應力消除緩沖區內形成電路層。
20.一種半導體器件，包括 半導體管芯或部件；應力消除緩沖區，設置在所述半導體管芯或部件周圍； 密封劑，沉積在所述應力消除緩沖區和半導體管芯或部件之間；以及 互連結構，形成在所述半導體管芯或部件和應力消除緩沖區上，該互連結構電連接到 所述半導體管芯或部件。
21.權利要求20的半導體器件，其中所述應力消除緩沖區設置在指定用于凸點形成 的位置處。
22.權利要求20的半導體器件，其中所述應力消除緩沖區包括多層復合材料。
23.權利要求20的半導體器件，還包括形成在所述應力消除緩沖區和密封劑上的增 強板層。
24.權利要求20的半導體器件，其中所述應力消除緩沖區比所述半導體管芯或部件薄。
25.權利要求20的半導體器件，還包括在所述應力消除緩沖區內的電路層。
全文摘要
本發明涉及形成柔性應力消除緩沖區的半導體器件和方法。半導體器件具有在指定用于凸點形成的位置處安裝到暫時襯底的應力消除緩沖區。應力消除緩沖區可以是多層復合材料，諸如第一柔性層、在所述第一柔性層上形成的硅層以及在所述硅層上形成的第二柔性層。半導體管芯也安裝到暫時襯底。應力消除緩沖區可以比半導體管芯薄。在半導體管芯和應力消除緩沖區之間沉積密封劑。去除暫時襯底。在半導體管芯、密封劑和應力消除緩沖區上形成互連結構。互連結構電連接到半導體管芯。可以在應力消除緩沖區和密封劑上形成增強板層。可以在應力消除緩沖區內形成包含有源器件、無源器件、導電層和介電層的電路層。
文檔編號H01L25/16GK102082102SQ20101055963
公開日2011年6月1日 申請日期2010年11月25日 優先權日2009年11月25日
發明者林耀劍, 沈一權, 鄒勝源 申請人:新科金朋有限公司