專利名稱：熔絲結構及其制作方法
技術領域：
本發明涉及半導體技術領域，特別涉及熔絲結構及其制作方法。
背景技術：
隨著半導體工藝水平的改進以及集成電路復雜度的提高，半導體元器件也變得更容易受各種缺陷所影響，而單個元器件如晶體管或者存儲單元的失效，往往會導致整個集成電路的功能缺陷。常見的解決方法是在集成電路中形成一些可以熔斷的連接線，也就是熔絲(fuse)結構，以確保集成電路的可用性。一般而言，熔絲結構用于連接集成電路中的冗余電路(redundancy circuit)，在電路出現缺陷時，將熔絲熔斷，使用冗余電路來修復或取代出現缺陷的電路。熔絲結構經常用于內存中，在內存芯片生產完成時，若其中有部分存儲單元出現功能問題，就可以通過熔絲結構用冗余的存儲單元來取代，實現修復的目的。另外，熔絲結構還常見于可編程電路中，根據用戶需要，使用熔絲結構對電路中的標準邏輯單元進行編程，用以實現特定的功能。現有的熔絲結構的制作方法請參考圖1 圖5所示。首先，請參考圖1，提供半導體襯底100，所述半導體襯底100上形成有第一介質層101和多晶硅層102，所述多晶硅層 102采用形成晶體管的多晶硅層，所述多晶硅層102與所述第一介質層101齊平。然后，請參考圖2，在所述多晶硅層102中形成導電類型相反的兩個相鄰摻雜區域，分別是第一摻雜區域103和第二摻雜區域104。接著，請參考圖3，在所述第一摻雜區域103和第二摻雜區域104上形成硅化物層 105。然后，請參考圖4，在所述硅化物層105上形成第二介質層107，在所述第二介質層中形成通孔，所述通孔暴露出所述硅化物層105。接著，請參考圖5。在所述通孔內填充導電層108，所述導電層108與所述硅化物層105相接觸；在所述第二介質層107上對著填充通孔位置形成金屬墊109。其中所述多晶硅層102和硅化物層105構成熔絲結構。上述制作方法利用了標準的CMOS制作工藝，但是隨著半導體器件特征尺寸縮小， 金屬柵極逐漸取代多晶硅柵極，高K介質層逐漸取代現有的普通介質層，使得現有的熔絲結構制作方法無法與采用金屬柵極和高K介質層的晶體管的制作方法兼容。
發明內容
本發明解決的問題是提供了一種熔絲結構的制作方法，所述方法能夠與采用金屬柵極和高K介質層的晶體管的制作方法兼容。為解決上述問題，本發明提供了一種熔絲結構的制作方法，包括提供半導體襯底，所述半導體襯底上形成有第一介質層，所述第一介質層內形成有與所述第一介質層齊平的第一電極；
在所述第一介質層上形成第二介質層，所述第二介質層內形成有接觸孔，所述接觸孔露出下方的第一電極；在所述第一電極內形成功能層，且所述接觸孔暴露出所述功能層；在所述功能層上形成第二電極。可選地，所述第一電極的材質為銅，所述第二電極的材質為銅。可選地，所述功能層的材質為CuxSiy0z、CuxSiyNz、CuxGeyOz 或 CuxGeyNz。可選地，所述功能層的厚度范圍為50 400埃。可選地，所述功能層的制作方法包括在所述接觸孔內沉積多晶硅層或多晶鍺層，使得所述多晶硅層的硅原子或多晶鍺層的鍺原子擴散至所述第一電極層內并與所述第一電極的銅結合，在所述第一電極內形成銅硅層或鍺硅層；對所述銅硅層或鍺硅層進行氧化或氮化工藝，所述氧化工藝形成CuxSiyOz層或 CuxGeyOz層，所述氮化工藝形成CuxSiyNz層或CuxGeyNz層可選地，所述多晶硅層或多晶鍺層的沉積溫度范圍為180 370攝氏度。相應地，本發明還提供一種熔絲結構，包括半導體襯底；第一介質層，位于所述半導體襯底上；第一電極，位于所述半導體襯底上，所述第一電極與所述第一介質層齊平；第二介質層，位于所述第一介質層上；接觸孔，位于所述第二介質層內，所述接觸孔位于第一電極上；功能層，位于所述接觸孔下方底部的第一電極內，且所述接觸孔暴露出所述功能層；第二電極，位于所述接觸孔內。可選地，所述功能層的材質為CuxSiy0z、CuxSiyNz、CuxGeyOz 或 CuxGeyNz。可選地，所述功能層的厚度范圍為50 400埃。與現有技術相比，本發明具有以下優點本發明提供形成有第一電極和第一介質層的半導體襯底，在所述第一介質層上形成具有接觸孔的第二介質層，在所述接觸孔的底部形成覆蓋所述第一電極的功能層，在所述功能層上形成第二電極，所述第一電極、功能層和第二電極構成熔絲結構。未施加編程電壓時，所述功能層為高阻態，因而所述熔絲結構為高阻態，在施加編程電壓時，所述功能層由高阻態轉變為低阻態，因而所述熔絲結構由高阻態變為低阻態。本發明的方法能夠與采用金屬柵極和高K介質層的晶體管的制作方法兼容。并且利用上述方法制作的熔絲結構的編程電流小，從而編程所需的電壓小，所述電壓小于3. 3V，從而可以直接利用邏輯電路電壓，無需專門的提供編程電壓的電路，有利于簡化電路結構；所述熔絲結構在編程后的電阻小，且編程后的電阻穩定。
圖1 圖5是是現有技術的熔絲結構示意圖；圖6是本發明的熔絲結構制作方法流程示意圖7 圖13是本發明一個實施例的熔絲結構制作方法剖面結構示意圖。
具體實施例方式為了能夠與采用金屬柵極和高K介質層的晶體管的制作方法兼容，本發明提供一種熔絲結構的制作方法，請參考圖6所示的本發明的熔絲結構制作方法流程示意圖，所述方法包括步驟Si，提供半導體襯底，所述半導體襯底上形成有第一介質層，所述第一介質層內形成有與所述第一介質層齊平的第一電極；步驟S2，在所述第一介質層上形成第二介質層，所述第二介質層內形成有接觸孔， 所述接觸孔露出下方的第一電極；步驟S3，在所述第一電極內形成功能層，且所述接觸孔暴露出所述功能層；步驟S4，在所述功能層上形成第二電極。下面將結合具體的實施例對本發明的技術方案進行詳細地說明。為了便于更好地說明本發明的技術方案，請結合附圖7 圖13所示的本發明一個實施例的熔絲結構制作方法剖面結構示意圖。首先，請參考圖7，提供半導體襯底200，所述半導體襯底200上形成有第一介質層 201，所述第一介質層201內形成有與所述第一介質層201齊平的第一電極202。作為一個實施例，所述第一電極202的材質為金屬，所述金屬為銅。作為優選的實施例，所述第一介質層201內還形成有金屬互連層210，所述金屬互連層210的材質為銅。所述金屬互連層210和第一電極202均利用鑲嵌工藝制作。具體地， 所述鑲嵌工藝包括在所述半導體襯底200上形成所述第一介質層201 ；刻蝕所述第一介質層201，在所述第一介質層201內形成兩個溝槽，其中一個溝槽的位置與將要形成的金屬互連層的位置對應，另一個溝槽的位置與將要形成的第一電極的位置對應；進行電鍍工藝，在所述第一介質層201上形成金屬層，所述金屬層至少填充滿所述兩個溝槽；進行平坦化工藝，去除位于所述溝槽以外的多余的金屬層，形成金屬互連層210 和第一電極202。所述第一介質層201的材質為電絕緣材質，所述電絕緣材質可以為氧化硅、氮化硅、氮氧化硅或碳化硅。本實施例中，所述第一介質層201的材質為氧化硅。所述半導體襯底200的材質為半導體材質，例如所述半導體襯底200的材質可以
為硅、鍺硅等。然后，請參考圖8，在所述第一介質層201上形成第二介質層213，所述第二介質層 213內形成有接觸孔206，所述接觸孔206露出下方的第一電極202。作為一個實施例，所述第二介質層213為多層結構，所述接觸孔206貫穿所述第二介質層213的每一層結構。具體地，所述第二介質層213包括第一擴散阻擋層203，覆蓋于所述第一介質層201、金屬互連層210和部分底部電極202表面，所述第一擴散阻擋層203用于防止金屬互連層210和底部電極202的銅擴散；
氧化硅層204，覆蓋于所述第一擴散阻擋層203表面，所述氧化硅層204用于所述金屬互連層210與后續形成的第二互連層電學絕緣；第二擴散阻擋層205，覆蓋于所述氧化硅層204的表面，所述第二擴散阻擋層205 用于防止后續形成的第二電極的銅擴散。在其他的實施例中，所述第二介質層213還可以為單層結構，所述單層結構的材料可以為氧化硅層、氮化硅層、碳化硅層、氮氧化硅層等。本實施例中，所述第一擴散阻擋層203和第二擴散阻擋層205的材質為鉭/碳化鉭。所述第一擴散阻擋層203和第二擴散阻擋層205的厚度范圍為100 1000埃。所述接觸孔206用于在后續的工藝步驟中依次形成功能層和第二電極。然后，請參考圖9，在所述第一電極205內形成功能層207，且所述接觸孔206暴露出所述功能層207。本實施例中，所述功能層207的厚度范圍為50 400埃。作為一個實施例，所述功能層207的材質可以為CuxSiy0z、CuxSiyNz、CuxGeyOz或CuxGeyNz，其中x+y+z = 1。所述功能層207的材質使之具有以下特性在未通過所述第一電極207和后續形成的第二電極施加的編程電壓時，所述功能層207處于高阻態；當通過所述第一電極207和后續形成的第二電極施加的編程電壓時，所述功能層207處于低阻態。作為一個實施例，所述功能層207的制作方法包括在所述接觸孔206內沉積多晶硅層或多晶鍺層，使得所述多晶硅層的硅原子或多晶鍺層的鍺原子擴散進入所述第一電極202內，并與所述第一電極202內的銅結合，在所述第一電極202上形成銅硅層或銅鍺層；對所述銅硅層或銅鍺層進行氧化工藝或氮化工藝，所述氧化工藝形成CuxSiyOz層或CuxGeyOz層，所述氮化工藝形成CuxSiyNz層或CuxGeyNz層。其中，所述多晶硅或多晶鍺可以利用化學氣相沉積的方法制作，進行化學氣相沉積形成所述多晶硅層或多晶鍺層時，由于多晶硅或多晶鍺的原子量與第一電極202的銅原子相比較小，因此，硅原子或鍺原子的直徑相比于銅原子的直徑較小，硅原子或鍺原子擴散進入第一電極202內，并與所述第一電極202內的銅原子結合，形成銅硅層或鍺硅層。經過發明人研究發現，在2 10層的銅原子或硅原子擴散至所述第一電極202內，即可在所述第二電極202內形成銅硅層或銅鍺層。作為一個實施例，形成所述多晶硅層或多晶鍺層的化學氣相沉積工藝的溫度范圍為180 370攝氏度。上述的溫度范圍更有利于多晶硅層或多晶鍺層的硅或鍺原子的擴散，并且不會增加半導體襯底200的熱預算。所述氧化工藝可以利用爐管工藝、快速熱退火工藝進行。若利用爐管工藝或快速熱退火工藝進行，對應的在爐管或退火爐通入氧氣，并使得爐管或退火爐內的溫度保持在 200 400攝氏度的范圍內。在上述的溫度范圍內，氧氣分子擴散進入銅硅層或銅鍺層并將所述銅硅層或銅鍺層氧化，形成CuxSiyOz層或CuxGeyOz層。所述氧化工藝還可以利用氧氣的等離子體形成，即利用氧離子轟擊所述銅硅層或銅鍺層的表面，從而將所述銅硅層或銅鍺層氧化為CuxSiyOz層或CuxGeyOz層。由于氧離子對所述銅硅層或銅鍺層沒有刻蝕作用，氧離子由于擴散作用進入銅硅層或銅鍺層，并與其結合形成 CuxSiyOz 或 CuxGeyOz。所述氮化工藝可以利用爐管工藝、快速熱退火工藝、等離子刻蝕工藝進行；當利用爐管工藝或快速熱退火工藝進行氮化工藝時，與氧化工藝不同的是爐管或退火爐中通入的氣體為氮氣，形成CuxSiyNz層或CuxGeyNz層；當利用等離子體刻蝕工藝進行氮化工藝時，與氧化工藝不同的是利用氮離子轟擊所述銅硅層或銅鍺層表面，形成CuxSiyNz層或CuxGeyNz層。然后，請參考圖10，在所述功能層207上形成第二電極208。所述第二電極208的材質為銅，其可以利用電鍍沉積工藝制作。所述第二電極208、功能層207、第一電極202共同構成熔絲結構。在所述第一電極205和第二電極208向所述功能層207未施加編程電壓時，發明人進行了測試，所述功能層207為高阻態，所述功能層207高阻態時電阻值大于107ohm，相應地，所述熔絲結構的電阻值大于IO7Ohm ；在所述第一電極205和第二電極208向所述功能層207施加編程電壓后，所述功能層207轉變為低阻態，所述功能層207的低阻態時電阻值小于104ohm，相應地，所述熔絲結構的電阻值小于104ohm。在操作電壓為0. 5V時，在編程后的20000秒內，沒有發現功能層207的低阻態電阻和熔絲結構的電阻發生變化。本發明獲得熔絲結構的編程電壓小于3V，而普通的數字電路的操作電壓為3. 3V, 從而所述熔絲結構在應用時，可以直接利用數字電路提供的電壓信號進行編程操作，從而無需轉換電路，節約相應的電路。經過上述步驟，在所述第二介質層213內形成了熔絲結構。上述步驟利用的均為現有的MOS工藝步驟。實際中，還可以在所述第二介質層213內形成雙鑲嵌互連層。因此， 本發明的熔絲結構與利用金屬柵極和高K介質層形成雙鑲嵌互連層可以兼容。具體地，請參考圖11，利用雙鑲嵌工藝在所述金屬互連層210上形成雙鑲嵌互連層。具體地，如圖11所示，在所述第二介質層213內形成雙鑲嵌開口 211，所述雙鑲嵌開口 211包括通孔和位于通孔上方的溝槽，所述通孔露出下方的金屬互連層210。作為一個實施例，所述通孔位于所述第一擴散阻擋層203、氧化層204內，所述溝槽位于所述氧化層 204和第二擴散阻擋層205內。然后，請參考圖12，在所述雙鑲嵌開口 211內形成雙鑲嵌互連層212，所述雙鑲嵌互連層212的材質為銅。所述雙鑲嵌互連層212通常利用電鍍工藝制作。最后，參考圖13，由于電鍍工藝可能會在所述第二擴散阻擋層209表面形成多余的金屬銅層，其需要利用化學機械研磨方法去除。在化學機械研磨工藝中可能會損傷所述第二擴散阻擋層205，因此，作為優選的實施例，所述化學機械研磨工藝將所述第二擴散阻擋層205去除，并在所述剩余的第二介質層213表面形成覆蓋所述第二電極208和雙鑲嵌互連層212的第三介質層214。所述第三介質層214用于防止所述第二電極208和雙鑲嵌互連層212的銅擴散， 所述第三介質層214的材質為鉭/氮化鉭。經過上述方法，形成的熔絲結構如圖13所示，所述結構包括半導體襯底200 ；第一介質層201，位于所述半導體襯底200上；第一電極202，位于所述半導體襯底200上，所述第一電極202與所述第一介質層201齊平；第二介質層213，位于所述第一介質層201上；接觸孔(未標出)，位于所述第二介質層213內，所述接觸孔位于第一電極202上；功能層207，位于所述接觸孔底部的第一電極202內，所述接觸孔暴露出所述功能層 207 ；第二電極208，位于所述接觸孔內；第三介質層214，位于所述第二介質層213和第二電極208上。其中，所述功能層207的材質為CuxSiy0z、CuxSiyNz、CuxGey0z或CuxGeyNz。所述功能層207的厚度范圍為50 400埃。功能層207的材質決定其具有如下特性在未通過所述第一電極207和后續形成的第二電極施加的編程電壓時，所述功能層207處于高阻態；當通過所述第一電極207和后續形成的第二電極施加的編程電壓時，所述功能層207處于低阻態。在未被施加編程電壓時，所述功能層207為高阻態，從而所述熔絲結構也處于高阻態；在被施加編程電壓后，所述功能層207為低阻態，從而所述熔絲結構處于低阻態，熔絲結構由高阻態轉變為低阻態， 實現了對電路編程的目的，滿足了實際的需要。綜上，本發明提供的熔絲結構制作方法可以與利用金屬柵極和高K介質層的晶體管的雙鑲嵌互連結構制作工藝兼容，并且所述方法形成的熔絲結構可以在小于3. 3V的電壓下編程，從而所述熔絲結構無需專門的電壓轉換電路，節約電路布局。本發明雖然已以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發明技術方案的保護范圍。
權利要求
1.一種熔絲結構的制作方法，其特征在于，包括提供半導體襯底，所述半導體襯底上形成有第一介質層，所述第一介質層內形成有與所述第一介質層齊平的第一電極；在所述第一介質層上形成第二介質層，所述第二介質層內形成有接觸孔，所述接觸孔露出下方的第一電極；在所述第一電極內形成功能層，且所述接觸孔暴露出所述功能層； 在所述功能層上形成第二電極。
2.如權利要求1所述的熔絲結構的制作方法，其特征在于，所述第一電極的材質為銅， 所述第二電極的材質為銅。
3.如權利要求2所述的熔絲結構的制作方法，其特征在于，所述功能層的材質為 CuxS iy0z、CuxS iyNz、CuxGeyOz 或 CuxGeyNz0
4.如權利要求2所述的熔絲結構的制作方法，其特征在于，所述功能層的厚度范圍為 50 400埃。
5.如權利要求3所述的熔絲結構的制作方法，其特征在于，所述功能層的制作方法包括在所述接觸孔內沉積多晶硅層或多晶鍺層，使得所述多晶硅層的硅原子或多晶鍺層的鍺原子擴散至所述第一電極層內并與所述第一電極的銅結合， 在所述第一電極內形成銅硅層或鍺硅層；對所述銅硅層或鍺硅層進行氧化或氮化工藝，所述氧化工藝形成CuxSiyOz層或CuxGeyOz 層，所述氮化工藝形成CuxSiyNz層或CuxGeyNz層。
6.如權利要求5所述的熔絲結構的制作方法，其特征在于，所述多晶硅層或多晶鍺層的沉積溫度范圍為180 370攝氏度。
7.一種熔絲結構，其特征在于，包括 半導體襯底；第一介質層，位于所述半導體襯底上；第一電極，位于所述半導體襯底上，所述第一電極與所述第一介質層齊平；第二介質層，位于所述第一介質層上；接觸孔，位于所述第二介質層內，所述接觸孔位于第一電極上；功能層，位于所述接觸孔下方底部的第一電極內，且所述接觸孔暴露出所述功能層；第二電極，位于所述接觸孔內。
8.如權利要求7所述的熔絲結構，其特征在于，所述功能層的材質為CuxSiy0z、 CuxS iyNz、CuxGeyOz 或 CuxGeyNz0
9.如權利要求8所述的熔絲結構，其特征在于，所述功能層的厚度范圍為50 400埃。
全文摘要
本發明提供了一種熔絲結構及其制作方法，所述制作方法包括提供半導體襯底，所述半導體襯底上形成有第一介質層，所述第一介質層內形成有與所述第一介質層齊平的第一電極；在所述第一介質層上第二介質層，所述第二介質層內形成有接觸孔，所述接觸孔露出下方的第一電極；在所述第一電極內形成功能層；在所述功能層上形成第二電極；形成覆蓋所述第二電極和第二介質層的第三介質層。本發明的熔絲結構的制作方法能夠與采用金屬柵極和高K介質層的晶體管的制作方法兼容。
文檔編號H01L21/768GK102468225SQ20101054916
公開日2012年5月23日 申請日期2010年11月18日 優先權日2010年11月18日
發明者吳金剛, 黃曉輝 申請人:中芯國際集成電路制造(上海)有限公司