專利名稱：一種抗總劑量輻射加固晶體管結構的制作方法
技術領域：
本發明涉及一種晶體管結構，尤其涉及一種抗總劑量輻射加固晶體管結構。
背景技術：
圖1所示為一個標準常規金屬氧化物半導體場效應晶體管(M0S晶體管)的平面 圖。MOS晶體管包括柵區11、漏區12和源區13，柵區11將有源區10分成漏區12和源區 13，且漏區12和源區13沒有相交區域。決定晶體管特性的一個重要參數是晶體管溝道區 的有效寬長比，該參數由晶體管的有效溝道寬度14與有效溝道長度15的比值確定。一般 地，在其它條件相同的情況下，晶體管的有效寬長比越大，其動態功耗越大。電離輻射總劑量效應是指電子元器件或系統長期處于輻射環境下，在絕緣層(主 要是氧化層)累積形成氧化物陷阱電荷和界面態電荷的現象。這種累積效應會引起的半導 體器件性能退化，包括器件閾值電壓的漂移、遷移率下降、漏電流的增加等。隨著工藝的進 步，柵氧化層越來越薄，器件的閾值電壓漂移，遷移率的下降和本征器件的漏電流已經逐漸 小到可以忽略的程度，凸顯的問題是寄生通路的漏電。寄生漏電主要指的是與N型MOS晶 體管相關的漏電。與本技術相關的輻射引發漏電為MOS晶體管源區和漏區的邊緣漏電。即 電離輻射總劑量效應將導致圖1所示晶體管的漏區12和源區13之間的柵11在有源區10 外的出頭部分形成寄生漏電通道。為了克服電離輻射總劑量引起的源漏寄生漏電，出現了一種閉合柵的晶體管結 構。如圖2所示，這種晶體管結構的柵21是閉合的，源區23和漏區22之間不存在出頭的 柵，因而不存在輻射引發的寄生漏電通路。圖2所示的結構的缺點是無法實現小尺寸，尤其 是小寬長比的晶體管，從而無法降低使用該種結構的電路的功耗。為此，出現了圖3所示的 晶體管結構。這種結構的柵也是閉合的，但是能夠形成電流通道的柵只占整個柵的一部份， 因此能夠實現較小的有效寬長比，從而降低電路功耗。圖3所示結構的缺點是柵極面積較 大，由此產生較大的柵電容，大的柵電容將增大電路動態功耗、降低電路性能，這些缺點也 限制了這種結構的應用。
發明內容
本發明的技術解決問題是克服現有技術的不足，提供一種抗總劑量輻射加固晶 體管結構，解決由電離輻射總劑量效應引起的晶體管源漏寄生漏電問題，實現小寬長比晶 體管，降低寄生柵電容。本發明的技術解決方案是—種抗總劑量輻射加固晶體管結構，包括柵區、漏區、源區和浮空區，所述柵區、漏 區、源區和浮空區均分布在同一個有源區之內且柵區將有源區分隔成源區、漏區和浮空區， 漏區、源區和浮空區兩兩之間沒有相交區域，漏區被柵區完全包圍，源區被柵區部分包圍或 完全包圍，浮空區被柵區部分包圍；所述浮空區是指與源區和漏區具有同種摻雜類型和同 樣摻雜濃度的且不通過連線引出的區域。
在一個晶體管中，所述的漏區有1個，所述的源區不少于1個，所述的浮空區不少 于1個。本發明與現有技術相比的優點在于(1)本發明的結構通過將漏區完全用柵區包圍起來，消除了源區到漏區的寄生場 氧漏電通路，有效提高器件的抗總劑量能力；通過在有源區上引入一個浮空區，浮空區不通 過連線引出，減小源區到漏區的有效溝道寬度，從而降低晶體管的有效寬長比；本發明的結 構在有效降低由總劑量引起的寄生漏電的同時，與傳統加固結構相比，能實現更小寬長比 的MOS晶體管，且具有較低的柵極面積和電容，因此更加有利于高速低功耗抗輻射加固電 路的應用。(2)本發明的結構，在一個晶體管中可以有多個源區或者多個浮空區，比傳統的只 有一個源區和一個漏區的加固結構有更多的實現方式，更有利于實現器件在性能、功耗和 面積上的折中。
圖1為標準常規晶體管結構示意圖；圖2為環形柵晶體管結構示意圖；圖3為一種傳統抗總劑量輻射加固小尺寸晶體管結構示意圖；圖4為本發明結構示意圖；圖5為本發明結構的第2種實施方式示意圖；圖6為本發明結構的第3種實施方式示意圖；圖7為本發明結構的第4種實施方式示意圖；圖8為本發明結構的第5種實施方式示意圖。
具體實施例方式本發明一種抗總劑量輻射加固晶體管結構，包括柵區、漏區、源區和浮空區，所述 柵區、漏區、源區和浮空區均分布在同一個有源區之內且柵區將有源區分隔成源區、漏區和 浮空區，漏區、源區和浮空區兩兩之間沒有相交區域，漏區被柵區完全包圍，源區被柵區部 分包圍或完全包圍，浮空區被柵區部分包圍；浮空區是指與源區和漏區具有同種摻雜類型 和同樣摻雜濃度的且不通過連線引出的區域。在一個晶體管中，漏區有1個，源區不少于1 個，浮空區不少于1個。在晶體管中，源區、漏區和柵區是必不可少的三個區域，而且有源區 也是晶體管固有的區域概念和定義，本發明的結構中，引入了浮空區的概念，并且，源區、漏 區、柵區和浮空區均分布在同一個有源區之中。晶體管工作時，柵區作為源區到漏區的電流 通道，這個通道的導通情況受柵極電壓的控制，晶體管的電流導通能力依賴于溝道的有效 寬度和有效長度的比例關系，也就是器件寬長比，一般地，器件的寬長比越大，器件的導通 電流越大，功耗也越高。在本發明的結構中，由于引入浮空區，能夠有效減小器件的溝道寬 度，實現較小的器件寬長比，進而能夠實現低功耗的特性。根據不同電路功能的要求，本發 明的器件結構可以通過不同的柵形狀得到不同的具體實施方式
，使器件具有多個源區或浮 空區，有利于器件在性能、功耗及面積等多方面進行這種考慮。本發明的晶體管結構有許多種實施方式，下面就幾種典型的方式進行介紹。
如圖4所示，一種抗總劑量輻射加固晶體管結構，包括柵區41、漏區42、源區43和 浮空區44，柵區41將有源區40分隔成源區43、漏區42和浮空區44，漏區42、源區43和浮 空區44兩兩之間沒有相交區域，漏區42被柵區41完全包圍，源區43被柵區41部分包圍 或完全包圍，浮空區44被柵區41部分包圍。在這種結構中，漏區42和源區43之間沒有直 接的寄生漏電通道，即源區43和漏區42之間的通道必須經過柵區41，從而有效降低由電離 輻射總劑量引起的寄生關態漏電。而且，由于只有柵區的一部分作為漏區42和源區43之 間的有效電流通路及器件有效溝道，從而有效減小了晶體管的有效寬長比，進而降低電路 功耗。另外，由于對晶體管有效溝道寬度沒有貢獻的柵區域可以設計得最小化，從而減小柵 區面積，進一步降低電路的動態功耗，并能有效提升電路性能。根據本發明所述的一種抗總劑量輻射加固晶體管結構，在一個晶體管中，所述的 漏區有1個，所述的源區可以為1個，也可以多于1個，所述的浮空區可以為1個，也可以多 于1個。如圖4所示的示意圖中，一個晶體管中只有一個漏區42、一個源區43和一個浮空 區44。圖5給出了另外一種實施方式。在這個結構中，柵區51將其余區域分隔為1個漏 區52、1個源區53和2個浮空區M及M‘。其中，漏區52和源區53都完全被柵區51包 圍，而2個浮空區討和討‘都被柵區51部分包圍。這種實施方式的優點在于具有很好的 源漏對稱性，即源區和漏區是基于中心對稱的，源漏對稱性更加有利于模擬電路和開關電 路的設計。圖6所示的實施方式中，柵區61將有源區60分隔為1個漏區62、2個源區63和 63'、2個浮空區64和64'，其中，源區62完全被柵區61包圍，而2個源區63和63‘以及 2個浮空區64和64'都是被柵區部分包圍。和圖4所示的實施方式相比，這種實施方式實 現的器件在整體器件面積增加不大的情況下，有效溝道寬度增大了一倍，適用于實現寬長 比適中的晶體管。圖7給出了另外一種寬長比適中的晶體管實現方式。與圖6所示的實施方式不同 的是，在這個結構中，柵區71將有源區70分隔成1個漏區72、1個源區73和1個浮空區 74，共3個部分。另外，與上面幾個實施方式不同的是，源區和漏區之間的有效溝道區75是 彎的，有效溝道區不是一個標準的矩形。由于一些工藝規則不允許出現帶直角的柵形狀，因此針對具體情況，柵的形狀要 進行適當的調整。如圖8所示，在這種實施方式中，柵區81的形狀在有源區內不存在直角， 而只存在135度角。這種實施方式能夠滿足先進工藝的規則要求，有利于提高晶體管的可靠性。以上幾種實施例只是采用本發明結構的幾個實例，本發明的結構還有許多其它實 施方式。
權利要求
1.一種抗總劑量輻射加固晶體管結構，其特征在于包括柵區、漏區、源區和浮空區， 所述柵區、漏區、源區和浮空區均分布在同一個有源區之內且柵區將有源區分隔成源區、漏 區和浮空區，漏區、源區和浮空區兩兩之間沒有相交區域，漏區被柵區完全包圍，源區被柵 區部分包圍或完全包圍，浮空區被柵區部分包圍；所述浮空區是指與源區和漏區具有同種 摻雜類型和同樣摻雜濃度的且不通過連線引出的區域。
2.根據權利要求1所述的一種抗總劑量輻射加固晶體管結構，其特征在于在一個晶 體管中，所述的漏區有1個，所述的源區不少于1個，所述的浮空區不少于1個。
全文摘要
一種抗總劑量輻射加固晶體管結構，通過柵區將有源區分為漏區、源區和浮空區，并利用柵區將漏區完全包圍，消除了源區到漏區的關態寄生通路，實現抗總劑量輻射加固的功能，本發明結構在解決由電離輻射總劑量效應引起的晶體管源漏區之間寄生漏電問題的同時，能實現小尺寸的晶體管，且有效減小了柵極電容，從而比現有技術更能滿足高速、低功耗抗輻射加固集成電路的需求。
文檔編號H01L29/10GK102074580SQ20101054822
公開日2011年5月25日 申請日期2010年11月17日 優先權日2010年11月17日
發明者岳素格, 王亮 申請人:中國航天科技集團公司第九研究院第七七二研究所, 北京時代民芯科技有限公司