半導體裝置的制作方法

專利名稱：半導體裝置的制作方法
技術領域：
本發明總體涉及半導體裝置的制造，且尤其涉及高壓MOS晶體管的制造。
背景技術：
基于平面擴散技術的橫向雙擴散式MOS(LDMOS)晶體管一般用作高壓MOS晶體管。 歸因于與雙極型晶體管相比的較高輸入阻抗，LDMOS晶體管可實現高功率增益及/或較簡 單的柵極驅動電路。由于LDMOS晶體管為單極裝置，因此其在被關斷時有利地展現出很小 或者沒有時間延遲。時間延遲通常源自積累的疏水載流子。圖1為說明現有LDMOS晶體管的橫截面圖。圖式說明具有N溝道的兩個LDMOS晶 體管，其以左右對稱結構排列于襯底之上，塊體拾取區位于中央。參看圖1，現有LDMOS晶體管包括N型深阱12，其形成在P型襯底11之上以貫穿 整個區具有均勻雜質摻雜濃度；N型阱14及P型阱16，彼此相距預定距離而安置于N型深 阱12中；N型源極區17及P型塊體拾取區18，形成在P型阱16中；N型漏極區15，其形成 在N型阱14中；柵電極20，形成在源極區17與漏極區15之間；及絕緣層21，其插入于柵電 極20與襯底11之間。絕緣層21包括柵極絕緣層19及場氧化物層13。針對高壓MOS晶體管的設計考慮包括最小化比導通電阻(RSP)，同時維持高擊穿 電壓(BV)可為需要的。為了改良具有上文所描述的結構的LDMOS晶體管中的擊穿電壓，應在N型深阱12 或漂移區(D)中減小雜質摻雜濃度。柵電極20與P型阱16重疊的區域充當溝道區C，而自 溝道區C的末端至N型漏極區15的區域為漂移區D。當在N型深阱12或漂移區D中降低雜質摻雜濃度以便保證足夠高的擊穿電壓時， 比導通電阻增加，由此不利地影響LDMOS晶體管的操作電流特性。相反地，當在N型深阱12 或漂移區D中增加雜質摻雜濃度以便保證合適的操作電流特性時，可能不利地影響擊穿電 壓特性。換言之，關于N型深阱12或漂移區D的雜質摻雜濃度，可折衷考慮擊穿電壓特性 及操作電流特性。因此，期望保證適合于高壓MOS晶體管的擊穿電壓特性與操作電流特性 兩者。

發明內容
本發明的一或多個方面針對一種半導體裝置，其展現適合于用作高壓半導體裝置 的擊穿電壓特性與操作電流特性兩者。本發明的各種其它目的、特征及優點可通過以下描述得以理解，且將自本文中所 描述的本發明的若干實施例變得易明白。
5
根據本發明的一方面，可提供一種半導體裝置以包括第二導電類型的深阱、第一 導電類型的第一阱及柵電極。第二導電類型的深阱可形成在襯底上方以包括第一離子注入 區及第一擴散區。第一導電類型的第一阱可形成在第二導電類型的深阱中且與第一擴散區 接觸。柵電極可形成在襯底上方以延伸跨越第一離子注入區與第一擴散區兩者的部分，且 可使其一個端部與第一導電類型的第一阱的一部分重疊。第一擴散區可具有如下的雜質摻 雜濃度在第一離子注入區與第一擴散區之間的界面處最高，且隨著第一擴散區移動遠離 第一離子注入區與第一擴散區之間的界面而降低。半導體裝置可進一步包括第二導電類型的內埋雜質層，第二導電類型的內埋雜質 層形成在第二導電類型的深阱下。第二導電類型的內埋雜質層可具有均勻雜質摻雜濃度。第二導電類型的內埋雜質層的均勻雜質摻雜濃度可高于在第一離子注入區與第 一擴散區之間的界面處的第二導電類型的深阱的雜質摻雜濃度。半導體裝置可進一步包括第一導電類型的塊體拾取區，第一導電類型的塊體拾取 區配置在第一導電類型的第一阱中。第一擴散區的雜質摻雜濃度可在第一導電類型的塊體 拾取區下的第一擴散區的部分中最低。可經由雜質離子注入工藝來形成第一離子注入區。可通過在第一離子注入區的一 部分中擴散所注入雜質來形成第一擴散區。半導體裝置可進一步包括絕緣層，其插入于襯底與柵電極之間；第二導電類型 的源極區，其配置在第一導電類型的第一阱中且鄰近柵電極；第二導電類型的漏極區，其配 置在第一離子注入區中且與柵電極隔開；及第二導電類型的第二阱，其配置在第一離子注 入區中以圍繞第二導電類型的漏極區。半導體裝置可進一步包括第二導電類型的內埋雜質層，第二導電類型的內埋雜質 層包括形成在第一離子注入區下的第二離子注入區及形成在第一擴散區下形成的第二擴 散區。第二擴散區可具有隨著其移動遠離第二離子注入區與第二擴散區之間的界面而降低 的雜質摻雜濃度。第二離子注入區可具有比第一離子注入區的雜質摻雜濃度高的雜質摻雜濃度。第一擴散區可具有比第二擴散區的線寬更寬的線寬。第二擴散區的雜質摻雜濃度可在第一導電類型的塊體拾取區下的第二擴散區的 一部分中最低。根據本發明的另一方面，可提供一種半導體裝置以包括第二導電類型的深阱、第 二導電類型的內埋雜質層、第一導電類型的第一阱及柵電極。第二導電類型的深阱可形成 在第一導電類型的襯底上方。第二導電類型的內埋雜質層可形成在第二導電類型的深阱下 以包括離子注入區及擴散區。第一導電類型的第一阱可形成在第二導電類型的深阱的擴散 區中。柵電極可形成在襯底上方以延伸跨越第一離子注入區與第一擴散區兩者的部分，且 可使其一個端部與第一導電類型的第一阱的一部分重疊。擴散區可具有如下的雜質摻雜濃 度在離子注入區與擴散區之間的界面處最高，且隨著擴散區移動遠離離子注入區與擴散 區之間的界面而降低。離子注入區可具有比第二導電類型的深阱的雜質摻雜濃度高的雜質摻雜濃度。半導體裝置可進一步包括第一導電類型的塊體拾取區，第一導電類型的塊體拾取 區配置在第一導電類型的第一阱中。擴散區的雜質摻雜濃度可在第一導電類型的塊體拾取區下的擴散區的一部分中最低。可經由雜質離子注入工藝來形成離子注入區。可通過在離子注入區的一部分中擴 散雜質來形成擴散區。半導體裝置可進一步包括絕緣層，其插入于襯底與柵電極之間；第二導電類型 的源極區，其配置在第一導電類型的第一阱中且鄰近柵電極；第二導電類型的漏極區，其配 置在第二導電類型的深阱中且與柵電極隔開；及第二導電類型的第二阱，其配置在離子注 入區中以圍繞第二導電類型的漏極區。根據本發明的又一方面，可提供一種半導體裝置以包括第一導電類型的襯底及形 成在襯底上方的第二導電類型的半導體層。半導體層可包括第一區，其具有貫穿該第一區 為實質上均勻的均勻雜質濃度，及具有變化的雜質濃度的第二區，該雜質濃度在第一區與 第二區之間的邊界處最高，且在最遠離該邊界處最低。半導體裝置可包括橫向雙擴散式金屬氧化物半導體(LDM0Q晶體管，且可進一步 包括第一導電類型的第一阱，其形成在該半導體層的第二區中，第二導電類型的源極區形 成在第一阱中；及第二導電類型的第二阱，其形成在半導體層的第一區中，第二導電類型的 漏極區形成在第二阱中。半導體裝置可進一步包括第二導電類型的內埋雜質層，第二導電類型的內埋雜質 層形成在襯底與半導體層之間，該內埋雜質層具有比半導體層的第一區的均勻雜質濃度高 的雜質濃度。內埋雜質層可包括第一雜質層區及第二雜質層區。第一雜質層區可具有貫穿該第 一雜質層區為實質上均勻的雜質濃度，該雜質濃度高于該半導體層的第一區的均勻雜質濃 度。第二雜質層區可具有以一種方式跨越第二雜質層區而變化的雜質濃度，即第二雜質層 區的雜質濃度在第一雜質層區與第二雜質層區之間的區邊界處最高且在最遠離該區邊界 處最低。


參看附圖，通過本發明的若干實施例的以下詳細描述，本發明的各種特征及優點 將變得更加易明白。其中圖1為說明現有橫向雙擴散式MOS(LDMOS)晶體管的橫截面圖；圖2A為說明根據本發明的一實施例的LDMOS晶體管的橫截面圖；圖2B為展示圖2A中所說明的深阱及內埋雜質層的雜質摻雜濃度分布的曲線圖；圖3A為說明根據本發明的另一實施例的LDMOS晶體管的橫截面圖；圖;3B為展示圖3A中所說明的深阱及內埋雜質層的雜質摻雜濃度分布的曲線圖；圖4A為說明根據本發明的另一實施例的LDMOS晶體管的橫截面圖；及圖4B為展示圖4A中所說明的深阱及內埋雜質層的雜質摻雜濃度分布的曲線圖。
具體實施例方式下文將參看附圖詳細描述本發明的若干實施例。應理解，這些實施例不欲且不應 被解釋為限制本發明的全部范圍，且可通過不同于在本文所描述的那些實施例中所具體詳 述的配置及組件來實現本發明的方面及特征。而是，提供這些實施例，使得本發明將為詳盡圍充分傳達給本領域的技術人員。貫穿本發明，相似附圖標記指 代貫穿本發明的各種圖及實施例的相似零件。附圖未必按比例縮放，且在一些情況中，比例 可出于清楚起見而夸示。當第一層被稱為在第二層“上”或在襯底“上”時，其不僅指代第 一層與第二層或襯底直接接觸而形成的狀況，而且亦指代第三層存在于第一層與第二層或 襯底之間的狀況。 下文所描述的本發明的實施例提供能夠滿足高壓MOS晶體管的擊穿電壓(BV)特 性及操作電流特性要求的半導體裝置。為該目的，根據本發明的方面，可形成深阱或漂移區 以使其具有傾斜的雜質摻雜濃度分布。 在下文中，將通過說明性實例參考具有N溝道的橫向雙擴散式MOS (LDMOS)晶體管 描述本發明的實施例。關于此實例，第一導電類型為P型，而第二導電類型為N型。當然， 本發明的各種特征及方面可同樣適用于具有P溝道的LDMOS晶體管，在此狀況下，第一導電 類型及第二導電類型分別為N型及P型。此外，本發明的各種特征及方面可適用于不同于LDMOS晶體管的高壓半導體裝 置，例如，高壓MOS晶體管，該高壓MOS晶體管可包括(例如)延伸的漏極MOS (EDMOS)晶體管。圖2A為說明根據本發明的一實施例的LDMOS晶體管的橫截面圖。圖2B說明圖2A 中所說明的深阱及內埋雜質層的各自雜質摻雜濃度分布。在圖2A的實例中展示各自具有 N溝道的兩個LDMOS晶體管，其以左右對稱結構排列于襯底之上，塊體拾取區位于中央。參看圖2A及圖2B，根據本發明的一實施例的LDMOS晶體管可包括深阱32，其形 成在第一導電類型的襯底31之上以具有離子注入區32A及擴散區32B ；第一導電類型的第 一阱35，其形成在深阱32中以接觸擴散區32B ；第二導電類型的源極區36，其形成在第一 阱35中；第二導電類型的漏極區34，其形成在離子注入區32A中；柵電極41，其形成在第一 導電類型的襯底31之上，從而跨越離子注入區32A及擴散區32B兩者，且其一端與第一阱 35的一部分重疊；及絕緣層40，其插入于柵電極41與第一導電類型的襯底31之間。根據一實施例的LDMOS晶體管可進一步包括第一導電類型的塊體拾取區37，其 形成在第一阱35中；及第二導電類型的第二阱33，其形成在離子注入區32A中以包圍第二 導電類型的漏極區34。具有比第一阱35高的雜質摻雜濃度的第一導電類型的塊體拾取區 37可改良與第一阱35的接觸特性。具有比第二導電類型的漏極區34低的雜質摻雜濃度的 第二導電類型的第二阱33充當擴展的漏極區34，且可改良第二導電類型的漏極區34在操 作之間的穩定性。根據一實施例，第二導電類型的第二阱33可具有比深阱32高的雜質摻 雜濃度。根據本發明的一實施例的LDMOS晶體管可進一步包括第二導電類型的內埋雜質 層42，該內埋雜質層42形成在深阱32的下部部分中。第二導電類型的內埋雜質層42可具 有比深阱32高的雜質摻雜濃度，且可貫穿其整個區具有均勻雜質摻雜濃度。第二導電類型 的內埋雜質層42通過防止耗盡區在操作之間自第一阱35的過度擴張而改良LDMOS晶體管 的擊穿特性，且由此改良穿通電壓。舉例而言，關于第一導電類型的襯底31，可使用塊體硅襯底或支撐襯底，或絕緣體 上硅(SOI)襯底，在該SOI襯底處，按序堆疊內埋絕緣層及外延層(例如，外延硅層)。當 SOI襯底用作第一導電類型的襯底31時，具有上文所描述的結構的LDMOS晶體管可形成在外延層中。柵電極41可使其一端排列于第二導電類型的源極區36中，且另一端與第二導電 類型的漏極區34隔開預定距離。第一阱35與柵電極41重疊的區域在本文中被稱為溝道 區C，而自溝道區C的一端(在柵電極41下面第一阱35與深阱32之間的界面處)至第二 導電類型的漏極區34的區域在本文中被稱為漂移區D。插入于柵電極41與第一導電類型的襯底31之間的絕緣層40可包括柵極絕緣層 38及場氧化物層39。柵極絕緣層38可定位于鄰近第二導電類型的源極區36的區中。場 氧化物層39可定位于鄰近第二導電類型的漏極區34的區中。柵極絕緣層38比場氧化物 層39薄。可考慮在操作中供應至柵電極41的電壓來選擇柵極絕緣層38的厚度。亦可基 于施加至柵電極41的操作電壓來選擇安置于柵電極41的下部部分中的場氧化物層39的 厚度。深阱32的離子注入區32A具有均勻摻雜濃度。在經由雜質離子注入工藝在第一 導電類型的襯底31的預定區中形成離子注入區32A之后，可通過經由驅入工藝或擴散工藝 使所注入的雜質擴散至離子注入區32A的一部分中來形成擴散區32B。如圖2B中所示，雜 質摻雜濃度分布具有斜率，因為擴散區32B的雜質摻雜濃度隨著擴散區32B遠離離子注入 區32A與擴散區32B之間的界面而降低。雜質摻雜濃度在第一導電類型的塊體拾取區37下面的擴散區32B的部分處最低， 且隨著擴散區32B自第一導電類型的塊體拾取區37朝向第二導電類型的漏極區34行進而 增加。可實現LDMOS晶體管的擊穿電壓的進一步改良，因為在雜質摻雜濃度在擴散區32B 中為最低的點與第二導電類型的內埋雜質層42之間的雜質摻雜濃度差在擴散區32B及第 二導電類型的內埋雜質層42具有相同導電類型的同時變大。亦可基于LDMOS晶體管的操作電壓來選擇深阱32的擴散區32B的線寬。亦即，當 要施加較高電壓時，一般期望增加擴散區32B的線寬。根據本發明的一實施例的LDMOS晶體管具有如下特性雜質摻雜濃度在擴散區 32B中隨著擴散區32B遠離離子注入區32A與擴散區32B之間的界面而降低，以便確保擊穿 電壓特性與操作電流特性兩者的合適性。亦即，為了改良擊穿電壓特性，應降低深阱32或漂移區D的雜質摻雜濃度。然而， 降低深阱32或漂移區D處的雜質摻雜濃度可增加比導通電阻RSP，且由此對操作電流特性 具有不利影響。具有離子注入區32A及其雜質摻雜濃度傾斜的擴散區32B的深阱32可抑制比導 通電阻RSP的增加，因為深阱32使其雜質摻雜濃度僅在漂移區D的局部部分中降低，亦即， 僅在漂移區D的擴散區32B中降低。此外，由于擴散區32B中的雜質摻雜濃度具有斜率，因 此可以有效地防止比導通電阻RSP的增加。如上文所描述，可通過抑制比導通電阻RSP的 增加來防止LDMOS晶體管的操作電流特性的惡化。因為擴散區32B具有相對低的雜質摻雜濃度，所以可通過擴散摻雜于離子注入區 32A中的雜質以由此形成深阱32的擴散區32B來改良LDMOS晶體管在操作之間的擊穿電 壓特性。這是因為當第一阱35定位于與離子注入區32A相比具有相對低的雜質摻雜濃度 的擴散區32B中時，跨越在深阱32與第一阱35之間所形成的PN結的場可增加。在擴散區 32B內部的雜質摻雜濃度具有一斜率，其中雜質摻雜濃度沿著自第二導電類型的漏極區34朝向第一阱35或朝向第一導電類型的塊體拾取區37的方向降低。因此，可以有效地增加 跨越在深阱32與第一阱35之間所形成的PN結的場。通過上文所描述的結構，由此可以有 效地改良LDMOS晶體管在操作之間的擊穿電壓特性。當通過使用包括離子注入區32A及擴散區32B的深阱32來實現LDMOS晶體管的 足夠擊穿電壓特性時，可通過提供內埋雜質層42增加深阱32的雜質摻雜濃度，此可產生 LDMOS晶體管的改良的操作電流特性。亦即，在達成足夠擊穿電壓特性的情況下，內埋雜質 層42用以彌補由深阱32的雜質摻雜濃度的增加所引起的擊穿電壓特性的變差，使得可以 進一步改良操作電流特性，且仍實現合適的擊穿電壓特性。根據本發明的上文所描述的實施例所形成的LDMOS晶體管具有離子注入區32A及 擴散區32B，該兩者皆為第二導電類型。然而，當在形成擴散區32B時對離子注入區32A未 執行足夠擴散時，盡管離子注入區32A具有第二導電類型，但擴散區32B的導電類型可變為 第一導電類型。當擴散區32B具有第一導電類型時，可在操作之間在擴散區32B與柵電極 41之間形成反轉區，這可導致比導通電阻的增加，且可導致LDMOS晶體管的異常操作。當擴 散區32B具有如本發明的上文實施例中所說明的第二導電類型時，在擴散區32B與柵電極 41之間形成積累區。當在形成擴散區32B時執行不足擴散時，且當由此擴散區32B變成具有第一導電 類型時，需要另外形成雜質區，以便防止在擴散區32B與柵電極41之間形成反轉區。此可 使制造過程變得復雜，且可增加生產成本。因此，期望通過使所注入的雜質擴散至離子注入 區32A的一部分中而形成擴散區32B，使得擴散區32B以與離子注入區32A具有相同導電類 型而告終。圖3A為說明根據本發明的另一實施例的LDMOS晶體管的橫截面圖。圖展示圖 3A的深阱及內埋雜質層各自的雜質摻雜濃度分布。在圖3A的實例中展示均具有N溝道的 兩個LDMOS晶體管，其以左右對稱結構排列于襯底之上，塊體拾取區位于中央。參看圖3A及圖:3B，根據本發明的一實施例的LDMOS晶體管可包括第二導電類型 的深阱53，其形成在第一導電類型的襯底31之上以具有足夠高水平的均勻雜質摻雜濃度， 以便保證合適的操作電流特性；第二導電類型的內埋雜質層52，其形成在第二導電類型的 深阱53下以具有離子注入區52A及擴散區52B ；第一導電類型的第一阱56，其形成在深阱 53中以與擴散區52B重疊；第二導電類型的源極區57，其形成在第一阱56中；第二導電類 型的漏極區55，其形成在第二導電類型的深阱53中在離子注入區52A上方；柵電極62，其 形成在第一導電類型的襯底51之上，延伸在離子注入區52A與擴散區52B兩者之上，且其 一端與第一阱56的一部分重疊；及絕緣層61，其插入于柵電極62與第一導電類型的襯底 51之間。根據一實施例的LDMOS晶體管可進一步包括第二導電類型的第二阱M，其形成 在第二導電類型的深阱53中，以圍繞第二導電類型的漏極區55 ；及第一導電類型的塊體拾 取區58，其形成在第一阱56中。具有比第一阱56高的雜質摻雜濃度的第一導電類型的塊 體拾取區58改良與第一阱56的接觸特性。具有比第二導電類型的漏極區55低的雜質摻 雜濃度的第二導電類型的第二阱M充當擴展的漏極區55，且可改良關于第二導電類型的 漏極區55在操作之間的穩定性。第二導電類型的第二阱M可具有比第二導電類型的深阱 53高的雜質摻雜濃度。
舉例而言，關于第一導電類型的襯底51，可使用塊體硅襯底或支撐襯底，或絕緣體 上硅(SOI)襯底，內埋絕緣層及外延層(例如，外延硅層)按序堆疊在該SOI襯底處。當 SOI襯底用作第一導電類型的襯底51時，具有上文所描述的結構的LDMOS晶體管可形成在 外延層中。柵電極62可使其一端排列于第二導電類型的源極區57中，且另一端與第二導電 類型的漏極區陽隔開預定距離。第一阱56與柵電極62彼此重疊的區域在本文中被稱為 溝道區C，而自溝道區C的一端(在柵電極62下面第一阱56與第二導電類型的深阱53之 間的界面處)至第二導電類型的漏極區陽的區域在本文中被稱為漂移區D。插入于柵電極62與第一導電類型的襯底51之間的絕緣層61可包括柵極絕緣層 59及場氧化物層60。柵極絕緣層59可定位于鄰近第二導電類型的源極區57的區中。場 氧化物層60可定位于鄰近第二導電類型的漏極區55的區中。場氧化物層60比柵極絕緣 層59厚。可考慮在操作中供應至柵電極62的電壓來選擇柵極絕緣層59的厚度。亦可基 于施加至柵電極62的操作電壓來選擇安置于柵電極62的下部部分中的場氧化物層60的 厚度。第二導電類型的內埋雜質層52的離子注入區52A具有均勻雜質摻雜濃度。在經 由雜質離子注入工藝在第一導電類型的襯底51的預定區中形成離子注入區52A之后，可通 過經由驅入工藝或擴散工藝使所注入的雜質擴散至離子注入區52A的一部分中來形成擴 散區52B。如圖;3B中所示，擴散區52B的雜質摻雜濃度具有一斜率，因為擴散區52B的雜質 摻雜濃度隨著擴散區52B遠離離子注入區52A與擴散區52B之間的界面而降低。第二導電類型的深阱53、離子注入區52A及擴散區52B具有相同導電類型，其為 第二導電類型。雜質摻雜濃度在第一導電類型的塊體拾取區58下面的擴散區52B的部分 處最低，且隨著擴散區52B在自第一導電類型的塊體拾取區58朝向第二導電類型的漏極區 陽的方向上行進而增加。第二導電類型的內埋雜質層52的離子注入區52A可具有比第二導電類型的深阱 53高的雜質摻雜濃度。擴散區52B的雜質摻雜濃度可高于、等于或低于第二導電類型的深 阱53。可實現LDMOS晶體管的擊穿電壓的進一步改良，因為在雜質摻雜濃度在擴散區52B 中為最低的點與第二導電類型的深阱53之間的雜質摻雜濃度差在擴散區52B及第二導電 類型的深阱53具有相同導電類型的同時變大(見圖:3B)。亦可基于LDMOS晶體管的操作電壓來選擇第二導電類型的內埋雜質層52的擴散 區52B的線寬。亦即，當要施加較高電壓時，期望增加擴散區52B的線寬。根據本發明的一實施例的LDMOS晶體管具有如下特性雜質摻雜濃度在擴散區 52B中隨著擴散區52B遠離離子注入區52A與擴散區52B之間的界面而降低，同時保持第二 導電類型的深阱53的雜質摻雜濃度在允許合適的操作電流特性的水平處，以便保證擊穿 電壓特性與操作電流特性兩者的合適性。簡言之，第二導電類型的內埋雜質層52彌補歸因 于具有確保合適的操作電流特性的雜質摻雜濃度水平的第二導電類型的深阱53的擊穿電 壓特性惡化，由此實現合適的擊穿電壓特性及操作電流特性。亦即，第二導電類型的內埋雜質層52可通過防止耗盡區在操作之間自第一阱56 的過度擴張而改良LDMOS晶體管的擊穿電壓特性，由此改良穿通電壓。通過擴散摻雜于離子注入區52A中的雜質來形成第二導電類型的內埋雜質層52的擴散區52B。因此，由于擴散區52B變成具有與離子注入區52A相比相對低的雜質摻雜濃 度，因此可改良LDMOS晶體管在操作之間的擊穿電壓特性。這是因為跨越在深阱32與第一 阱56之間所形成的PN結的場可在第一阱56定位于擴散區52B上方時增加，該擴散區52B 具有與離子注入區52A相比相對低的雜質摻雜濃度。此外，擴散區52B中的雜質摻雜濃度 具有一斜率，其中雜質摻雜濃度沿著自第二導電類型的漏極區55朝向第一阱56或朝向第 一導電類型的塊體拾取區58的方向降低。因此，可以有效地增加跨越在深阱53與第一阱 56之間所形成的PN結的場。通過上文所描述的結構，由此可以有效地改良LDMOS晶體管在 操作之間的擊穿電壓特性。由于擴散區52B的雜質摻雜濃度在第一導電類型的塊體拾取區58下面的部分中 最低，因此盡管通過增加在操作之間自第一阱56朝向第一導電類型的襯底51擴展的耗盡 區的擴展距離來增加操作電壓，但仍可有效地改良操作電壓的擊穿電壓特性。當第二導電 類型的內埋雜質層52具有均勻雜質摻雜濃度時，可基于第一阱56的下表面與第二導電類 型的內埋雜質層52的上表面之間的距離來限制在操作之間在第一導電類型的塊體拾取區 58下面擴展的耗盡區的擴展距離。因此，不可能將在操作之間自第一阱56擴展的擴展區的 寬度(其為朝向第一導電類型的襯底51的寬度)增加超過預定操作電壓，因為擊穿電壓特 性隨著操作電壓增加而相對惡化。然而，通過根據本發明的一實施例在本文中所描述的結 構，由于雜質摻雜濃度在第一導電類型的塊體拾取區58的下部部分中最低，因此可增加在 操作之間自第一阱56擴展至第一導電類型的襯底51的耗盡區的寬度。當與帶有具有均勻 雜質摻雜濃度的第二導電類型的內埋雜質層的LDMOS晶體管相比時，具有上文所描述的結 構的LDMOS晶體管可更有效地防止歸因于操作電壓的增加的擊穿電壓特性的惡化。圖4A為說明根據本發明的另一實施例的LDMOS晶體管的橫截面圖。圖4B描繪圖 4A的深阱及內埋雜質層各自的雜質摻雜濃度分布。通過說明性實例，在圖4A中描繪均具有 N溝道的兩個LDMOS晶體管，其以左右對稱結構排列于襯底之上，塊體拾取區位于中央。參看圖4A及圖4B，根據本發明的一實施例的LDMOS晶體管可包括第二導電類型 的深阱73，其形成在第一導電類型的襯底71之上以包括第一離子注入區73A及第一擴散 區73B;第二導電類型的內埋雜質層72，其包括形成在離子注入區73A下的第二離子注入區 72A及形成在第一擴散區7 下的第二擴散區72B ；第一導電類型的第一阱76，其形成在第 一擴散區73B中；第二導電類型的源極區77，其形成在第一阱76中；第二導電類型的漏極 區75，其形成在第一離子注入區73A中；柵電極82，其形成在第一導電類型的襯底71之上， 延伸跨越第一離子注入區73A與第一擴散區7 兩者(或跨越第二離子注入區72A與第二 擴散區72B兩者)；及絕緣層81，其插入于柵電極82與第一導電類型的襯底71之間。柵電 極82使其一端與第一阱76的一部分重疊。根據本發明的一實施例的LDMOS晶體管可進一步包括第一導電類型的塊體拾取 區78，其形成在第一阱76中；及第二導電類型的第二阱74，其形成在第一離子注入區73A 中以圍繞第二導電類型的漏極區75。具有比第一阱76高的雜質摻雜濃度的第一導電類型 的塊體拾取區78可改良與第一阱76的接觸特性。具有比第二導電類型的漏極區75低的 雜質摻雜濃度的第二導電類型的第二阱74充當擴展的漏極區75，且可改良關于第二導電 類型的漏極區75在操作之間的穩定性。第二導電類型的第二阱74可具有比第一離子注入 區73A高的雜質摻雜濃度。
舉例而言，關于第一導電類型的襯底71，可使用塊體硅襯底或支撐襯底，或絕緣體 上硅(SOI)襯底，在該SOI襯底處，按序堆疊內埋絕緣層及外延層(例如，外延硅層)。當 SOI襯底用作第一導電類型的襯底51時，具有上文所描述的結構的LDMOS晶體管可形成在 外延層中。柵電極82可使其一端排列于第二導電類型的源極區77中，且另一端與第二導電 類型的漏極區75隔開預定距離。第一阱76與柵電極82彼此重疊的區域在本文中被稱為 溝道區C，而自溝道區C的一端(在柵電極82下面第一阱76與第二導電類型的深阱73之 間的界面處)至第二導電類型的漏極區75的區域在本文中被稱為漂移區D。插入于柵電極82與第一導電類型的襯底71之間的絕緣層81可包括柵極絕緣層 79及場氧化物層80。柵極絕緣層79可定位于鄰近第二導電類型的源極區57的區中。場 氧化物層80可定位于鄰近第二導電類型的漏極區75的區中。場氧化物層80比柵極絕緣 層79厚。可基于待施加至柵電極82的操作電壓來選擇柵極絕緣層79的厚度。亦可基于 施加至柵電極82的操作電壓來選擇安置于柵電極82的下部部分中的場氧化物層80的厚 度。第二導電類型的深阱73的離子注入區73A具有均勻摻雜濃度。在經由雜質離子 注入工藝在第一導電類型的襯底71的預定區中形成第一離子注入區73A之后，可通過經由 驅入工藝或擴散工藝使所注入的雜質擴散至第一離子注入區73A的一部分中來形成第一 擴散區73B。第一擴散區7 的雜質摻雜濃度具有一斜率，因為第一擴散區7 的雜質摻雜 濃度隨著第一擴散區7 遠離第一離子注入區73A與第一擴散區7 之間的界面而降低。第二導電類型的內埋雜質層72的第二離子注入區72A具有均勻雜質摻雜濃度，具 有與第一離子注入區73A相同的導電類型，且具有比第一離子注入區73A高的雜質摻雜濃 度。在經由雜質離子注入工藝在第一導電類型的襯底71的預定區中形成第二離子注 入區72A之后，可通過經由驅入工藝或擴散工藝使所注入的雜質擴散至第二離子注入區 72A的一部分中來形成第二導電類型的內埋雜質層72的第二擴散區72B。第二擴散區72B 的雜質摻雜濃度具有一斜率，因為該雜質摻雜濃度隨著第二擴散區72B遠離第二離子注入 區72A與第二擴散區72B之間的界面而降低。第二擴散區72B、第二離子注入區72A、第一 離子注入區73A及第一擴散區7 具有相同導電類型，其為第二導電類型。第二擴散區72B 的雜質摻雜濃度可高于、等于或低于第一擴散區73B的雜質摻雜濃度。在第一擴散區7 中，雜質摻雜濃度在第一導電類型的塊體拾取區78下的第一擴 散區7 的部分中最低，且隨著第一擴散區73B自第一導電類型的塊體拾取區78朝向第二 導電類型的漏極區75行進而增加。在第二擴散區72B中，雜質摻雜濃度在第一導電類型的 塊體拾取區78下的第二擴散區72B的部分中最低，且隨著第二擴散區72B自第一導電類型 的塊體拾取區78朝向第二導電類型的漏極區75行進而增加。因為在雜質摻雜濃度在第一 擴散區7 中為最低的點與雜質摻雜濃度在第二擴散區72B中為最低的點之間的雜質摻雜 濃度差在第一擴散區7 及第二擴散區72B具有相同導電類型的同時變大，所以改良LDMOS 晶體管的擊穿電壓特性。可基于LDMOS晶體管的操作電壓來判定第一擴散區7 及第二擴散區72B的各別 線寬。亦即，當所施加的電壓變高時，期望增加第一擴散區7 及第二擴散區72B的線寬。第二擴散區72B的線寬可寬于第一擴散區73B的線寬。這是因為第二離子注入區72A的雜 質摻雜濃度高于第一離子注入區73A的雜質摻雜濃度，且由此在用于形成第一擴散區7 及第二擴散區72B的擴散工藝期間第二擴散區72B的擴散范圍比第一擴散區7 的擴散范 圍長。擴散范圍與溫度成比例，且亦可取決于雜質類型及雜質濃度。若溫度及雜質類型保 持相同，則可基于雜質濃度來控制擴散范圍。根據本發明的一實施例的具有上文所描述的結構的LDMOS晶體管可包括具備第 一離子注入區73A及第一擴散區73B的第二導電類型的深阱73，以及具備第二離子注入區 72A及第二擴散區72B的第二導電類型的內埋雜質層72。因此，與根據本發明的先前描述 的實施例所制造的LDMOS晶體管相比，可以實現操作電流與擊穿電壓兩方面的極好特性。本發明的方面通過形成深阱或內埋雜質層以具有離子注入區及擴散區而允許適 合于高壓半導體裝置的擊穿電壓特性與操作電流特性兩者。根據本發明的其它方面，可通過形成深阱及內埋雜質層中的每一者以具有離子注 入區及擴散區而實現適合于高壓半導體裝置的擊穿電壓特性與操作電流特性兩者。盡管已通過具體細節參考本發明的若干實施例具體展示及描述了本發明，但對于 本領域技術人員將易明白的是，在不脫離本發明的原理及精神的情況下，可對這些實施例 進行各種改變，本發明的范圍在所附權利要求及其等同物中界定。
權利要求
1.一種半導體裝置，包括第二導電類型的深阱，其配置在襯底上方以包括第一離子注入區及第一擴散區； 第一導電類型的第一阱，其配置在第二導電類型的深阱中以接觸第一擴散區；及 柵電極，其配置在所述襯底上方以延伸跨越第一離子注入區與第一擴散區兩者的部 分，所述柵電極使其一個端部與第一導電類型的第一阱的一部分重疊，其中第一擴散區具有如下的雜質摻雜濃度在第一離子注入區與第一擴散區之間的界 面處最高，且隨著第一擴散區移動遠離第一離子注入區與第一擴散區之間的所述界面而降 低。
2.如權利要求1的半導體裝置，進一步包括第二導電類型的內埋雜質層，其配置在第二導電類型的深阱下面，第二導電類型的內 埋雜質層具有均勻雜質摻雜濃度。
3.如權利要求2的半導體裝置，其中第二導電類型的內埋雜質層的均勻雜質摻雜濃度 高于在第一離子注入區與第一擴散區之間的所述界面處的第二導電類型的深阱的雜質摻 雜濃度。
4.如權利要求1的半導體裝置，進一步包括第一導電類型的塊體拾取區，其配置在第一導電類型的第一阱中， 其中第一擴散區的雜質摻雜濃度在第一導電類型的塊體拾取區下的第一擴散區的一 部分中最低。
5.如權利要求1的半導體裝置，其中第一離子注入區經由雜質離子注入工藝而形成，且其中第一擴散區通過在第一離子注入區的一部分中擴散雜質而形成。
6.如權利要求1的半導體裝置，進一步包括 絕緣層，其插入于所述襯底與所述柵電極之間；第二導電類型的源極區，其配置在第一導電類型的第一阱中且鄰近所述柵電極； 第二導電類型的漏極區，其配置在第一離子注入區中且與所述柵電極隔開；及 第二導電類型的第二阱，其配置在第一離子注入區中以圍繞第二導電類型的漏極區。
7.如權利要求1的半導體裝置，進一步包括第二導電類型的內埋雜質層，其包括形成在第一離子注入區下的第二離子注入區及形 成在第一擴散區下的第二擴散區，第二擴散區具有隨著其移動遠離在第二離子注入區與第 二擴散區之間的界面而降低的雜質摻雜濃度。
8.如權利要求7的半導體裝置，其中第二離子注入區具有比第一離子注入區的雜質摻 雜濃度高的雜質摻雜濃度。
9.如權利要求7的半導體裝置，其中第二擴散區具有比第一擴散區的線寬更寬的線覓ο
10.如權利要求7的半導體裝置，進一步包括第一導電類型的塊體拾取區，其配置在第一導電類型的第一阱中， 其中第二擴散區的雜質摻雜濃度在第一導電類型的塊體拾取區下的第二擴散區的一 部分中最低。
11.如權利要求7的半導體裝置，其中第二離子注入區經由雜質離子注入工藝而形成，且其中第二擴散區通過在第二離子注入區的一部分中擴散雜質而形成。
12.—種半導體裝置，包括第二導電類型的深阱，其配置在第一導電類型的襯底上方；第二導電類型的內埋雜質層，其配置在第二導電類型的深阱下以包括離子注入區及擴 散區；第一導電類型的第一阱，其配置在第二導電類型的深阱的所述擴散區中； 柵電極，其配置在所述襯底上方以延伸跨越第一離子注入區與第一擴散區兩者的部 分，所述柵電極使其一個端部與第一導電類型的第一阱的一部分重疊，其中所述擴散區具有如下的雜質摻雜濃度在所述離子注入區與所述擴散區之間的界 面處最高，且隨著所述擴散區移動遠離在所述離子注入區與所述擴散區之間的所述界面而 降低。
13.如權利要求12的半導體裝置，其中所述離子注入區具有比第二導電類型的深阱的 雜質摻雜濃度高的雜質摻雜濃度。
14.如權利要求12的半導體裝置，進一步包括第一導電類型的塊體拾取區，其配置在第一導電類型的第一阱中， 其中所述擴散區的雜質摻雜濃度在第一導電類型的塊體拾取區下的所述擴散區的一 部分中最低。
15.如權利要求12的半導體裝置，其中所述離子注入區經由雜質離子注入工藝而形 成，且其中所述擴散區通過在所述離子注入區的一部分中擴散雜質而形成。
16.如權利要求12的半導體裝置，進一步包括 絕緣層，其插入于所述襯底與所述柵電極之間；第二導電類型的源極區，其配置在第一導電類型的第一阱中且鄰近所述柵電極； 第二導電類型的漏極區，其配置在第二導電類型的深阱中且與所述柵電極隔開；及 第二導電類型的第二阱，其配置在所述離子注入區中以圍繞第二導電類型的漏極區。
17.一種半導體裝置，包括 第一導電類型的襯底；及第二導電類型的半導體層，其形成在所述襯底上方，該半導體層包括第一區，其具有 貫穿第一區為實質上均勻的均勻雜質濃度；及第二區，其具有變化的雜質濃度，該雜質濃度 在第一區與第二區之間的邊界處最高，且在最遠離該邊界處最低。
18.如權利要求17的半導體裝置，其中所述半導體裝置包括橫向雙擴散式金屬氧化物 半導體(LDM0Q晶體管，且進一步包括第一導電類型的第一阱，其形成在所述半導體層的第二區中，第二導電類型的源極區 形成在第一阱中；及第二導電類型的第二阱，其形成在所述半導體層的第一區中，第二導電類型的漏極區 形成在第二阱中。
19.如權利要求18的半導體裝置，進一步包括第二導電類型的內埋雜質層，其形成在所述襯底與所述半導體層之間，所述內埋雜質層具有比所述半導體層的第一區的均勻雜質濃度高的雜質濃度。
20.如權利要求18的半導體裝置，進一步包括第二導電類型的內埋雜質層，其形成在所述襯底與所述半導體層之間，該內埋雜質層 包括第一雜質層區及第二雜質層區，第一雜質層區具有貫穿第一雜質層區為實質上均勻且 高于所述半導體層的第一區的均勻雜質濃度的雜質濃度，第二雜質層區具有以如下方式跨 越第二雜質層區而變化的雜質濃度第二雜質層區的雜質濃度在第一雜質層區與第二雜質 層區之間的區邊界處最高且在最遠離該區邊界處最低。
全文摘要
一種半導體裝置，包括第二導電類型的深阱，該第二導電類型的深阱配置在襯底上方。該深阱包括離子注入區及擴散區。第一導電類型的第一阱形成在擴散區中。柵電極延伸在離子注入區及擴散區的部分之上，且與第一阱部分地重疊。離子注入區具有均勻雜質濃度，而擴散區的雜質濃度自在離子注入區與擴散區之間的邊界界面處的最高濃度變化至在擴散區的最遠離該邊界界面的部分處的最低。
文檔編號H01L29/06GK102074579SQ20101053900
公開日2011年5月25日 申請日期2010年11月5日 優先權日2009年11月17日
發明者吳仁澤, 崔瑩石, 李倞鎬, 蔡桭榮, 車載漢, 金善玖, 金胄浩 申請人:美格納半導體有限會社