專利名稱：Nmos晶體管的制造方法
技術領域：
本發明涉及的是一種半導體技術領域的制造方法，特別涉及的是一種NMOS晶體管的制造方法。
背景技術：
隨著半導體器件集成度的不斷提高，其特征尺寸逐漸減小，源/漏極以及源/漏極延伸區(Source/Drain Extension)相應地變淺，當前工藝水平要求半導體器件的源/漏極結的深度小于1000埃，而且最終可能要求結的深度在200埃或者更小的數量級。結深的減小要求更低的熱處理溫度，而更低的熱處理溫度(小于500攝氏度， 甚至更低)使得結的橫向尺寸隨之減小，所述結的橫向尺寸的減小將導致器件在工作時形成的位于結和溝道區之間的電場在結和溝道區的交界邊緣形成尖峰，即在結和溝道區的交界邊緣處形成有高電場，電子在移動的過程中將受此高電場加速為高能粒子，所述高能粒子碰撞產生電子-空穴對(稱為熱載流子)，所述熱載流子從電場獲得能量，可進入柵氧化層或柵極中，繼而影響器件的閾值電壓控制以及跨導的漂移，即產生HCI (Hot CarrieHnjection，熱載流子注入)效應，從而造成閾值電壓的上升、飽和電流的下降以及載流子遷移率的下降等。NMOS晶體管的傳導載流子是電子，PMOS晶體管的傳導載流子是空穴，電子的遷移率比空穴大很多，因此在同樣的電場下，電子可以獲得更大的能量，在高電場下，電子被加速為“熱電子”，而熱空穴很難出現。由此，如何抑制NMOS晶體管的HCI效應，即抑制熱載流子進入柵氧化層或穿透所述柵氧化層而進入導電溝道，成為本領域技術人員亟待解決的問題。當前，業界為改善NMOS晶體管的HCI，通常采用LDD (Lightly DopedDrain，輕摻雜漏注入)離子注入的優化方法，利用減小LDD離子注入的劑量和增大LDD注入能量，獲得較深的LDD結，減小橫向電場強度，從而改善HCI。但增大LDD離子注入能量，隨著結深的加大，器件的有效溝道長度也將減小，這樣就會增加短溝道效應(Short Channel Effect，簡稱SCE)，引起器件直流特性的衰退。因此，單純通過改變LDD離子注入的劑量和能量來改善 HCI是不夠的。為了克服上述缺點，中國專利申請號為200410089222. 1，名稱為減小1/0匪OS 器件熱載流子注入的方法，該技術首先進行多晶硅柵刻蝕，再進行多晶硅柵再氧化，然后進行LDD快速熱退火，退火后，先在LDD中采用砷離子注入，接著在LDD中采用磷離子注入，最后進行多晶硅側墻淀積與刻蝕。但是該技術改變了現有的工藝，與現有工藝的兼容性較差。為了克服上述缺點，現有技術還公開了一種技術方案，在NMOS晶體管的源/漏延伸結構形成后進行退火，以使低摻雜源/漏區注入的雜質離子充分激活和擴散。但是在上述技術中，隨著半導體器件尺寸的持續縮小，比如在65nm及以下尺寸的半導體器件中，上述技術方案不足以抑制熱載流子注入效應，因而不適用。
發明內容
本發明所要解決的問題是在NMOS晶體管的制造工藝中，如何改善HCI效應。為解決上述問題，本發明提供一種NMOS晶體管的制造方法，包括提供半導體襯底；在所述半導體襯底上形成柵極介電層和位于柵極介電層上的柵極；以所述柵極介電層和所述柵極為掩模，對所述半導體襯底進行非晶化處理，形成非晶化區域；在非晶化區域內形成源/漏區，且在形成源/漏區期間在所述柵極內注入氟離子和磷離子；在所述源/漏區上施加壓應力層；對所述源/漏區和所述柵極進行離子激活處理；去除所述壓應力層。可選地，所述非晶化區域采用離子注入的方法形成。可選地，所述形成源/漏區依次包括在所述柵極中注入氟離子和磷離子；在所述非晶化區域內進行輕摻雜離子注入；在所述非晶化區域內進行重摻雜離子注入。可選地，所述形成源/漏區依次包括在所述非晶化區域內進行輕摻雜離子注入； 在所述柵極中注入氟離子和磷離子；在所述非晶化區域內進行重摻雜離子注入。可選地，所述形成源/漏區依次包括在所述非晶化區域內進行輕摻雜離子注入； 在所述非晶化區域內進行重摻雜離子注入；在所述柵極中注入氟離子和磷離子。可選地，在所述柵極中注入氟離子和磷離子包括先在所述柵極中注入磷離子，然后在所述柵極中注入氟離子。可選地，在所述柵極中注入氟離子和磷離子包括先在所述柵極中注入氟離子，然后在所述柵極中注入磷離子。可選地，在所述柵極中注入氟離子和磷離子包括在所述柵極中同時注入氟離子和磷離子。可選地，在所述柵極中同時注入氟離子和磷離子包括在所述柵極中直接注入PF3 和PF5中的一種或其組合。可選地，所述壓應力層為氮化硅層或者為氮氧化硅層。可選地，所述壓應力層的厚度在500至5000 A。可選地，所述壓應力層由化學氣相沉積方法形成。可選地，所述離子激活處理是采用尖峰退火的方法實現的，所述尖峰退火的反應溫度為1100攝氏度至1300攝氏度，反應時間為0. 1毫秒至5秒。可選地，所述壓應力層由干法刻蝕方法或濕法腐蝕方法或兩種方法的結合方法去除。與現有技術相比，本發明具有以下優點在柵極中注入了氟離子，且后續的離子激活處理激活了氟離子，使氟離子擴散進入柵極介電層，氟離子取代柵極介電層中的部分氧離子，從而形成氟硅基團，同時由于氟離子修復化學鍵的功能，進而使得柵極介電層和半導體襯底的界面變得更加致密，提高了柵極介電層和半導體襯底間的界面品質，阻止形成電荷陷阱，防止在加電壓下輕摻雜源/漏區聚集電荷，從而大大改善了 NMOS晶體管的HCI效應。
圖1為本發明NMOS晶體管的制造方法的流程示意圖；圖2至圖11為按照圖1所示的流程形成NMOS晶體管的一實施例示意圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。正如背景技術部分所述，HCI是由于在NMOS晶體管內存在較強的橫向電場，使得載流子在輸運的過程中發生碰撞電離，產生額外的電子空穴對，部分熱載流子注入柵氧化層或柵極中，從而產生HCI效應。因此，在制造半導體器件時，為防止上述缺陷的產生，本發明提供的NMOS晶體管的制造方法包括提供半導體襯底；在所述半導體襯底上形成柵極介電層和位于柵極介電層上的柵極；以所述柵極介電層和所述柵極為掩模，對所述半導體襯底進行非晶化處理，形成非晶化區域；在非晶化區域內形成源/漏區，且在形成源/漏區期間在所述柵極內注入氟離子和磷離子；在所述源/漏區上施加壓應力層；對所述源/漏區和所述柵極進行離子激活處理；去除所述壓應力層。本發明在柵極中添加氟離子，使氟離子進入柵極介電層，在柵極介電層中形成氟硅基團，明顯改善了柵氧化層和柵極間的界面品質，從而大大改善了 NMOS晶體管的HCI。圖1所示是本發明的制造方法的流程示意圖，具體包括以下步驟S100，提供半導體襯底；S101，在所述半導體襯底上形成柵極介電層和位于柵極介電層上的柵極；S102，以所述柵極介電層和所述柵極為掩模，對所述半導體襯底進行非晶化處理， 形成非晶化區域；S103，在非晶化區域內形成源/漏區，且在形成源/漏區期間在所述柵極內注入氟離子和磷離子；S104，在所述源/漏區上施加壓應力層；S105，對所述源/漏區和所述柵極進行離子激活處理；S106，去除所述壓應力層。參考圖2，首先執行步驟S100，提供半導體襯底200。其中，所述半導體襯底200為形成有半導體器件的硅、形成有半導體器件的絕緣體上硅(SOI)、或者為體硅。接著執行步驟S101，在所述半導體襯底200上形成柵極介電層201和位于柵極介電層201上的柵極202，柵極介電層201和柵極202構成柵極結構，形成如圖3所示的結構。所述柵極介電層201是二氧化硅或氮氧化硅，其形成工藝可以是化學氣相沉積工藝。所述柵極202是多晶硅或多晶硅硅化物，其形成工藝可以采用本領域技術人員熟知的任何現有技術，如采用化學氣相沉積法時，可以是低壓等離子體化學氣相沉積或者等離子體增強化學氣相沉積。接著執行步驟S102，以所述柵極介電層201和所述柵極202為掩模，對所述半導體襯底200進行非晶化處理，形成非晶化區域203，以防止離子注入溝道效應，具體如圖4所
在具體實施例中，所述非晶化區域203可以采用離子注入的方法形成，可以注入鍺離子、銻離子或其他原子序數大于硅的半導體離子，也可以以較大的注入劑量注入原子序數小于硅的離子，所述離子注入的注入劑量范圍為3E14至1E16/平方厘米，注入離子的能量范圍為5keV至50keV。接著執行步驟S103，在非晶化區域203內形成源/漏區，且在形成源/漏區期間在所述柵極202內注入氟離子204和磷離子205。作為本發明的一個具體實施例，步驟S103進一步包括在所述柵極202中注入氟離子204和磷離子205 ；在非晶化區域203內進行輕摻雜離子注入；在非晶化區域203內進行重摻雜離子注入。在所述柵極202中注入氟離子204和磷離子205時，可以先在所述柵極202中注入磷離子205，然后在所述柵極202中注入氟離子204 ；也可以在所述柵極202中同時注入氟離子204和磷離子205 ；還可以先在所述柵極202中注入氟離子204，然后在所述柵極202 中注入磷離子205。形成如圖5所示的結構，其中的·表示氟離子204，★表示磷離子205， 此處只是示意圖，并不能代表磷離子205和氟離子204的實際的注入劑量及注入深度，在此不應過多的限制本發明的保護范圍。當先在所述柵極202中注入磷離子205，然后在所述柵極202中注入氟離子204 時所述氟離子204的注入能量范圍為IeV至20KeV，注入劑量范圍為lE14/cm2至3E15/ cm2 ；所述磷離子205的注入能量范圍為IeV至IOKeV,注入劑量范圍為lE15/cm2至5E15/ cm2,以減小所述柵極202的損耗。當在所述柵極202中同時注入氟離子204和磷離子205時，可以是在所述柵極202 中直接注入PF3和PF5中的一種或其組合，此時注入能量范圍為IeV至IOKeV,注入劑量范圍為 lE15/cm2 到 6E15/cm2。當先在所述柵極202中注入氟離子204，然后在所述柵極202中注入磷離子205 時所述氟離子204的注入能量范圍為IeV至20KeV，注入劑量范圍為lE14/cm2至3E15/ cm2 ；所述磷離子205的注入能量范圍為IeV至IOKeV,注入劑量范圍為lE15/cm2至5E15/ cm2,以減小所述柵極202的損耗。在非晶化區域203內進行輕摻雜離子注入時，所述輕摻雜離子注入的摻雜離子可以是磷離子或者砷離子等，形成輕摻雜源/漏區206，如圖6所示。當輕摻雜離子注入的離子為磷離子時，離子注入的能量范圍為IKeV至20KeV，離子注入的劑量范圍為lE14/cm2至 lE15/cm2 ；當輕摻雜離子注入的離子為砷離子時，離子注入的能量范圍為IeV至35KeV，離子注入的劑量范圍為lE14/cm2至lE15/cm2。更進一步地，本實施例在輕摻雜離子注入之后還進行了袋狀區離子注入，形成袋狀區(圖未示)。作為本發明的其他實施例，還可以在輕摻雜離子注入之前進行袋狀區離子注入。在非晶化區域203內進行重摻雜離子注入時，包括在所述柵極介電層201和所述柵極202的相對兩側形成隔離側壁207，形成如圖7所示的結構(隔離側壁207可以是氧化硅、氮化硅、氮氧化硅中一種或者它們任意的組合)；以所述柵極202和所述隔離側壁207 為掩模，在半導體襯底200內注入磷離子或砷離子以形成重摻雜源/漏區208，形成如圖8所示的結構。當在半導體襯底200內注入磷離子以形成重摻雜源/漏區208時，離子注入的能量范圍為8KeV至30KeV，離子注入劑量范圍為1. 5E14/cm2至6E15/cm2 ；當在半導體襯底200內注入砷離子以形成重摻雜源/漏區208時，離子注入的能量范圍為SKeV至50KeV， 離子注入劑量范圍為1. 5E14/cm2至6E15/cm2。在本發明的其他實施例中，還可以先在非晶化區域203內依次進行輕摻雜離子注入和重摻雜離子注入，然后再在所述柵極中注入氟離子和磷離子；或者是先在非晶化區域 203內進行輕摻雜離子注入，接著在所述柵極中注入氟離子和磷離子，然后在非晶化區域 203內進行重摻雜離子注入。上述兩種情況下每個步驟的具體實施方式
，與本實施例的各步驟完全相同。接著執行步驟S104，在所述源/漏區上施加壓應力層。如圖9所示，在形成源/漏區后，在所述源/漏區上施加了一層壓應力層209，該壓應力層209可以是氮化硅、氮氧化硅、氧化硅、氮化鈦等各種材料，通常可以利用化學氣相沉積的方法形成。由于壓應力的大小是隨著壓應力層厚度的增加而增大的，該壓應力層209 的厚度不能過薄，一般可以設置在500至5000埃米之間，如為3000埃米。通過調整化學氣相沉積的工藝條件，如反應氣體流量、反應腔室的壓應力、溫度等，來調節所生成的壓應力層具有的壓應力種類及壓應力大小是本領域的普通技術人員所熟知的，在此不再贅述。該壓應力層209會導致源/漏區內的晶格結構發生明顯變化。接著執行步驟S105，對所述源/漏區和所述柵極202進行離子激活處理，形成如圖 10所示的結構。在具體實施例中，所述離子激活處理采用尖峰退火，反應溫度為1100攝氏度至 1300攝氏度，反應時間為0. 1毫秒至5秒。在實際應用中，所述離子激活處理包括至少兩個作用一是使得非晶化區域203部分或完全結晶，以修復缺陷；二是使柵極202中注入的部分氟離子204擴散進柵極介電層201，且進入柵極介電層201的氟離子204被激活，取代柵極介電層201中的部分氧離子，從而形成氟硅基團，同時由于氟離子修復化學鍵的功能，進而使得柵極介電層201和半導體襯底200的界面變得更加致密，提高了柵極介電層201和半導體襯底200間的界面品質。最后執行步驟S106，去除所述壓應力層209，形成如圖11所示的結構。當該壓應力層209去除后，由于源/漏區的晶格結構已因該壓應力層的生長而發生了變化，即使該壓應力層209被去除，其對源/漏區產生的壓應力效果仍會有所保留。本實施例中，選用的壓應力層209為壓應力的氮化硅層，其生長厚度為2000埃米。采用的壓應力層去除方法為干法刻蝕和濕法腐蝕相結合的方法，先利用干法刻蝕去除大部分氮化硅， 然后再利用熱磷酸去除剩余的氮化硅層。在本發明的其他實施例中，也可以只利用干法刻蝕或只利用濕法腐蝕來去除該壓應力層。本發明在柵極中注入磷離子之后或注入磷離子時在柵極中也注入了氟離子，且通過快速尖峰退火工藝使部分氟離子擴散進入柵極介電層，又通過激光脈沖退火激活了柵極介電層中的氟離子，使氟離子取代柵極介電層中的部分氧離子，從而形成氟硅基團，同時由于氟離子修復化學鍵的功能，進而使得柵極介電層和半導體襯底的界面變得更加致密，提高了柵極介電層和半導體襯底間的界面品質，阻止形成電荷陷阱，防止在加電壓下輕摻雜源/漏區聚集電荷，從而大大改善了 NMOS晶體管的HCI效應。
雖然本發明己以較佳實施例披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種NMOS晶體管的制造方法，其特征在于，包括步驟提供半導體襯底；在所述半導體襯底上形成柵極介電層和位于柵極介電層上的柵極；以所述柵極介電層和所述柵極為掩模，對所述半導體襯底進行非晶化處理，形成非晶化區域；在非晶化區域內形成源/漏區，且在形成源/漏區期間在所述柵極內注入氟離子和磷離子；在所述源/漏區上施加壓應力層；對所述源/漏區和所述柵極進行離子激活處理；去除所述壓應力層。
2.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述非晶化區域采用離子注入的方法形成。
3.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述形成源/漏區依次包括在所述柵極中注入氟離子和磷離子；在所述非晶化區域內進行輕摻雜離子注入；在所述在非晶化區域內進行重摻雜離子注入。
4.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述形成源/漏區依次包括在所述非晶化區域內進行輕摻雜離子注入；在所述柵極中注入氟離子和磷離子；在所述非晶化區域內進行重摻雜離子注入。
5.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述形成源/漏區依次包括在所述非晶化區域內進行輕摻雜離子注入；在所述非晶化區域內進行重摻雜離子注入；在所述柵極中注入氟離子和磷離子。
6.根據權利要求1至5中任一項所述的NMOS晶體管的制造方法，其特征是，在所述柵極中注入氟離子和磷離子包括先在所述柵極中注入磷離子，然后在所述柵極中注入氟離子。
7.根據權利要求6所述的NMOS晶體管的制造方法，其特征是，所述氟離子的注入能量范圍為IeV至20KeV，注入劑量范圍為lE14/cm2至3E15/cm2 ；所述磷離子的注入能量范圍為IeV至IOKeV,注入劑量范圍為lE15/cm2至5E15/cm2。
8.根據權利要求1至5中任一項所述的NMOS晶體管的制造方法，其特征是，在所述柵極中注入氟離子和磷離子包括先在所述柵極中注入氟離子，然后在所述柵極中注入磷離子。
9.根據權利要求8所述的NMOS晶體管的制造方法，其特征是，所述氟離子的注入能量范圍為IeV至20KeV，注入劑量范圍為lE14/cm2至3E15/cm2 ；所述磷離子的注入能量范圍為IeV至IOKeV,注入劑量范圍為lE15/cm2至5E15/cm2。
10.根據權利要求1至5中任一項所述的NMOS晶體管的制造方法，其特征是，在所述柵極中注入氟離子和磷離子包括在所述柵極中同時注入氟離子和磷離子。
11.根據權利要求10所述的NMOS晶體管的制造方法，其特征是，在所述柵極中同時注入氟離子和磷離子包括在所述柵極中直接注入PF3和PF5中的一種或其組合。
12.根據權利要求11所述的NMOS晶體管的制造方法，其特征是，所述PF3和PF5中的一種或其組合的注入能量范圍為IeV至IOKeV,注入劑量范圍為lE15/cm2到6E15/cm2。
13.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述壓應力層為氮化硅層或者為氮氧化硅層。
14.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述壓應力層的厚度在 500 至 5000 A0
15.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述壓應力層由化學氣相沉積方法形成。
16.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述離子激活處理是采用尖峰退火的方法實現的，所述尖峰退火的反應溫度為1100攝氏度至1300攝氏度，反應時間為0. 1毫秒至5秒。
17.根據權利要求1所述的NMOS晶體管的制造方法，其特征是，所述壓應力層由干法刻蝕方法或濕法腐蝕方法或兩種方法的結合方法去除。擦
全文摘要
一種半導體技術領域的NMOS晶體管的制造方法，包括提供半導體襯底；在所述半導體襯底上形成柵極介電層和位于柵極介電層上的柵極；以所述柵極介電層和所述柵極為掩模，對所述半導體襯底進行非晶化處理，形成非晶化區域；在非晶化區域內形成源/漏區，且在形成源/漏區期間在所述柵極內注入氟離子和磷離子；在所述源/漏區上施加壓應力層；對所述源/漏區和所述柵極進行離子激活處理；去除所述壓應力層。本發明在柵極中注入氟離子，然后使氟離子進入柵極介電層，氟離子取代柵極介電層中的部分氧離子形成氟硅基團，提高了柵極介電層和半導體襯底間的界面品質，從而改善了NMOS晶體管的熱載流子注入效應。
文檔編號H01L21/265GK102468163SQ20101053204
公開日2012年5月23日 申請日期2010年10月29日 優先權日2010年10月29日
發明者盧炯平, 謝欣云, 陳志豪 申請人:中芯國際集成電路制造(北京)有限公司