專利名稱：反熔絲及反熔絲的制造方法
技術領域：
本發明總的來說涉及半導體制造，更具體地，涉及反熔絲(antifuse)。
背景技術：
反熔絲是以高阻抗開始的電器件，并被設計成永久創建導電路徑(尤其當反熔絲 兩端的電壓超過某一電平時)。反熔絲可用于永久地對集成電路(IC)進行編程。例如，某 一可編程邏輯陣列(PLA)使用反熔絲來配置邏輯電路并根據標準IC設計創建定制的設計。 反熔絲PLA是一次可編程的。Philipe Candelier 等人在 2000 年加拿大圣何塞第 38 屆 AnnuaUnternational Reliability Physics Symposium 的"One Time Programmable DriftAntifuse Cell Reliability”中描述了互補金屬氧化物半導體(CMOQ IC的柵極氧化物層被用作電容器層 的配置，使得在標準CMOS工藝期間制造反熔絲。反熔絲是標準的N+多晶硅/5nm氧化物厚 度/N阱電容器。柵極氧化物在工藝級很容易被控制(厚度、擊穿電壓、壽命等)，并且與聚 乙烯(poly)或金屬熔絲相比可以被極限電流損壞。用于反熔絲的高編程電壓在低壓CMOS 工藝中實現，其中標準NMOS晶體管的漏結被N阱注入代替(漂移NM0S)。期望反熔絲設計能夠容易地升級用于高級技術節點。
發明內容
在一些實施例中，反熔絲包括襯底(substrate，又稱基板)，襯底具有位線擴散區 域和電容器擴散區域。柵極電介質層在襯底之上。字線在柵極電介質層上。氧化物層在電 容器擴散區域上。氧化物層充分厚于柵極電介質層。選擇線接觸插塞在氧化物層之上并與 氧化物層接觸，以形成將氧化物層作為其電容器電介質層的電容器。選擇線接觸插塞被配 置成用于施加電壓以引起氧化物層的永久擊穿，以對反熔絲進行編程。其中，所述氧化物層充分厚，使得所述選擇線接觸插塞的底部和所述電容器擴散 區域的表面之間的距離為所述柵極電介質層的厚度的2. 5倍至7. 5倍。其中，所述柵極電介質層具有小于25埃的厚度，并且所述選擇線接觸插塞的底部 和所述電容器擴散區域的表面之間的距離在30埃至150埃之間。其中，所述氧化物層具有充分大于25埃的厚度，并且所述反熔絲使用具有90nm或 更少的臨界尺寸的互補金屬氧化物半導體(CMOS)技術。其中，所述氧化物層是形成在互補金屬氧化物半導體(CM0Q器件的至少一部分 之上的光刻膠保護氧化物層，所述互補金屬氧化物半導體(CM0Q器件形成在與所述反熔 絲相同的襯底上。所述反熔絲還包括位線接觸插塞，連接至所述位線擴散區域，其中，所述選擇線 接觸插塞在其頂部的面內橫截面積小于所述位線接觸插塞在其頂部的面內橫截面積。其中，所述選擇線接觸插塞的面內橫截面積在所述位線接觸插塞的面內橫截面積 的大約70%到大約90%之間。
在一些實施例中，制造反熔絲的方法包括提供具有位線擴散區域和電容器擴散 區域的襯底。柵極電介質層形成在襯底之上，并且字線在柵極電介質層上。在獨立于形成 柵極電介質層處理步驟的處理步驟中，氧化物層形成在電容器擴散區域上。選擇線接觸插 塞形成在氧化物層之上并與其接觸以形成將氧化物層作為其電容器電介質層的電容器。選 擇線接觸插塞被配置成用于施加電壓以引起氧化物層的永久擊穿，以對反熔絲進行編程。其中，所述氧化物層是形成在互補金屬氧化物半導體(CM0Q器件的至少一部分 之上的光刻膠保護氧化物(RPO)層，所述互補金屬氧化物半導體(CM0Q器件形成在與所述 反熔絲相同的襯底上。其中，所述RPO層保護所述CMOS器件的至少一部分以免在硅化期間在所述至少一 部分上形成硅化物。其中，所述氧化物層充分厚，使得所述選擇線接觸插塞的底部和所述電容器擴散 區域的表面之間的距離為所述柵極電介質層的厚度的2. 5倍至7. 5倍。其中，所述氧化物層具有充分大于1.2nm的厚度，并且通過具有90nm或更少的臨 界尺寸的互補金屬氧化物半導體(CM0Q技術形成所述反熔絲。其中，所述氧化物層的厚度大約為500埃，并且通過具有90nm或更少的臨界尺寸 的互補金屬氧化物半導體(CM0Q技術來形成所述反熔絲。所述反熔絲還包括位線接觸插塞，連接至所述位線擴散區域，其中，所述選擇線 接觸插塞在其頂部的面內橫截面積小于所述位線接觸插塞在其頂部的面內橫截面積。其中，所述選擇線接觸插塞的面內橫截面積在所述位線接觸插塞的面內橫截面積 的大約70%到大約90%之間。在一些實施例中，制造集成電路的方法包括(a)提供具有源極區域、漏極區域、 位線擴散區域和電容器擴散區域的襯底；(b)在所述襯底之上形成柵極電介質層；(C)在 所述源極區域和所述漏極區域之間的所述柵極電介質層上形成柵電極，以形成晶體管；(d) 在所述位線擴散區域和所述電容器擴散區域之間的所述柵極電介質層上形成字線；(e)在 獨立于步驟(b)的處理步驟中，在所述電容器擴散區域上形成氧化物層；以及(f)在所述氧 化物層上方形成選擇線接觸插塞并與所述氧化物層接觸，以形成將所述氧化物層作為其電 介質層的反熔絲，所述選擇線接觸插塞被配置成用于施加電壓以引起所述氧化物層的永久 擊穿，以對所述反熔絲進行編程。其中，所述氧化物層是在步驟(e)期間形成在所述晶體管的至少一部分之上的光 刻膠保護氧化物(RPO)層。其中，所述RPO層保護所述晶體管的至少一部分以免在硅化期間在所述至少一部 分上形成硅化物。該方法還包括在硅化之后，從所述晶體管的所述至少一部分上去除所述RPO層。其中，所述氧化物層充分厚于所述柵極電介質層。
圖IA是編程之前的示例性反熔絲的示意圖；圖IB是編程之后的圖IA的反熔絲的示意圖；圖2是下面描述的反熔絲的實例的平面圖3A是圖2的反熔絲的截面圖；圖;3B示出了圖2中的硅化(salicidation)之前在同一襯底上具有存儲元件的晶 體管的反熔絲；圖4A是圖2中的具有兩個尺寸彼此相同的接觸插塞的反熔絲的平面圖；圖4B是沿圖4A的線4B-4B截取的截面圖；圖5A是圖2中的具有小于源極/漏極接觸插塞的可編程接觸插塞的反熔絲的平 面圖；以及圖5B是沿圖5A的線5B-5B截取的截面圖。
具體實施例方式結合被認為是整個說明書一部分的附圖來進行示例性實施例的描述。在說明書 中，諸如“上”、“下”、“水平”、“垂直”、“之上”、“之下”、“向上”、“向下”、“頂部”和“底部”的 相對術語及其派生詞(例如，“水平地”、“向下地”、“向上地”等)應該用于表示在以下討論 中描述或在附圖中示出的定向。這些相對術語是為了描述的方便，并不要求裝置以特定的 定向來構造或操作。本發明的發明人確定當將升級尺寸小于90nm的先進技術節點的設計時，現有技 術的反熔絲(其中，柵極電介質層還用作反熔絲電容器電介質層)提出了挑戰。在90nm技 術節點處，柵極電介質具有大約12埃的厚度Tl。在較小節點處，隨著柵極電介質層(和反 熔絲電容器電介質)變薄，反熔絲電容器電介質的擊穿行為變得難以預測和控制。隨著反 熔絲電容器電介質變小，編程之前反熔絲的泄漏電流變為類似于擊穿之后的電流，使得難 以感測反熔絲是否已經被編程。下面描述的實施例將除柵極氧化物之外的氧化物膜(并在獨立于柵極氧化物處 理步驟的處理步驟中形成)用作反熔絲電容器的擊穿電介質。氧化物膜充分厚，使得選擇 線接觸插塞的底部和電容器擴散區域的表面之間的距離為柵極電介質層的厚度的2. 5倍 至7. 5倍，從而減小反熔絲電容器中的泄露問題。在一些實施例中，該電介質為阻抗保護氧 化物(ResistProtective Oxide, RP0)膜。RPO膜是在典型CMOS處理期間形成的層，所以將 RPO膜用作反熔絲電容器電介質材料不會對CMOS處理增加任何層。在標準CMOS處理中， RPO膜在硅化物形成期間被使用，其在源極和漏極以及多晶硅柵極的頂部上形成金屬層，以 減小用于制造電極的阻抗。RPO層被施加在不要求硅化的剩余區域上。在下面描述的實施 例中，反熔絲電容器的電容器電介質被形成在同一 RPO層中，RPO層形成在CMOS器件的至 少一部分之上，其與反熔絲形成在同一襯底上。圖IA是編程之前的反熔絲的示意圖。反熔絲包括具有位線(BL)和與其柵極連接 的字線(WL)的晶體管203。電容器205將晶體管203連接至具有高電勢的選擇線(SL)。 通過利用字線WL將低電壓施加給柵極以及利用選擇線SL將高電壓擊穿脈沖施加給電容器 205來選擇將被編程的反熔絲，用于擊穿。圖IB是圖IA中的編程之后的反熔絲的示意圖。電容器電介質已被永久擊穿，形 成具有電阻207的導電路徑。圖2是圖IA所示的反熔絲200的平面圖。圖3A是沿著圖2的選擇線3_3截取的 反熔絲200的截面圖。反熔絲包括晶體管203和電容器205。
反熔絲200包括襯底201，其可以是硅、絕緣體上硅等。襯底摻雜有P型雜質，諸 如硼、鋁或鍺。反熔絲的晶體管203通過CMOS工藝形成，包括形成可生長在襯底201上的 柵極電介質膜208。在一些實施例中，柵極電介質為具有大約12埃的厚度Tl的氧化硅膜。 可選實施例包括諸如各種高k電介質材料的其他電介質。柵電極204(例如，可以為多晶硅)形成在柵極電介質208之上。反熔絲200的柵 電極204是形成在柵電極層中的字線WL的一部分。使用N型雜質(諸如銻、砷或磷)執行 輕摻雜漏極(LDD)注入。通過以下處理鄰近柵極形成側壁隔離物沉積共形氧化物層和共 形氮化物層，并利用各向異性蝕刻去除氧化物和氮化物，留下與柵電極204抵接的側壁隔 離物。然后，(在柵極和LDD區域的外側)注入較高劑量的諸如銻、砷或磷的N型雜質，以 形成N+位線(BL)擴散區域202和N+電容器擴散區域206。這種自對準處理導致LDD區域 在溝道和源極之間以及在溝道和漏極之間，從而防止所謂的短溝道效應。例如，經由LPCVD或PECVD施加諸如二氧化硅(SiO2)或氮氧化硅(SW2N)的RPO 層210。圖中未示出的光刻膠阻斷掩模用于去除RPO層210的一部分，以露出將被硅化的區 域(位線BL 202和一部分字線WL 204以及形成在將被硅化的同一襯底上的存儲器中的每 個晶體管300的源極、漏極和柵極)。例如，可通過將CHF3用作蝕刻劑或者通過使用緩沖氫 氟酸溶液經由選擇性RIE過程來去除不期望的RPO部分。圖;3B示出了在施加RPO之后但 在硅化之前在同一襯底上的反熔絲的晶體管205和存儲元件的晶體管300上的相同RPO層 210。氧化物層210具有充分大于柵極電介質層208的厚度Tl的厚度T2。例如，如下所 述，RPO厚度T2可以在大約200埃至大約500埃之間的范圍內，其遠遠大于大約12埃的柵 極電介質厚度Tl。將諸如鈦或鈷的難熔金屬層蒸鍍或濺射到硅襯底201、柵電極204和位線區域202 的表面上。此后，執行高溫加熱處理，并且使難熔金屬層與柵電極204的多晶硅層起反應， 以在位線BL和字線WL上(但不在被RPO層210覆蓋的區域上)形成難熔金屬層的硅化物 層214、216。如圖:3B所示，相同RPO層210保護CMOS器件(晶體管300)的至少一部分在 (源極302、漏極306和柵極304的)硅化期間不會形成硅化物，并且還形成反熔絲200的 電容器電介質膜210R。再次參照圖3A，在硅化之后，如圖2和圖3A所示，除了保留選擇線平臺區域210R 中的RPO膜之外，去除各處的RPO層。不從選擇線SL接觸插塞220的位置周圍的平臺區域 210R去除RPO層，其變成電容器擴散區域。由于標準CMOS處理，SL包括專用RPO掩模，本 領域的技術人員可以容易地將RPO掩模用于RPO層的選擇性去除，同時在BL接觸插塞中留 下RP0。形成鈍化層218、219。執行后端工藝(BEOL)以使用例如鑲嵌處理形成互連結構。 通過金屬層間電介質(IMD)層240形成接觸孔。形成阻擋層221和231，并且塊狀金屬填充 處理形成了與RPO層210R接觸的SL接觸插塞220以及與位線擴散區域202接觸的位線接 觸插塞230。從圖3A可以最好地看出，選擇線接觸插塞220與形成在選擇線擴散區域206上的 RPO層210R接觸。選擇線接觸插塞220在RPO層210R之上并與其接觸，以形成將RPO層 210R用作其電容器電介質層的電容器205。選擇線接觸插塞220被配置成用于施加電壓， 以引起RPO層的永久擊穿，以對反熔絲200進行編程，形成電阻器207。
如圖3A所示，RPO膜210R的厚度T2大于柵極電介質208的厚度Tl。因為RPO層 厚度T2不影響襯底201上的晶體管的性能，所以RPO厚度T2可以被設置為適合于反熔絲 電容器的電容器電介質的任何期望值(對應于期望編程電壓，諸如大約3伏到大約7伏范 圍內的電壓)。因此，當減小晶體管的尺寸以按比例縮減用于高級技術節點時，不需要改變 RPO厚度T2。通過使用相同的RPO厚度T2，甚至當減小有源器件的尺寸時，反熔絲電容器電 介質的編程行為在不同的技術節點之間也是基本相同的，從而簡化了設計工藝。甚至對于 具有薄柵極電介質層的較小技術，反熔絲電容器泄露也可以保持得較低，清楚地提供了彼 此可區分的泄露和擊穿行為。優選地，接觸插塞220僅穿透RPO膜210R。接觸插塞220不能夠完全穿過到N+擴 散區域206 (這會形成短路)。接觸插塞形成步驟應該不蝕刻穿過RPO到達左側的N+固定 自對準硅化物接觸。存在多種方式來設計反熔絲電容器205，使得編程電壓是可預測的。下 面描述兩種方法實例。如這里所使用的，術語“氧化物殘留(oxide remain) ”是指選擇線接 觸插塞220的底部和電容器底部電極(例如，擴散區域206)的表面之間的距離Rl (圖4B)。在一些實施例中，如圖4A和圖4B所示，SL接觸插塞220可以與BL接觸插塞230 具有相同的固定接觸插塞尺寸，但使用較厚的RPO層210。例如，盡管用于90nm CMOS的現 有技術工藝使用250埃厚度的RPO層以控制氧化物剩余R1，但是也可以使用大約450埃至 500埃的RPO層厚度(大約為一般RPO厚度的兩倍)。該技術增加了 RPO厚度(和RPO沉 積時間)，但不影響任何掩模作品。在一些實施例中，如圖5A和圖5B所示，選擇線接觸插塞220在其頂部的面內橫 截面積小于位線接觸插塞在其頂部的面內橫截面積，以控制氧化物殘留R1。如果接觸插塞 220的橫截面積較小，則氧化物殘留Rl會較厚。這是因為在其頂部具有較小直徑的通孔導 致為接觸插塞220形成的通孔的深度減小。例如，在接觸插塞220的頂部處的橫截面積可 以為用于相同技術節點的固定接觸插塞頂部處的固定(regular)橫截面積的大約70%到 大約90%。如果BL接觸插塞230對于給定的技術節點在其頂部具有固定橫截面積(例如， 對于90nm技術為0. 1至0. 12 μ m2)，則SL接觸插塞220在其頂部的面積為BL接觸插塞230 的橫截面積的大約70%到大約90%。由于接觸插塞220不像接觸插塞230延伸得那么深， 所以可以將氧化物殘留Rl的尺寸控制在期望值(諸如30埃至90埃)，RP0厚度T2大約為 200埃至250埃。換句話說，使用RPO膜210的固定厚度T2，可通過控制其頂部的SL接觸 插塞尺寸來控制氧化物殘留R1。可選地，如果期望較高的編程電壓，則可以選擇接觸插塞 220的橫截面積，以使氧化物殘留Rl高達150埃(例如，在大約100埃到大約150埃的范圍 內)。本領域的技術人員應該理解，改變SL電極220的橫截面積的技術不會導致用于形成 RPO層210的處理窗的任何改變。僅實現掩模作品的改變，以改變接觸插塞220的孔尺寸。
制造包括至少一個有源器件和至少一個反熔絲(如圖3A和圖;3B所示)的集成電 路(例如，存儲器件)的方法包括(a)提供具有源極區域302、漏極區域306、位線擴散區域 202和電容器擴散區域206的襯底201 ； (b)在襯底201之上形成柵極電介質層208 ； (c)在 源極302和漏極306區域之間的柵極電介質層208上形成柵電極304，以形成晶體管300 ；(d)在位線擴散區域202和電容器擴散區域206之間的柵極電介質層208上形成字線204；(e)在獨立于步驟(b)的處理步驟中，在電容器擴散區域206上形成氧化物層210R;以及(f)在氧化物層210之上形成選擇線接觸插塞220并與氧化物層210接觸，以形成將氧化物層210R作為其電介質層的反熔絲200，選擇線接觸插塞220被配置成用于施加電壓以引起 氧化物層210R的永久擊穿，以對反熔絲200進行編程。 盡管參照示例性實施例描述了本發明，但其不限于此。此外，所附權利要求應該被 廣泛解釋，以包括本發明的其他變形和實施例，在不背離本發明及其等價物的范圍的情況 下，本領域的技術人員可以做出這些變形和實施例。
權利要求
1.一種反熔絲，包括襯底，具有位線擴散區域和電容器擴散區域；柵極電介質層，在所述襯底之上；字線，在所述柵極電介質層上；氧化物層，在所述電容器擴散區域上，所述氧化物層充分厚于所述柵極電介質層；以及選擇線接觸插塞，在所述氧化物層之上并與其接觸，以形成將所述氧化物層作為其電 容器電介質層的電容器，所述選擇線接觸插塞被配置成用于施加電壓以弓丨起所述氧化物層 的永久擊穿，從而對所述反熔絲進行編程。
2.根據權利要求1所述的反熔絲，其中，所述氧化物層充分厚，使得所述選擇線接觸插 塞的底部和所述電容器擴散區域的表面之間的距離為所述柵極電介質層的厚度的2. 5倍 至7. 5倍；其中，所述柵極電介質層具有小于25埃的厚度，并且所述選擇線接觸插塞的底部和所 述電容器擴散區域的表面之間的距離在30埃至150埃之間。
3.根據權利要求1所述的反熔絲，其中，所述氧化物層具有充分大于25埃的厚度，并且 所述反熔絲使用具有90nm或更少的臨界尺寸的互補金屬氧化物半導體(CMOS)技術。
4.根據權利要求1所述的反熔絲，其中，所述氧化物層是形成在互補金屬氧化物半 導體(CM0Q器件的至少一部分之上的光刻膠保護氧化物層，所述互補金屬氧化物半導體 (CMOS)器件形成在與所述反熔絲相同的襯底上。
5.根據權利要求1所述的反熔絲，還包括位線接觸插塞，連接至所述位線擴散區域， 其中，所述選擇線接觸插塞在其頂部的面內橫截面積小于所述位線接觸插塞在其頂部的面 內橫截面積。
6.一種制造反熔絲的方法，包括(a)提供具有位線擴散區域和電容器擴散區域的襯底；(b)在所述襯底之上形成柵極電介質層，并且在所述柵極電介質層上形成字線；(c)在獨立于步驟(b)的處理步驟中，在所述電容器擴散區域上形成氧化物層；以及(d)在所述氧化物層上方形成選擇線接觸插塞并與所述氧化物層接觸，以形成將所述 氧化物層作為其電容器電介質層的電容器，所述選擇線接觸插塞被配置成用于施加電壓以 引起所述氧化物層的永久擊穿，從而對所述反熔絲進行編程。
7.根據權利要求6所述的方法，其中，所述氧化物層是形成在互補金屬氧化物半導體 (CMOS)器件的至少一部分之上的光刻膠保護氧化物(RPO)層，所述互補金屬氧化物半導體 (CMOS)器件形成在與所述反熔絲相同的襯底上；其中，所述RPO層保護所述CMOS器件的至少一部分以免在硅化期間在所述至少一部分 上形成硅化物。
8.根據權利要求7所述的方法，其中，所述氧化物層具有充分大于1.2nm的厚度，并且 通過具有90nm或更少的臨界尺寸的互補金屬氧化物半導體(CMOS)技術形成所述反熔絲。
9.一種制造集成電路的方法，包括(a)提供具有源極區域、漏極區域、位線擴散區域和電容器擴散區域的襯底；(b)在所述襯底之上形成柵極電介質層；(c)在所述源極區域和所述漏極區域之間的所述柵極電介質層上形成柵電極，以形成晶體管；(d)在所述位線擴散區域和所述電容器擴散區域之間的所述柵極電介質層上形成字線.一入 ，(e)在獨立于步驟(b)的處理步驟中，在所述電容器擴散區域上形成氧化物層；以及(f)在所述氧化物層上方形成選擇線接觸插塞并與所述氧化物層接觸，以形成將所述 氧化物層作為其電介質層的反熔絲，所述選擇線接觸插塞被配置成用于施加電壓以引起所 述氧化物層的永久擊穿，以對所述反熔絲進行編程。
10.根據權利要求9所述的方法，其中，所述氧化物層是在步驟(e)期間形成在所述晶 體管的至少一部分之上的光刻膠保護氧化物(RPO)層；所述RPO層保護所述晶體管的至少一部分以免在硅化期間在所述至少一部分上形成 硅化物；所述方法還包括在硅化之后，從所述晶體管的所述至少一部分上去除所述RPO層。
全文摘要
一種制造反熔絲的方法，包括提供具有位線擴散區域和電容器擴散區域的襯底。在襯底之上形成柵極電介質層，并且在柵極電介質層上形成字線。在獨立于形成柵極電介質層處理步驟的處理步驟中，在電容器擴散區域上形成氧化物層。選擇線接觸插塞形成在氧化物層之上并與其接觸以形成將氧化物層作為其電容器電介質層的電容器。選擇線接觸插塞被配置用于施加電壓，以引起氧化物層的永久擊穿，從而對反熔絲進行編程。
文檔編號H01L23/525GK102054817SQ20101028342
公開日2011年5月11日 申請日期2010年9月16日 優先權日2009年10月27日
發明者林崇榮, 池育德 申請人:臺灣積體電路制造股份有限公司, 國立清華大學